KR100942713B1 - 질화물계 발광소자 및 그 제조방법 - Google Patents

질화물계 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100942713B1
KR100942713B1 KR1020080042572A KR20080042572A KR100942713B1 KR 100942713 B1 KR100942713 B1 KR 100942713B1 KR 1020080042572 A KR1020080042572 A KR 1020080042572A KR 20080042572 A KR20080042572 A KR 20080042572A KR 100942713 B1 KR100942713 B1 KR 100942713B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
nitride semiconductor
type
electrode
type nitride
Prior art date
Application number
KR1020080042572A
Other languages
English (en)
Other versions
KR20090116558A (ko
Inventor
유태경
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020080042572A priority Critical patent/KR100942713B1/ko
Publication of KR20090116558A publication Critical patent/KR20090116558A/ko
Application granted granted Critical
Publication of KR100942713B1 publication Critical patent/KR100942713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 질화물계 발광소자에 관한 것으로, 기판상에 형성된 P형 전극, P형 질화물 반도체층, 활성층, N형 질화물 반도체층, N형 전극 및 패드 전극을 포함하여 이루어지고, 상기 N형 질화물 반도체층은 AlxGayInzN(여기서 0≤x≤1, 0≤y≤1, 0≤z≤1 이고 x+y+z=1이다)으로 형성되고, 상기 N형 전극은 상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면과 접하여 형성되고, 상기 패드 전극은 상기 N형 질화물 반도체층의 N극성 표면과 접하여 형성되며, 상기 N형 전극과 상기 패드 전극은 상기 Ga극성 표면, Al극성 표면 또는 In극성 표면과 상기 N극성 표면 간 영역의 상기 N형 질화물 반도체층을 수직관통하여 형성된 홀을 통하여 상호 금속연결된다.
발광소자, 질화갈륨(GaN), N형전극, 패드전극, 열처리

Description

질화물계 발광소자 및 그 제조방법 {NITRIDE LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 질화물계 발광소자에 관한 것으로, 특히 동작 전압을 낮추고 열처리 공정에 대해 안정성을 가지는 질화물계 발광소자 및 그 제조방법에 관한 것이다.
일반적으로 질화물계 발광소자는 기판 상부에 저온 버퍼층, 언도프층이 형성되고 그 상부에 질화물층들이 형성되는 구조로 된다.
도 1은 일반적인 수직형 발광소자의 개략 단면도를 나타낸다.
도 1을 참조하면서 일반적인 수직형 발광소자의 제조방법을 개략적으로 설명하면, 먼저 사파이어(sapphire) 기판 상부에 N형 질화물 반도체층(110), 활성층(120), P형 질화물 반도체층(130) 및 P형 전극(140)을 순차적으로 형성한다. 이때, P형 전극(140)은 낮은 접촉 저항과 높은 반사 특성이 있는 금속들로 형성한다.
그 다음, P형 전극(140) 상부에 금속 또는 실리콘과 같은 전도성 기판(180)을 웨이퍼 본딩을 통해 부착한 후, 레이저를 이용하여 상기 사파이어 기판을 제거한다. 이때, 이와 같은 사파이어 기판의 제거공정으로 인하여 노출되는 N형 질화물 반도체층(110) 표면은 그 질화물이 GaN인 경우 N극성 표면을 가진다.
그 다음, 상기 노출된 N형 질화물 반도체층(110) 표면을 포토 케미칼 식각 방식을 통해 거친 표면(115)으로 만든 후, 이 거친 표면(115) 상부의 일부 영역에 N형 전극(150)을 형성한다. 이때, 소자 전면에 거친 표면(115)을 손쉽게 만들 수 있어 높은 빛 추출 효율을 가진다.
그런데, 상술한 바와 같이 일반적으로 사파이어 기판상에 질화처리와 저온버퍼층을 이용한 유기금속화학증착방법(Metal Organic Chemical Vapor Deposition: MOCVD)을 이용하여 성장된 GaN층은 매우 매끄러운 표면의 Ga극성 표면을 가지는 반면에, 상기와 같은 사파이어 기판의 제거공정 후에 드러나는 GaN층은 N극성 표면을 갖는다. 즉, 저항접촉이 일어나는 면인 GaN층의 극성(polarity)이 Ga극성 표면 아니면 N극성 표면으로 되는가에 따라 그 저항접촉 정도가 달라진다. 따라서, 상술한 바와 같이 N극성 표면을 갖는 N형 질화물 반도체층(110) 상부에 N형 전극(150)을 형성하면, N형 전극(150)은 높은 접촉 저항을 가지게 되며, 또한 열적 안정성이 나빠서 후속 공정으로 실시되는 열처리 공정시 접촉 저항이 급격하게 올라가 동작전압이 높아지는 문제점이 발생하게 된다. 이로 인하여, 열처리 공정시 온도를 높일 수가 없어 와이어 본딩시 후속 공정에 의해 형성되는 패드 전극이 떨어질 수 있다. 이는 패키지된 소자의 신뢰성을 떨어뜨린다.
또한, 도 2는 도 1에 있어서 패드 전극과 가지 전극으로 구성되는 일반적인 N형 전극의 개략 평면도이다.
도 2에 도시하듯이, 일반적으로 N형 전극은 와이어 본딩을 위한 패드 전 극(154)과 소자에 전류를 고르게 전달하기 위한 가지 전극(152)으로 구성된다. 도 2에서 소자의 면적이 커지게 되면 가지 전극(152)의 영역 또한 커지면서 생성된 광의 발산부분을 가리게 되어 광 추출효율이 감소하는 문제가 발생한다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 동작 전압이 높아지는 문제점을 제거하고 열적 안정성을 확보하여 공정 수율을 늘리고 신뢰성 높은 발광소자를 제작할 수 있는 질화물계 발광소자 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 관점에 의한 질화물계 발광소자는 기판상에 형성된 P형 전극, P형 질화물 반도체층, 활성층, N형 질화물 반도체층, N형 전극 및 패드 전극을 포함하는 질화물계 발광소자에 있어서, 상기 N형 질화물 반도체층은 AlxGayInzN(여기서 0≤x≤1, 0≤y≤1, 0≤z≤1 이고 x+y+z=1이다)으로 되고, 상기 N형 전극은 상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면과 오믹컨택되고, 상기 패드 전극은 상기 N형 전극을 대향하며 상기 N형 질화물 반도체층의 N극성 표면상에 위치하고, 상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면과 N극성 표면 간의 영역을 관통하는 홀을 더 포함하여 이를 통하여 상기 N형 전극과 상기 패드 전극이 상호 금속연결될 수 있다.
또한, 본 발명의 다른 일 관점에 의한 질화물계 발광소자의 제조방법은 제1기판상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층 및 P형 전극을 차례로 형성하는 단계와, 제1식각공정으로 상기 N형 질화물 반도체층의 소정 영역이 노출되도록 이 영역에 해당하는 상기 P형 전극, P형 질화물 반도체층, 활성층을 전부 식각하고 N형 질화물 반도체층 일부를 식각하는 단계와, 상기 노출된 영역의 N형 질화물 반도체층 상부에 N형 전극을 형성하는 단계와, 상기 P형 전극 상부에 전도성 제2기판을 부착하고 상기 제1기판을 제거하는 단계와, 제2식각공정으로 상기 N형 전극의 일부가 노출될 때까지 상기 N형 질화물 반도체층 일부를 식각함으로써 상기 N형 전극의 노출되지 않은 부분이 상기 N형 질화물 반도체층에 오믹컨택하도록 함과 동시에 상기 N형 질화물 반도체층을 관통하는 홀을 형성하는 단계와, 상기 홀 내부와 상기 N형 질화물 반도체층 표면에 패드 전극을 형성하고 이로써 상기 N형 전극과 상기 패드 전극을 금속연결하는 단계를 포함할 수 있다.
상술한 바와 같은 본 발명에 의한 효과는 다음과 같다:
첫째, 외부로의 연결을 위한 와이어 본딩시 필요한 패드 전극만 N형 질화물 반도체층 상부에 형성하고 상기 패드 전극을 낮은 접촉 저항과 열적, 전기적 안정성이 뛰어난 N형 질화물 반도체층 표면에 형성함으로써 동작 전압을 낮추고 열처리 공정에 대해 안정성을 확보할 수 있다.
둘째, 동작 전압을 낮추고 열처리 공정에 대해 안정성을 가짐으로써 공정 수율을 늘리고, 신뢰성 높은 발광소자를 제작할 수 있다.
셋째, 가지 전극에 의해 빛이 가려지는 현상을 최소화할 수 있고, 외부양자효율을 개선할 수 있다.
이하, 본 발명을 도면을 참조하며 상세히 설명한다.
본 발명에 따른 질화물계 발광소자의 제조방법은 하술하듯이 발광소자 구조 에서 N형 질화물 반도체층을 AlxInyGazN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)로 표현되는 Ⅲ족 질화물계 화합물로 형성하며, P저항접촉과 N저항접촉을 열적 및 전기적 특성면에서 안정한 Ga극성 표면, Al극성 표면 또는 In극성 표면에 형성하고, 발광소자 외부로의 연결을 위한 와이어 본딩시 필요로 되는 패드부분만을 N극성 표면에 형성한다.
이를 위한 본 발명의 일 구현예에 의한 제조방법은 먼저 사파이어 기판 상부에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층 및 P형 전극을 형성한다. 상기 N형 질화물 반도체층은 MOCVD법을 이용하여 Ⅲ족 질화물계 화합물의 일반식인 AlxInyGazN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)로 표현되는 화합물 중 선택된 화합물을 기본으로 형성한다. 이에 따라, 상기 N형 질화물 반도체층에서 예를 들어 성장된 GaN층의 표면은 매끄러운 표면인 Ga극성 표면을, 성장된 AlN층의 표면은 매끄러운 표면인 Al극성 표면을, 성장된 InN층의 표면은 매끄러운 표면인 In극성 표면을 갖게 된다. 이러한 구조에서, 상기 N형 질화물 반도체층은 전자를 공급하고, 상기 P형 질화물 반도체층은 정공을 공급하게 되며, 공급된 전자와 전공은 상기 활성층에서 결합하여 광자를 생성하게 된다.
그리고, 제1식각공정으로 N형 질화물 반도체층이 노출되도록 P형 전극, P형 질화물 반도체층, 활성층 및 N형 질화물 반도체층을 식각한다. 이때, P형 전극의 폭이 P형 질화물 반도체층의 폭보다 넓게 식각됨이 바람직하다.
그리고, 상기 노출된 N형 질화물 반도체층 상부에 N형 전극을 형성한다. 이 때, 상기 노출된 N형 질화물 반도체층은 예를 들어 MOCVD법으로 성장된 GaN층인 경우 매끄러운 표면인 Ga극성 표면으로 되며, 따라서 상기 N형 전극은 이 매끄러운 표면상에 형성됨으로써 접촉저항이 크게 감소된다. 또한, N형 전극은 Cr, Ti, Al, Ni, Au, W 및 TiW 중 하나 또는 둘 이상의 조합으로 형성한다. N형 전극은 N형 질화물 반도체층 상부를 일부 노출시키고, 활성층보다 낮게 형성됨이 바람직하다. N형 전극을 형성한 후, 제1 식각 공정으로 노출된 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층과 N형 전극 표면에 보호막을 형성하는 단계를 더 포함함이 바람직하다.
그리고, P형 전극 상부에 전도성 기판을 부착한 후, 상기 사파이어 기판을 제거한다. 또한, 제2식각공정으로 N형 전극이 노출되도록 N형 질화물 반도체층을 식각하여 홀을 형성한다. 그리고, 홀 내부와 N형 질화물 반도체층 표면에 패드 전극을 형성한다. 상기 패드 전극은 Cr, Ti, Al, Ni, Au, W 및 TiW 중 하나 또는 둘 이상의 조합으로 형성한다. 패드 전극은 와이어 본딩시 필요한 영역만 N형 질화물 반도체층 상부에 형성한다.
그리고, 상기 패드 전극을 형성한 후, 열처리 공정을 실시하는 단계를 더 포함한다. 열처리 공정은 200℃ 내지 600℃의 온도에서 실시한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예로만 한정되는 것은 아니다.
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위해 도시한 단면도이다.
먼저, 도 3a에 도시하듯이, 사파이어 기판(300) 상부에 N형 질화물 반도체층(302)을 형성한다. 이때, N형 질화물 반도체층(302)은 상술한 바와 같이 AlxInyGazN(0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1) 조성 화합물으로 MOCVD법을 이용하여 형성되며, 바람직하게는 GaN층으로 된다. 그리고, N형 질화물 반도체층(302) 상부에 활성층(304) 및 P형 질화물 반도체층(306)을 MOCVD법으로 순차 형성하고, 이후 P형 질화물 반도체층(306) 상부에 P형 전극(308)을 형성한다. 이때, P형 전극(308)은 낮은 접촉저항과 높은 반사율을 가지는 금속들을 조합하여 형성함이 바람직하다.
그런 다음, 도 3b에 도시하듯이, P형 전극(308), P형 질화물 반도체층(306), 활성층(304) 및 N형 질화물 반도체층(302)을 순차적으로 식각하여 N형 질화물 반도체층(302) 상부를 일부 노출한다. 이때, 식각공정시 P형 전극(308)의 폭이 P형 질화물 반도체층(306)의 폭보다 넓게 식각되어 P형 질화물 반도체층(306) 상부가 일부 노출되도록 한다. 식각 공정은 건식식각 공정으로 실시함이 바람직하다.
그리고, 상기 노출된 N형 질화물 반도체층(302) 상부에 N형 전극(310)을 형성한다. 이때, N형 전극(310)은 Cr, Ti, Al, Ni, Au, W 및 TiW 중 하나 또는 둘 이상의 조합으로 형성하며, 바람직하게는 N형 질화물 반도체층(302) 상부를 일부 노출시키고 활성층(304)보다 낮게 형성한다. N형 전극(310)의 형성 면적이 큰 경우에는 가지전극(미도시)이 같이 형성될 수 있다. 이때, 상기 가지전극은 광이 주로 방 출되는 N형 질화물 반도체층(302)의 N극성 표면에 접하는 것이 아니라 이 층의 Ga극성 표면, Al극성 표면 또는 In극성 표면에 접하여 형성되므로 이로 인해 전류인가 특성의 개선과 광 추출효율을 증가시킨다.
그리고, 노출된 P형 전극(308)과 N형 전극(310) 표면에 보호막(312)을 형성한 후, 식각공정을 실시하여 P형 전극(308) 표면에 형성된 보호막(312)을 제거한다. 이때, 보호막(312)은 SiO2, SiN, BCB 또는 폴리이미드(polyimide)로 형성됨이 바람직하다.
그런 다음, 도 3c에 도시하듯이, 웨이퍼 본딩을 이용하여 P형 전극(308) 상부에 전도성 기판(314)을 붙인다. 이때, 전도성 기판(314)은 금속 기판 또는 실리콘 기판으로 형성됨이 바람직하다. 전도성 기판(314)과 P형 전극(308)은 전기적으로 서로 연결되어 있지만, 전도성 기판(314)과 N형 전극(310)은 보호막(312)으로 인해 전기적으로 서로 분리되며, 보호막(312)과 전도성 기판(314) 사이의 공간은 공기로 채워진다. 그리고, 레이저를 이용하여 사파이어 기판(300)을 제거한 후, N형 질화물 반도체층(302) 일부를 식각하여 N형 전극(310) 표면을 노출시키는 홀(316)을 형성한다.
그런 다음, 도 3d에 도시하듯이, 증착공정과 식각공정으로 홀(316) 내부와 홀(316) 주변의 N형 질화물 반도체층(302) 상부에 와이어 본딩을 위한 패드 전극(318)을 형성한다. 이때, 패드 전극(318)은 Cr, Ti, Al, Ni, Au, W 및 TiW 중 하나 또는 둘 이상의 조합으로 형성되며, 이를 통하여 N형 전극(310)과 패드 전 극(318)이 전기적으로 연결된다. 이때, 패드 전극(318)은 외부로의 연결을 위한 와이어 본딩시 필요한 영역만 N형 질화물 반도체층(302) 상부에 형성됨으로써 신뢰성이 높은 발광소자를 제조할 수 있다.
그런 다음, 포토 케미컬 식각 방법을 이용하여 N형 질화물 반도체층(302) 표면을 거칠게 하여 외부 양자 효율을 증가시킨다. 그리고, 열처리(annealing) 공정을 실시하여 와이어 본딩시 패드 전극(318)의 접착력을 향상시킨다. 이 공정의 온도는 200℃ 내지 600℃의 온도로 실시함이 바람직하다.
상기와 같이, 외부로의 연결을 위한 와이어 본딩시 필요한 패드전극 부분(318)만을 N극성 표면의 N형 질화물 반도체층(302) 상부에 형성하고, P저항접촉과 N저항접촉을 열적 및 전기적 특성면에서 안정한 Ga극성 표면, Al극성 표면 또는 In극성 표면에 형성함으로써 동작 전압을 낮추고 열처리 공정에 대해 안정성을 가질 수 있다. 이로 인해 공정 수율을 늘리고, 신뢰성 높은 발광소자를 제작할 수 있다. 또한, 가지 전극에 의해 빛이 가려지는 현상을 최소화할 수 있다. 이로 인해, 외부양자효율을 개선할 수 있다.
도 4는 일반적으로 Ga극성 표면과 N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 각각 증착하였을 때의 전류-전압 특성의 차이를 나타내는 그래프이다(Journal of the Korean Physical Society, Vol.48, No.6, June 2006, pp.1259-1263 참조).
도 4를 참조하면, 본 실시예와 같이 Ga극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 증착하였을 경우(도 4의 a), 선형적인 전류-전압 특 성을 가지며 낮은 접촉 저항을 나타내는 것을 알 수 있다. 그 반면, N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 증착하였을 경우(도 4의 b), 비선형적인 전류-전압 특성을 가지며 높은 접촉 저항을 나타내는 것을 알 수 있다. 이러한 이유는 N형 질화물 반도체층(즉, GaN층)의 극성에 따라 다른 방향으로 편극(polarization field)이 형성되기 때문이다. Ga극성 표면을 갖는 경우는 N형 질화물 반도체층(GaN층) 접촉 계면에 2차원 전자가스(2DEG)층 형성이 용이하여 쉽게 터널 전류가 흐를 수 있으므로 접촉저항이 감소한다. 그러나, N극성 표면을 갖는 경우는 이와 반대의 현상이 일어나 접촉 저항이 높아지게 된다.
또한, 도 5는 일반적으로 Ga극성 표면과 N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 각각 증착한 후 500℃의 온도에서 열처리 공정을 실시하였을 때의 전류 특성의 차이를 나타내는 그래프이다(Journal of the Korean Physical Society, Vol.48, No.6, June 2006, pp.1259-1263 참조).
도 5를 참조하면, Ga극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 증착한 후 500℃의 온도에서 열처리 공정을 하였을 경우(도 5의 c), 열처리 공정을 실시하는 시간에 따라 전류값이 증가하여 열처리 공정 후 안정적인 접촉저항 특성을 갖는다. 반면, N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 증착한 후 500℃의 온도에서 열처리 공정을 하였을 경우에는(도 5의 d) 열처리 공정을 실시하는 시간에 따라 전류값이 감소하여 열적으로 불안정한 특성을 나타내므로. 이로 인해 후속공정에서 실시되는 열 공정에 많은 제약을 수반하게 된다.
전술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.
도 1은 일반적인 수직형 발광소자의 개략 단면도.
도 2는 도 1에 있어서 패드 전극과 가지 전극으로 구성되는 일반적인 N형 전극의 개략 평면도.
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위해 도시한 단면도 질화물계 발광소자의 제조방법을 설명하기 위해 도시한 단면도.
도 4는 일반적으로 Ga극성 표면과 N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 각각 증착하였을 때의 각 전류-전압 특성을 나타내는 그래프.
도 5는 일반적으로 Ga극성 표면과 N극성 표면을 가지는 N형 질화물 반도체층(GaN층) 상부에 Ti/Al층을 각각 증착한 후 500℃의 온도에서 열처리 공정을 실시하였을 때의 각 전류특성을 나타내는 그래프.
<도면의 주요부분에 대한 부호의 설명>
300 : 사파이어 기판 302 : N형 질화물 반도체층
304 : 활성층 306 : P형 질화물 반도체층
308 : P형 전극 310 : N형 전극
312 : 보호막 314 : 전도성 기판
316 : 홀 318 : 패드 전극

Claims (12)

  1. 기판상에 형성된 P형 전극, P형 질화물 반도체층, 활성층, N형 질화물 반도체층, N형 전극 및 패드 전극을 포함하는 질화물계 발광소자에 있어서,
    상기 N형 질화물 반도체층은 AlxGayInzN(여기서 0≤x≤1, 0≤y≤1, 0≤z≤1 이고 x+y+z=1이다)으로 되고, 상기 N형 전극은 상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면과 오믹컨택되고, 상기 패드 전극은 상기 N형 전극을 대향하며 상기 N형 질화물 반도체층의 N극성 표면상에 위치하고,
    상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면과 N극성 표면 간의 영역을 관통하는 홀을 더 포함하여 이를 통하여 상기 N형 전극과 상기 패드 전극이 상호 금속연결되는 것을 특징으로 하는 질화물계 발광소자.
  2. 제1항에 있어서,
    상기 N형 전극은 Cr, Ti, Al, Ni, Au, W 및 TiW로 이루어지는 군에서 선택된 하나 이상으로 되는 것을 특징으로 하는 질화물계 발광소자.
  3. 제1항에 있어서,
    상기 패드 전극은 Cr, Ti, Al, Ni, Au, W 및 TiW로 이루어지는 군에서 선택된 하나 이상으로 되는 것을 특징으로 하는 질화물계 발광소자.
  4. 제1기판상에 N형 질화물 반도체층, 활성층, P형 질화물 반도체층 및 P형 전극을 차례로 형성하는 단계와;
    제1식각공정으로 상기 N형 질화물 반도체층의 소정 영역이 노출되도록 이 영역에 해당하는 상기 P형 전극, P형 질화물 반도체층, 활성층을 전부 식각하고 N형 질화물 반도체층 일부를 식각하는 단계와;
    상기 노출된 영역의 N형 질화물 반도체층 상부에 N형 전극을 형성하는 단계와;
    상기 P형 전극 상부에 전도성 제2기판을 부착하고 상기 제1기판을 제거하는 단계와;
    제2식각공정으로 상기 N형 전극의 일부가 노출될 때까지 상기 N형 질화물 반도체층 일부를 식각함으로써 상기 N형 전극의 노출되지 않은 부분이 상기 N형 질화물 반도체층에 오믹컨택하도록 함과 동시에 상기 N형 질화물 반도체층을 관통하는 홀을 형성하는 단계와;
    상기 홀 내부와 상기 N형 질화물 반도체층 표면에 패드 전극을 형성하고 이로써 상기 N형 전극과 상기 패드 전극을 금속연결하는 단계를 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  5. 제4항에 있어서,
    상기 N형 질화물 반도체층은 AlxGayInzN(여기서 0≤x≤1, 0≤y≤1, 0≤z≤1 이고 x+y+z=1이다)으로 형성되고, 상기 N형 전극은 상기 N형 질화물 반도체층의 Ga극성 표면, Al극성 표면 또는 In극성 표면에 형성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  6. 제4항 또는 제5항에 있어서,
    상기 N형 질화물 반도체층은 AlxGayInzN(여기서 0≤x≤1, 0≤y≤1, 0≤z≤1 이고 x+y+z=1이다)으로 형성되고, 상기 패드 전극은 상기 N형 질화물 반도체층의 N극성 표면상에 형성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  7. 제4항에 있어서,
    상기 제1식각공정에서 상기 P형 전극의 폭이 상기 P형 질화물 반도체층의 폭보다 더 넓게 식각되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  8. 제4항에 있어서,
    상기 N형 전극은 상기 활성층보다 더 낮게 형성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  9. 제4항에 있어서,
    상기 N형 전극을 형성한 후, 상기 제1식각공정으로 노출된 상기 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층과 상기 N형 전극 표면에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  10. 제9항에 있어서,
    상기 보호막은 SiO2, SiN, BCB 및 폴리이미드로 이루어진 군에서 선택된 하나 이상으로 형성되는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  11. 제4항에 있어서,
    상기 패드 전극을 형성한 후, 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
  12. 제11항에 있어서,
    상기 열처리 공정은 200℃ 내지 600℃의 온도에서 실시하는 것을 특징으로 하는 질화물계 발광소자의 제조방법.
KR1020080042572A 2008-05-07 2008-05-07 질화물계 발광소자 및 그 제조방법 KR100942713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080042572A KR100942713B1 (ko) 2008-05-07 2008-05-07 질화물계 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042572A KR100942713B1 (ko) 2008-05-07 2008-05-07 질화물계 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090116558A KR20090116558A (ko) 2009-11-11
KR100942713B1 true KR100942713B1 (ko) 2010-02-16

Family

ID=41601318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042572A KR100942713B1 (ko) 2008-05-07 2008-05-07 질화물계 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100942713B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135519A (ja) 1996-09-09 1998-05-22 Toshiba Corp 半導体発光素子およびその製造方法
KR20060062715A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 정전방전 보호 다이오드를 구비한 ＧａＮ 계열 반도체발광 소자
WO2007048345A1 (en) 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
JP2008108816A (ja) 2006-10-24 2008-05-08 Sony Corp 発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135519A (ja) 1996-09-09 1998-05-22 Toshiba Corp 半導体発光素子およびその製造方法
KR20060062715A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 정전방전 보호 다이오드를 구비한 ＧａＮ 계열 반도체발광 소자
WO2007048345A1 (en) 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
JP2008108816A (ja) 2006-10-24 2008-05-08 Sony Corp 発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101193346B1 (ko) 2011-04-11 2012-10-19 주식회사 효성 반도체 발광소자

Also Published As

Publication number Publication date
KR20090116558A (ko) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100576872B1 (ko) 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US8217417B2 (en) Antistatic gallium nitride based light emitting device and method for fabricating the same
JP5970736B2 (ja) 半導体装置の製造方法
US20090026490A1 (en) Light emitting device and manufacturing method thereof
US9559218B2 (en) Semiconductor device and method of manufacturing the same
US8164105B2 (en) Light emitting device and method for fabricating the same
TWI420698B (zh) 半導體發光元件之製造方法
TW201034264A (en) A method for forming a filp chip structure of semiconductor optoelectronic device and fabricated thereof
KR101457204B1 (ko) 발광 다이오드 및 그 제조방법
TWI401821B (zh) Semiconductor device manufacturing method
JP2007036010A (ja) ショットキーバリアダイオード装置及びその製造方法
JP5445899B2 (ja) ショットキーバリアダイオード
KR100942713B1 (ko) 질화물계 발광소자 및 그 제조방법
TW201933490A (zh) 半導體裝置及其製造方法
KR100387099B1 (ko) 질화갈륨계 발광다이오드 및 그 제조방법
CN112750925B (zh) 深紫外led器件结构及其制备方法
TWI801671B (zh) 高電子遷移率電晶體及其製作方法
JPH0559861U (ja) 窒化ガリウム系化合物半導体素子
JP6147973B2 (ja) キャパシタの製造方法
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR101186682B1 (ko) 다수의 발광셀이 어레이된 발광소자 및 그의 제조방법
KR102051477B1 (ko) 반도체 발광소자의 제조방법
KR101411375B1 (ko) 수직형 발광 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 11