JPH10135519A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JPH10135519A JPH10135519A JP24432297A JP24432297A JPH10135519A JP H10135519 A JPH10135519 A JP H10135519A JP 24432297 A JP24432297 A JP 24432297A JP 24432297 A JP24432297 A JP 24432297A JP H10135519 A JPH10135519 A JP H10135519A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor
- light emitting
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 サージ耐圧が高く信頼性の高い半導体素子を
提供する。 【解決手段】 ｐ側とｎ側電極の間に付加的な容量部と
を形成した構造である。具体的にはサファイア基板１０
１上のｎ型ＧａＮ半導体層１０２，ＧａＮ系活性層１０
３およびｐ側ＧａＮ系半導体層１０３を有するＬＥＤに
おいて、ｎ型ＧａＮ系半導体層の上にｎ側電極１０５を
形成し、その上に絶縁膜１０６を介して、ｐ側ＧａＮ系
半導体層の上部から延長して形成された電極配線部１０
８が配置され、キャパシタを構成している。
提供する。 【解決手段】 ｐ側とｎ側電極の間に付加的な容量部と
を形成した構造である。具体的にはサファイア基板１０
１上のｎ型ＧａＮ半導体層１０２，ＧａＮ系活性層１０
３およびｐ側ＧａＮ系半導体層１０３を有するＬＥＤに
おいて、ｎ型ＧａＮ系半導体層の上にｎ側電極１０５を
形成し、その上に絶縁膜１０６を介して、ｐ側ＧａＮ系
半導体層の上部から延長して形成された電極配線部１０
８が配置され、キャパシタを構成している。
Description
【０００１】
【発明の属する技術分野】本発明は化合物半導体などか
らなる発光ダイオード（ＬＥＤ）、半導体レーザなどの
半導体発光素子に関するもので、特にｐ−ｎ接合を有す
る半導体発光素子およびその製造方法に係るものであ
る。
らなる発光ダイオード（ＬＥＤ）、半導体レーザなどの
半導体発光素子に関するもので、特にｐ−ｎ接合を有す
る半導体発光素子およびその製造方法に係るものであ
る。
【０００２】
【従来の技術】半導体発光ダイオード（ＬＥＤ）や半導
体レーザ等の半導体発光素子は、半導体材料やその構造
を選定することにより種々の波長、輝度、光強度を有し
た製品等が知られている。
体レーザ等の半導体発光素子は、半導体材料やその構造
を選定することにより種々の波長、輝度、光強度を有し
た製品等が知られている。
【０００３】従来の半導体発光素子の一例として、窒化
ガリウム系化合物半導体（Ｉｎx Ｇａy Ａ１1-x-y Ｎ：
０≦ｘ≦１，０≦ｙ≦１）発光素子の構造を図１２に示
す（特開平６−３３８６３２号公報）。この発光素子は
サファイア基板１０１の上にｎ型層１１２とｐ型層１１
４とを順に積層した構造を有しており、ｐ型層１１４の
一部をエッチングして、ｎ型層１１２を露出させ、ｎ型
層１１２の上にｎ側電極１０５と、ｐ型層１１４の上に
薄膜の金属からなる透光性のｐ側電極１０７を形成して
いる。ｐ側電極１０７の上に形成された台座電極１１８
およびｎ側電極１０５の上にボール１６２，１６１およ
びボンディングワイヤ７９，８１からなるワイヤボンデ
ィングを形成し、電流注入を行うことによって、ｐｎ接
合での再結合発光が取り出すことができる。
ガリウム系化合物半導体（Ｉｎx Ｇａy Ａ１1-x-y Ｎ：
０≦ｘ≦１，０≦ｙ≦１）発光素子の構造を図１２に示
す（特開平６−３３８６３２号公報）。この発光素子は
サファイア基板１０１の上にｎ型層１１２とｐ型層１１
４とを順に積層した構造を有しており、ｐ型層１１４の
一部をエッチングして、ｎ型層１１２を露出させ、ｎ型
層１１２の上にｎ側電極１０５と、ｐ型層１１４の上に
薄膜の金属からなる透光性のｐ側電極１０７を形成して
いる。ｐ側電極１０７の上に形成された台座電極１１８
およびｎ側電極１０５の上にボール１６２，１６１およ
びボンディングワイヤ７９，８１からなるワイヤボンデ
ィングを形成し、電流注入を行うことによって、ｐｎ接
合での再結合発光が取り出すことができる。
【０００４】
【発明が解決しようとする課題】しかしながらこのよう
な素子の信頼性について本発明者らが実験的な検討を重
ねた結果、高い電圧を加えることにより容易に発光効率
が極度に低下するなどの特性劣化が起こることが明らか
になった。特に、人体で触れること、素子動作開始・停
止のためのスイッチング、ソケットへの抜き差し、半田
付け、駆動回路などで発生する瞬時の電圧（サージ）印
加においてもこのような劣化が起こり、取り扱いに多大
な注意を払わなければならないという問題があることが
明らかになった。このような不具合は、絶縁物基板上に
形成され、同一平面側にｐ側、ｎ側の双方の電極を配置
してなる発光素子について謙虚なことが明らかになっ
た。特に薄膜の金属からなる透光性の電極を用いる発光
素子においてこのような不具合が顕著に現れることも併
せて明らかになった。
な素子の信頼性について本発明者らが実験的な検討を重
ねた結果、高い電圧を加えることにより容易に発光効率
が極度に低下するなどの特性劣化が起こることが明らか
になった。特に、人体で触れること、素子動作開始・停
止のためのスイッチング、ソケットへの抜き差し、半田
付け、駆動回路などで発生する瞬時の電圧（サージ）印
加においてもこのような劣化が起こり、取り扱いに多大
な注意を払わなければならないという問題があることが
明らかになった。このような不具合は、絶縁物基板上に
形成され、同一平面側にｐ側、ｎ側の双方の電極を配置
してなる発光素子について謙虚なことが明らかになっ
た。特に薄膜の金属からなる透光性の電極を用いる発光
素子においてこのような不具合が顕著に現れることも併
せて明らかになった。
【０００５】本発明はこのような事情を鑑みてなされた
もので、その目的とするところは、瞬時の電圧（サー
ジ）印加が生じた場合においても素子劣化を起こしにく
く、取り扱いの容易な半導体発光素子およびその製造方
法を提供することにある。
もので、その目的とするところは、瞬時の電圧（サー
ジ）印加が生じた場合においても素子劣化を起こしにく
く、取り扱いの容易な半導体発光素子およびその製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体発光素子はｐ側電極とｎ側電
極とを少なくとも具備する半導体レーザやＬＥＤ等の半
導体発光素子１であって、ｐ側電極とｎ側電極との間に
図１（ａ）に示すように付加的な容量部２を形成したこ
とを第１の特徴とする。この容量部２の容量値Ｃexは、
図１（ｂ）に示すような、半導体発光素子に内在する固
有容量値Ｃｉと同程度もしくはそれ以上であることが好
ましい。ここで固有容量値Ｃｉとは半導体発光素子１を
等価コンダクタンスＧと等価容量Ｃｉとで表現した場合
のＣｉで、具体的にはｐｎ接合の拡散容量、接合容量お
よびその他の浮遊容量の総称である。すなわち半導体発
光素子のインピーダンス測定をした場合に等価コンダク
タンスＧと分離されて求められる等価容量Ｃｉのことを
言う。Ｃexの値をＣｉの値とほぼ同程度（Ｃex〜Ｃｉ）
とする、又はＣｉの数倍以上とすることにより図３に示
すようにサージ耐圧が向上する。これは対向した電極間
に付加的な静電容量Ｃexが並列接続され、素子のｐｎ接
合に固有な静電容量Ｃｉに重畳されることにより、素子
全体の静電容量が増加したことによる。すなわち静電容
量が増すと、瞬間的な電圧印加に対して電流の応答が緩
やかになり、電流を原因とする金属のマイグレーション
や欠陥の増殖による素子の特性劣化が抑制されるからと
考えられる。
に、この発明による半導体発光素子はｐ側電極とｎ側電
極とを少なくとも具備する半導体レーザやＬＥＤ等の半
導体発光素子１であって、ｐ側電極とｎ側電極との間に
図１（ａ）に示すように付加的な容量部２を形成したこ
とを第１の特徴とする。この容量部２の容量値Ｃexは、
図１（ｂ）に示すような、半導体発光素子に内在する固
有容量値Ｃｉと同程度もしくはそれ以上であることが好
ましい。ここで固有容量値Ｃｉとは半導体発光素子１を
等価コンダクタンスＧと等価容量Ｃｉとで表現した場合
のＣｉで、具体的にはｐｎ接合の拡散容量、接合容量お
よびその他の浮遊容量の総称である。すなわち半導体発
光素子のインピーダンス測定をした場合に等価コンダク
タンスＧと分離されて求められる等価容量Ｃｉのことを
言う。Ｃexの値をＣｉの値とほぼ同程度（Ｃex〜Ｃｉ）
とする、又はＣｉの数倍以上とすることにより図３に示
すようにサージ耐圧が向上する。これは対向した電極間
に付加的な静電容量Ｃexが並列接続され、素子のｐｎ接
合に固有な静電容量Ｃｉに重畳されることにより、素子
全体の静電容量が増加したことによる。すなわち静電容
量が増すと、瞬間的な電圧印加に対して電流の応答が緩
やかになり、電流を原因とする金属のマイグレーション
や欠陥の増殖による素子の特性劣化が抑制されるからと
考えられる。
【０００７】この付加的な静電容量は図２、図４、図５
に示すように、ｎ側電極（第１の電極）１０５と、ｎ側
電極１０５の上部に絶縁膜１０６を介してｐ側電極（第
２の電極）から延長形成された電極配線部１０８と、ｎ
側電極１０５と電極配線部１０８との間の絶縁膜１０６
とで平行平板型コンデンサを構成してもよく、図６〜９
に示すようにｐ側電極１０８，１２８，１３７とｐ側電
極の上部の絶縁膜１０６と、ｎ側電極から延長形成され
た電極配線部１０５とによって平行平板型コンデンサを
構成してもよい。また図１１に示すようにパッケージの
リード（外部電極）間に外部キャパシタＣexを接続して
構成してもよい。又これ以外の方法でもよく、いずれに
しても、ｐ側電極とｎ側電極の間に付加的な容量が形成
されていれば本発明の目的は達成できる。
に示すように、ｎ側電極（第１の電極）１０５と、ｎ側
電極１０５の上部に絶縁膜１０６を介してｐ側電極（第
２の電極）から延長形成された電極配線部１０８と、ｎ
側電極１０５と電極配線部１０８との間の絶縁膜１０６
とで平行平板型コンデンサを構成してもよく、図６〜９
に示すようにｐ側電極１０８，１２８，１３７とｐ側電
極の上部の絶縁膜１０６と、ｎ側電極から延長形成され
た電極配線部１０５とによって平行平板型コンデンサを
構成してもよい。また図１１に示すようにパッケージの
リード（外部電極）間に外部キャパシタＣexを接続して
構成してもよい。又これ以外の方法でもよく、いずれに
しても、ｐ側電極とｎ側電極の間に付加的な容量が形成
されていれば本発明の目的は達成できる。
【０００８】なお本発明の発光素子は、窒化ガリウム
（ＧａＮ）系化合物半導体、インジウム・ガリウム・ア
ルミニウム・リン（ＩｎＧａＡｌＰ）系化合物半導体、
ガリウム・アルミニウム・砒素（ＧａＡｌＡｓ）系化合
物半導体などでも有効である。また、ホモ接合構造、シ
ングルヘテロ（ＳＨ）構造、ダブルヘテロ（ＤＨ）構造
の発光ダイオード（ＬＥＤ）、半導体レーザについて適
用できることは言うまでもない。又これらのＬＥＤや半
導体レーザは所定の配線基板又はヒートシンク上に形成
されたｎ側配線（第１の配線）およびｐ側配線（第２の
配線）とｎ側電極およびｐ側電極とを半田ボール等の突
起物を介して互いに接続するフリップチップ型でもよ
い。
（ＧａＮ）系化合物半導体、インジウム・ガリウム・ア
ルミニウム・リン（ＩｎＧａＡｌＰ）系化合物半導体、
ガリウム・アルミニウム・砒素（ＧａＡｌＡｓ）系化合
物半導体などでも有効である。また、ホモ接合構造、シ
ングルヘテロ（ＳＨ）構造、ダブルヘテロ（ＤＨ）構造
の発光ダイオード（ＬＥＤ）、半導体レーザについて適
用できることは言うまでもない。又これらのＬＥＤや半
導体レーザは所定の配線基板又はヒートシンク上に形成
されたｎ側配線（第１の配線）およびｐ側配線（第２の
配線）とｎ側電極およびｐ側電極とを半田ボール等の突
起物を介して互いに接続するフリップチップ型でもよ
い。
【０００９】本発明の第２の特徴は所定の基板上に形成
された第１導電型の第１の半導体層と、第１の半導体層
の上部に形成された第２導電型の第２の半導体層と、第
２の半導体層を貫通して第１の半導体層に達する溝部
と、溝部の底部に露出した第１の半導体層に接して形成
された第１の電極と、第２の半導体層の上部に形成され
た第２の電極とから少なくとも構成される半導体発光素
子であって、第１の電極と第２の電極の間に付加的な容
量部が形成されたことである。第１導電型とはたとえば
ｎ型であり、第２導電型とは反対導電型のｐ型を言う
が、ｐとｎとを全く逆にしてもよいことはもちろんであ
る。
された第１導電型の第１の半導体層と、第１の半導体層
の上部に形成された第２導電型の第２の半導体層と、第
２の半導体層を貫通して第１の半導体層に達する溝部
と、溝部の底部に露出した第１の半導体層に接して形成
された第１の電極と、第２の半導体層の上部に形成され
た第２の電極とから少なくとも構成される半導体発光素
子であって、第１の電極と第２の電極の間に付加的な容
量部が形成されたことである。第１導電型とはたとえば
ｎ型であり、第２導電型とは反対導電型のｐ型を言う
が、ｐとｎとを全く逆にしてもよいことはもちろんであ
る。
【００１０】この付加的な容量部は、図２、４，５に示
すように第１の電極１０５と、第１の電極１０５の上に
形成された絶縁膜１０６と、第２の電極１０７から延長
形成された電極配線部１０８とにより構成しても良い。
また、図６〜９に示すように第２の電極１０８，１２
８，１３７と、第２の電極の上に形成された絶縁膜１０
６と、第１の電極から延長形成された電極配線部１０５
とにより構成してもよい。さらに、図１０（ａ）に示す
ように、第１の半導体層１０２に接して形成された絶縁
膜１０６と、絶縁膜１０６の上部に第２の電極１０７か
ら延長形成された電極配線部１０８と、絶縁膜１０６の
形成されていない第１の半導体層１０２の表面に接して
形成された第１の電極１０５と、第１の半導体層１０２
とにより構成しても良い。あるいは図１０（ｂ）に示す
ように付加的な容量部を第１の半導体層１０２に接する
ように第２の電極１０７から延長形成された電極配線部
１０８と、電極配線部１０８とは異なる位置の第１の半
導体層１０２の上部に接して形成された第１の電極１０
５と、第１の半導体層１０２とから構成しても良い。
すように第１の電極１０５と、第１の電極１０５の上に
形成された絶縁膜１０６と、第２の電極１０７から延長
形成された電極配線部１０８とにより構成しても良い。
また、図６〜９に示すように第２の電極１０８，１２
８，１３７と、第２の電極の上に形成された絶縁膜１０
６と、第１の電極から延長形成された電極配線部１０５
とにより構成してもよい。さらに、図１０（ａ）に示す
ように、第１の半導体層１０２に接して形成された絶縁
膜１０６と、絶縁膜１０６の上部に第２の電極１０７か
ら延長形成された電極配線部１０８と、絶縁膜１０６の
形成されていない第１の半導体層１０２の表面に接して
形成された第１の電極１０５と、第１の半導体層１０２
とにより構成しても良い。あるいは図１０（ｂ）に示す
ように付加的な容量部を第１の半導体層１０２に接する
ように第２の電極１０７から延長形成された電極配線部
１０８と、電極配線部１０８とは異なる位置の第１の半
導体層１０２の上部に接して形成された第１の電極１０
５と、第１の半導体層１０２とから構成しても良い。
【００１１】第２の特徴において、第２の電極１０７が
透光性の電極である場合には、第２の電極１０７から延
長形成された電極配線部１０８は透光性の電極１０７か
ら光が取り出せるように（透光性の電極の開口率を大き
くするように）配置され、第２の電極１０７と電気的に
接続されていることが好ましい、特に、電極配線部１０
８は図２および図４に示すように第２の半導体層１０４
の周辺部に額縁形状に形成されていることが好ましい。
ただし、電気的に第２の電極１０７と接続されれば良い
ので、必ずしも周辺（四辺）全部に形成される必要はな
い。本発明の第２の特徴は基板１０１がサファイア基板
等の絶縁性基板の場合において、より効果的である。な
ぜならば、サージ耐圧の問題は、絶縁物基板上に形成さ
れた発光素子において顕著であるからである。またフリ
ップチップ型とすればサファイア基板側から光が取り出
せ、付加的な容量部を形成する面積を十分大きな値に確
保することが可能となる。
透光性の電極である場合には、第２の電極１０７から延
長形成された電極配線部１０８は透光性の電極１０７か
ら光が取り出せるように（透光性の電極の開口率を大き
くするように）配置され、第２の電極１０７と電気的に
接続されていることが好ましい、特に、電極配線部１０
８は図２および図４に示すように第２の半導体層１０４
の周辺部に額縁形状に形成されていることが好ましい。
ただし、電気的に第２の電極１０７と接続されれば良い
ので、必ずしも周辺（四辺）全部に形成される必要はな
い。本発明の第２の特徴は基板１０１がサファイア基板
等の絶縁性基板の場合において、より効果的である。な
ぜならば、サージ耐圧の問題は、絶縁物基板上に形成さ
れた発光素子において顕著であるからである。またフリ
ップチップ型とすればサファイア基板側から光が取り出
せ、付加的な容量部を形成する面積を十分大きな値に確
保することが可能となる。
【００１２】本発明の第２の特徴における半導体発光素
子はシングルヘテロ（ＳＨ）構造でもダブルヘテロ（Ｄ
Ｈ）構造でもかまわない。ＤＨ構造の場合には、図２に
示すように第１の半導体層を第１のクラッド層１０２，
第２の半導体層を第２のクラッド層１０４とし、第１お
よび第２のクラッド層の間に第１および第２のクラッド
層よりも禁制帯幅Ｅｇの小さい半導体からなる活性層１
０３を形成すればよい。
子はシングルヘテロ（ＳＨ）構造でもダブルヘテロ（Ｄ
Ｈ）構造でもかまわない。ＤＨ構造の場合には、図２に
示すように第１の半導体層を第１のクラッド層１０２，
第２の半導体層を第２のクラッド層１０４とし、第１お
よび第２のクラッド層の間に第１および第２のクラッド
層よりも禁制帯幅Ｅｇの小さい半導体からなる活性層１
０３を形成すればよい。
【００１３】本発明の第３の特徴は、以上で述べた半導
体発光素子の製造方法に係り、具体的には次の各工程か
らなることを特徴とする。すなわち（イ）絶縁性基板上
に第１導電型の第１の半導体層、故意には不純物を添加
していない半導体（いわゆる「アンドープ半導体」）、
又は所定の不純物密度にドープした半導体等からなる活
性層、第２導電型の第２の半導体層を少なくとも含む積
層体を連続成長する工程、（ロ）第２の半導体層および
活性層を貫通して第１の半導体層に達する溝部を形成す
る工程（ハ）溝部の底部に、第１の半導体層と接して第
１の電極を形成する工程、（ニ）第２の半導体層の上部
に第２の電極を形成する工程、（ホ）第１の電極の上部
及び溝部の側壁部に絶縁膜を形成する工程、および
（ヘ）第２の電極から、第１の電極の上部の絶縁膜に達
する電極配線部を形成する工程を少なくとも有すること
を特徴とする。上記（ハ）の第１の電極を形成する工程
と（ニ）の第２の電極を形成する工程はどちらを先に行
ってもかまわない。第１の半導体層、活性層、第２の半
導体層の連続成長はＭＯＣＶＤ法等のエピタキシャル成
長技術を用いればよい。溝部の形成はＲＩＥ法等のドラ
イエッチング又はウェットエッチング技術を用いればよ
い。
体発光素子の製造方法に係り、具体的には次の各工程か
らなることを特徴とする。すなわち（イ）絶縁性基板上
に第１導電型の第１の半導体層、故意には不純物を添加
していない半導体（いわゆる「アンドープ半導体」）、
又は所定の不純物密度にドープした半導体等からなる活
性層、第２導電型の第２の半導体層を少なくとも含む積
層体を連続成長する工程、（ロ）第２の半導体層および
活性層を貫通して第１の半導体層に達する溝部を形成す
る工程（ハ）溝部の底部に、第１の半導体層と接して第
１の電極を形成する工程、（ニ）第２の半導体層の上部
に第２の電極を形成する工程、（ホ）第１の電極の上部
及び溝部の側壁部に絶縁膜を形成する工程、および
（ヘ）第２の電極から、第１の電極の上部の絶縁膜に達
する電極配線部を形成する工程を少なくとも有すること
を特徴とする。上記（ハ）の第１の電極を形成する工程
と（ニ）の第２の電極を形成する工程はどちらを先に行
ってもかまわない。第１の半導体層、活性層、第２の半
導体層の連続成長はＭＯＣＶＤ法等のエピタキシャル成
長技術を用いればよい。溝部の形成はＲＩＥ法等のドラ
イエッチング又はウェットエッチング技術を用いればよ
い。
【００１４】溝部の側壁部に絶縁膜を形成するは、全面
にＳｉＯ2 等の絶縁膜をＣＶＤ法等により堆積し、ＲＩ
Ｅ等の指向性の高いエッチングを行えば、側壁部に絶縁
膜が残留する。このように本発明の第３の特徴によれ
ば、極めて容易に半導体発光素子を製造することが可能
である。
にＳｉＯ2 等の絶縁膜をＣＶＤ法等により堆積し、ＲＩ
Ｅ等の指向性の高いエッチングを行えば、側壁部に絶縁
膜が残留する。このように本発明の第３の特徴によれ
ば、極めて容易に半導体発光素子を製造することが可能
である。
【００１５】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。図面の記載において同一又は類似
の部分には同一又は類似の符号を付している。ただし、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。したがって、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また図面相互
間においても互いの寸法の関係や比率が異なる部分が含
まれていることはもちろんである。
施の形態を説明する。図面の記載において同一又は類似
の部分には同一又は類似の符号を付している。ただし、
図面は模式的なものであり、厚みと平面寸法との関係、
各層の厚みの比率等は現実のものとは異なることに留意
すべきである。したがって、具体的な厚みや寸法は以下
の説明を参酌して判断すべきものである。また図面相互
間においても互いの寸法の関係や比率が異なる部分が含
まれていることはもちろんである。
【００１６】（第１の実施の形態）図２（ａ）は本発明
の第１の実施の形態に係る短波長ＬＥＤの斜視図（傾斜
図）で、図２（ｂ）はその平面図（上面図）である。図
２（ｃ）は図２（ｂ）に示したＸ−Ｙ方向の断面図であ
る。
の第１の実施の形態に係る短波長ＬＥＤの斜視図（傾斜
図）で、図２（ｂ）はその平面図（上面図）である。図
２（ｃ）は図２（ｂ）に示したＸ−Ｙ方向の断面図であ
る。
【００１７】本発明の第１の実施の形態に係る短波長Ｌ
ＥＤは、サファイア基板１０１の上に、ｎ型の窒化ガリ
ウム（ＧａＮ）系半導体からなる第１のクラッド層（第
１の半導体層）１０２，ＧａＮ系半導体からなる活性層
１０３，ｐ型のＧａＮ系半導体から成る第２のクラッド
層（第２の半導体層）１０４が形成されている。ｎ側電
極（第１の電極）１０５は第２のクラッド層（ｐ型クラ
ッド層）１０４，活性層１０３，および第１のクラッド
層（ｎ型クラッド層）１０２の表面の一部をエッチング
して形成した溝部（Ｕ溝）の底部に形成されている。溝
部はほぼ垂直の側壁部を有している。透光性のｐ側電極
（第２の電極）１０７はｐ型クラッド層１０４の上部に
形成され、さらにその上に額縁形状の電極配線部１０８
が形成されている。ｐ側電極１０７は、たとえばＩＴＯ
やＳｎＯ2 等の透明電極又は、Ｎｉ／Ａｕ等の透光性薄
膜で、第２のｐ側電極１０８は、Ｔｉ／Ａｕ等の金属で
ある。電極配線部１０８はｐ側電極１０７をなるべく遮
蔽しないように、すなわち開口率が大きくなるように形
成されている。電極配線部１０８の形成されていない透
光性のｐ側電極１０７を介して光が取り出される。
ＥＤは、サファイア基板１０１の上に、ｎ型の窒化ガリ
ウム（ＧａＮ）系半導体からなる第１のクラッド層（第
１の半導体層）１０２，ＧａＮ系半導体からなる活性層
１０３，ｐ型のＧａＮ系半導体から成る第２のクラッド
層（第２の半導体層）１０４が形成されている。ｎ側電
極（第１の電極）１０５は第２のクラッド層（ｐ型クラ
ッド層）１０４，活性層１０３，および第１のクラッド
層（ｎ型クラッド層）１０２の表面の一部をエッチング
して形成した溝部（Ｕ溝）の底部に形成されている。溝
部はほぼ垂直の側壁部を有している。透光性のｐ側電極
（第２の電極）１０７はｐ型クラッド層１０４の上部に
形成され、さらにその上に額縁形状の電極配線部１０８
が形成されている。ｐ側電極１０７は、たとえばＩＴＯ
やＳｎＯ2 等の透明電極又は、Ｎｉ／Ａｕ等の透光性薄
膜で、第２のｐ側電極１０８は、Ｔｉ／Ａｕ等の金属で
ある。電極配線部１０８はｐ側電極１０７をなるべく遮
蔽しないように、すなわち開口率が大きくなるように形
成されている。電極配線部１０８の形成されていない透
光性のｐ側電極１０７を介して光が取り出される。
【００１８】ｎ側電極１０５の上部にはＳｉＯ2 等の絶
縁膜１０６が形成され、電極配線部１０８は第２のクラ
ッド層１０４の上部からｎ側電極１０５の形成されてい
る溝の底部にまで延長して形成されている。すなわち、
電極配線部１０８，絶縁膜１０６，ｎ側電極１０５によ
り付加的な容量部（平行平板型コンデンサ）Ｃexが形成
されている。溝部の底部の電極配線部１０８および電極
配線部１０８が形成されていないｎ側電極１０５の表面
がボンディングパッドを兼ね、それぞれにＡｕ線等がワ
イヤボンディングされる。
縁膜１０６が形成され、電極配線部１０８は第２のクラ
ッド層１０４の上部からｎ側電極１０５の形成されてい
る溝の底部にまで延長して形成されている。すなわち、
電極配線部１０８，絶縁膜１０６，ｎ側電極１０５によ
り付加的な容量部（平行平板型コンデンサ）Ｃexが形成
されている。溝部の底部の電極配線部１０８および電極
配線部１０８が形成されていないｎ側電極１０５の表面
がボンディングパッドを兼ね、それぞれにＡｕ線等がワ
イヤボンディングされる。
【００１９】このとき絶縁膜１０６を形成する材料、厚
さ、およびｎ側、ｐ側電極で挟まれる面積を制御するこ
とにより素子のサージ電圧に対する耐性が向上できる。
これは対向した電極間が静電容量Ｃexを有し、この静電
容量Ｃexが素子のｐｎ接合に固有な静電容量Ｃｉ（図１
（ｂ）参照）に付加されることにより、素子全体の静電
容量が増加したことによる。すなわち静電容量が増す
と、瞬間的な電圧印加に対して電流の応答が緩やかにな
り、電流を原因とする金属のマイグレションや欠陥の増
殖による素子の特性劣化が抑制されるからと考えられ
る。
さ、およびｎ側、ｐ側電極で挟まれる面積を制御するこ
とにより素子のサージ電圧に対する耐性が向上できる。
これは対向した電極間が静電容量Ｃexを有し、この静電
容量Ｃexが素子のｐｎ接合に固有な静電容量Ｃｉ（図１
（ｂ）参照）に付加されることにより、素子全体の静電
容量が増加したことによる。すなわち静電容量が増す
と、瞬間的な電圧印加に対して電流の応答が緩やかにな
り、電流を原因とする金属のマイグレションや欠陥の増
殖による素子の特性劣化が抑制されるからと考えられ
る。
【００２０】絶縁膜の条件としては比誘電率εr が３．
９程度のＳｉＯ2 で、対向電極面積を１００μｍ角とし
たとき、絶縁膜の厚さを０．０１μｍから１μｍ程度に
することが好ましい。特に絶縁膜の厚さを０．１μｍ程
度以下とすることが望ましい。また、ＢａＴｉＯ3 （Ｂ
ＴＯ），ＳｒＴｉＯ3 （ＳＴＯ）など誘電率の高い材料
を用いることによって、より厚い絶縁膜であってもサー
ジ耐圧の向上が認められる。絶縁膜自身の絶縁破壊電圧
を考慮すると、絶縁膜の厚さを一定の値よりも薄くする
ことには限界があるので、ＢＴＯ，ＳＴＯ等の高誘電体
を用いることは有効である。図３から明らかなようにＣ
exの値を大きくすれば大きくするほどサージ耐圧は向上
する。Ｃex＝０の場合、サージ耐圧が５０Ｖ程度のＬＥ
Ｄについて説明すればＣex＝５０ｐＦで５００Ｖ，Ｃex
＝１００ｐＦで１０００Ｖ程度に改善される。ただし、
あまりＣexの値を大きくしても、キャパシタＣexを構成
する絶縁膜の絶縁破壊電圧以上には改善できないことは
もちろんである。具体的なＬＥＤの実装技術やコスト等
を考慮すると、ボンディングパッドとなる溝底部の電極
配線部１０８の面積、すなわちキャパシタＣexの対向電
極の面積は１００μｍ角程度が妥当である。したがっ
て、現実的には、ＬＥＤの固有の容量Ｃｉの２〜３倍程
度のＣexが付加されれば、サージ耐圧の改善は可能であ
るので、Ｃexの値をＣｉの数倍程度に選定することが好
ましい。
９程度のＳｉＯ2 で、対向電極面積を１００μｍ角とし
たとき、絶縁膜の厚さを０．０１μｍから１μｍ程度に
することが好ましい。特に絶縁膜の厚さを０．１μｍ程
度以下とすることが望ましい。また、ＢａＴｉＯ3 （Ｂ
ＴＯ），ＳｒＴｉＯ3 （ＳＴＯ）など誘電率の高い材料
を用いることによって、より厚い絶縁膜であってもサー
ジ耐圧の向上が認められる。絶縁膜自身の絶縁破壊電圧
を考慮すると、絶縁膜の厚さを一定の値よりも薄くする
ことには限界があるので、ＢＴＯ，ＳＴＯ等の高誘電体
を用いることは有効である。図３から明らかなようにＣ
exの値を大きくすれば大きくするほどサージ耐圧は向上
する。Ｃex＝０の場合、サージ耐圧が５０Ｖ程度のＬＥ
Ｄについて説明すればＣex＝５０ｐＦで５００Ｖ，Ｃex
＝１００ｐＦで１０００Ｖ程度に改善される。ただし、
あまりＣexの値を大きくしても、キャパシタＣexを構成
する絶縁膜の絶縁破壊電圧以上には改善できないことは
もちろんである。具体的なＬＥＤの実装技術やコスト等
を考慮すると、ボンディングパッドとなる溝底部の電極
配線部１０８の面積、すなわちキャパシタＣexの対向電
極の面積は１００μｍ角程度が妥当である。したがっ
て、現実的には、ＬＥＤの固有の容量Ｃｉの２〜３倍程
度のＣexが付加されれば、サージ耐圧の改善は可能であ
るので、Ｃexの値をＣｉの数倍程度に選定することが好
ましい。
【００２１】本発明の第１の実施の形態では、ＧａＮ系
半導体としてＩｎx Ａｌy Ｇａ1-x- y Ｎ化合物半導体を
用いた。これは、その組成ｘｙを調整することで、緑
色、緑青色、青色、紫外（ＵＶ）にわたる広範囲の短波
長発光を実現することができる。以下に具体的な組成の
例を記載する。ここで、組成ｘ，ｙは０≦ｘ≦１，０≦
ｙ≦１とｘ＋ｙ≦１を満たしている。第１の半導体層と
なるｎ型クラッド層（第１のクラッド層）１０２は、発
光領域を形成するｐｉｎ接合のｎ側を構成する。Ｉｎx
Ａｌy Ｇａ1-x-y Ｎの各パラメータの値は、発光させた
い波長によって適宜調整されるが、例えば０≦ｘ≦１，
０≦ｘ≦１好ましくは、０≦ｘ≦０．３，０≦ｙ≦１に
選ばれる。ｎ型とするためには、シリコン（Ｓｉ）やセ
レン（Ｓｅ）といった不純物を添加すればよいが、その
不純物密度は１×１０17ｃｍ-3〜１×１０19ｃｍ-3程度
とすればよい。望ましくは、不純物密度を１×１０18ｃ
ｍ-3〜５×１０19ｃｍ-3とすればよく、約３×１０18ｃ
ｍ-3が典型値である。
半導体としてＩｎx Ａｌy Ｇａ1-x- y Ｎ化合物半導体を
用いた。これは、その組成ｘｙを調整することで、緑
色、緑青色、青色、紫外（ＵＶ）にわたる広範囲の短波
長発光を実現することができる。以下に具体的な組成の
例を記載する。ここで、組成ｘ，ｙは０≦ｘ≦１，０≦
ｙ≦１とｘ＋ｙ≦１を満たしている。第１の半導体層と
なるｎ型クラッド層（第１のクラッド層）１０２は、発
光領域を形成するｐｉｎ接合のｎ側を構成する。Ｉｎx
Ａｌy Ｇａ1-x-y Ｎの各パラメータの値は、発光させた
い波長によって適宜調整されるが、例えば０≦ｘ≦１，
０≦ｘ≦１好ましくは、０≦ｘ≦０．３，０≦ｙ≦１に
選ばれる。ｎ型とするためには、シリコン（Ｓｉ）やセ
レン（Ｓｅ）といった不純物を添加すればよいが、その
不純物密度は１×１０17ｃｍ-3〜１×１０19ｃｍ-3程度
とすればよい。望ましくは、不純物密度を１×１０18ｃ
ｍ-3〜５×１０19ｃｍ-3とすればよく、約３×１０18ｃ
ｍ-3が典型値である。
【００２２】ＧａＮ系半導体からなる活性層１０３は、
発光領域の中心となる領域であり、いわゆるアンドープ
の層；Ｓｉ，ゲルマニウム（Ｇｅ）等のドナーを形成す
る不純物がドープされたｎ型の層；亜鉛（Ｚｎ），マグ
ネシウム（Ｍｇ），炭素（Ｃ）等のアクセプタを形成す
る不純物がドープされたｐ型の層；ＳｉとＺｎ，Ｓｉと
Ｍｇ，ＳｉとＺｎとＭｇ，あるいはＳｉとＣ等のドナー
のアクセプタの両方を形成する不純物がドープされたｎ
型あるいはｐ型の層である。活性層１０３のＩｎx Ａｌ
y Ｇａ1-x-y Ｎの各パラメータの値は、発光させたい波
長によって適宜調整されるが、例えば０≦ｘ≦１，０≦
ｙ≦１好ましくは、０≦ｘ≦０．５，０≦ｙ≦０．６に
選ばれる。第２の半導体層となるｐ型のＧａＮ系半導体
からなる第２のクラッド層（ｐ型クラッド層）１０４
は、発光領域を形成するｐｉｎ接合のｐ側を構成する。
ｐ型クラッド層１０４のＩｎx Ａｌy Ｇａ1-x-y Ｎの各
パラメータの値は、ｎ型クラッド層１０２及び活性層１
０３との関係で、発光させたい波長によって適宜調整さ
れるが、例えば０≦ｘ≦１，０≦ｙ≦１、好ましくは、
０≦ｘ≦０．３，０≦ｙ≦１．０に選ばれる。また、ｐ
型とするために、Ｍｇ、ベリリューム（Ｂｅ）、Ｚｎと
いった不純物が添加されている。その不純物密度は５×
１０17ｃｍ-3〜２×１０20ｃｍ-3が好ましい。より望ま
しくは５×１０18ｃｍ-3〜５×１０19ｃｍ-3であり、約
３×１０19ｃｍ-3が典型的な値である。
発光領域の中心となる領域であり、いわゆるアンドープ
の層；Ｓｉ，ゲルマニウム（Ｇｅ）等のドナーを形成す
る不純物がドープされたｎ型の層；亜鉛（Ｚｎ），マグ
ネシウム（Ｍｇ），炭素（Ｃ）等のアクセプタを形成す
る不純物がドープされたｐ型の層；ＳｉとＺｎ，Ｓｉと
Ｍｇ，ＳｉとＺｎとＭｇ，あるいはＳｉとＣ等のドナー
のアクセプタの両方を形成する不純物がドープされたｎ
型あるいはｐ型の層である。活性層１０３のＩｎx Ａｌ
y Ｇａ1-x-y Ｎの各パラメータの値は、発光させたい波
長によって適宜調整されるが、例えば０≦ｘ≦１，０≦
ｙ≦１好ましくは、０≦ｘ≦０．５，０≦ｙ≦０．６に
選ばれる。第２の半導体層となるｐ型のＧａＮ系半導体
からなる第２のクラッド層（ｐ型クラッド層）１０４
は、発光領域を形成するｐｉｎ接合のｐ側を構成する。
ｐ型クラッド層１０４のＩｎx Ａｌy Ｇａ1-x-y Ｎの各
パラメータの値は、ｎ型クラッド層１０２及び活性層１
０３との関係で、発光させたい波長によって適宜調整さ
れるが、例えば０≦ｘ≦１，０≦ｙ≦１、好ましくは、
０≦ｘ≦０．３，０≦ｙ≦１．０に選ばれる。また、ｐ
型とするために、Ｍｇ、ベリリューム（Ｂｅ）、Ｚｎと
いった不純物が添加されている。その不純物密度は５×
１０17ｃｍ-3〜２×１０20ｃｍ-3が好ましい。より望ま
しくは５×１０18ｃｍ-3〜５×１０19ｃｍ-3であり、約
３×１０19ｃｍ-3が典型的な値である。
【００２３】なお、サファイア基板１０１とｎ型クラッ
ド層１０２の間に、Ｉｎx Ａｌy Ｇａ1-x-y Ｎバッファ
層を形成すれば発光領域の結晶性が改善され、高効率発
光が可能となる。バッファ層とｎ型クラッド層１０２の
間に高不純物密度のｎ型Ｉｎx Ａｌy Ｇａ1-x-y Ｎから
なるｎ型コンタクト層を形成し、ｎ型コンタクト層の上
部にｎ側電極１０５を形成してもよい。さらに、ｐ側電
極１０７とｐ型クラッド層１０４の間に高不純物密度の
ｐ型Ｉｎx Ａｌy Ｇａ1-x-y Ｎからなるｐ型コンタクト
層を形成すればオーミックコンタクト抵抗が低減し、発
光効率が改善される。また絶縁膜１０６としてＢＴＯ，
ＳＴＯ等の高誘電体を用いる場合には、周知のイオンミ
リング法等により高誘電体をパターニングすればよい。
ド層１０２の間に、Ｉｎx Ａｌy Ｇａ1-x-y Ｎバッファ
層を形成すれば発光領域の結晶性が改善され、高効率発
光が可能となる。バッファ層とｎ型クラッド層１０２の
間に高不純物密度のｎ型Ｉｎx Ａｌy Ｇａ1-x-y Ｎから
なるｎ型コンタクト層を形成し、ｎ型コンタクト層の上
部にｎ側電極１０５を形成してもよい。さらに、ｐ側電
極１０７とｐ型クラッド層１０４の間に高不純物密度の
ｐ型Ｉｎx Ａｌy Ｇａ1-x-y Ｎからなるｐ型コンタクト
層を形成すればオーミックコンタクト抵抗が低減し、発
光効率が改善される。また絶縁膜１０６としてＢＴＯ，
ＳＴＯ等の高誘電体を用いる場合には、周知のイオンミ
リング法等により高誘電体をパターニングすればよい。
【００２４】次に図２に示す本発明の第１の実施の形態
の短波長ＬＥＤの製造方法を説明する。
の短波長ＬＥＤの製造方法を説明する。
【００２５】（ａ）まず所定の厚みの（０００１）面サ
ファイア基板１０１上にＭＯＣＶＤ法等を用いてｎ−Ｉ
ｎx Ａｌy Ｇａ1-x-y Ｎクラッド層１０２，アンドープ
Ｉｎx Ａｌy Ｇａ1-x-y Ｎ活性層１０３，ｐ−Ｉｎx Ａ
ｌy Ｇａ1-x-y Ｎクラッド層１０４を連続的に積層す
る。減圧ＭＯ−ＣＶＤ法で成長する場合は反応ガスとし
て、例えばＧａ（ＣＨ3 ）3 ，Ｉｎ（ＣＨ3 ）3 ，Ａｌ
（ＣＨ3 ）3 ，Ａｌ（ＣＨ3 ）3 及びＮＨ3 を用い、水
素や窒素からなるキャリアガスとともに導入すればよ
い。反応圧力は、たとえば約１ｋ〜１０ｋＰａである。
常圧ＭＯＣＶＤでもよい。このようにして、ｎ型クラッ
ド層１０２〜ｐ型クラッド層１０４までのＧａＮ系半導
体の積層体の連続成長を行う。その際、反応ガスの各々
の成分比率を切り替えて、各層の組成比を調節すればよ
い。又、不純物を添加するためには、適宜モノシラン
（ＳｉＨ4 ）やビスシクロペンタジエニルマグネシウム
（Ｃｐ2Ｍｇ）等を導入すればよい。
ファイア基板１０１上にＭＯＣＶＤ法等を用いてｎ−Ｉ
ｎx Ａｌy Ｇａ1-x-y Ｎクラッド層１０２，アンドープ
Ｉｎx Ａｌy Ｇａ1-x-y Ｎ活性層１０３，ｐ−Ｉｎx Ａ
ｌy Ｇａ1-x-y Ｎクラッド層１０４を連続的に積層す
る。減圧ＭＯ−ＣＶＤ法で成長する場合は反応ガスとし
て、例えばＧａ（ＣＨ3 ）3 ，Ｉｎ（ＣＨ3 ）3 ，Ａｌ
（ＣＨ3 ）3 ，Ａｌ（ＣＨ3 ）3 及びＮＨ3 を用い、水
素や窒素からなるキャリアガスとともに導入すればよ
い。反応圧力は、たとえば約１ｋ〜１０ｋＰａである。
常圧ＭＯＣＶＤでもよい。このようにして、ｎ型クラッ
ド層１０２〜ｐ型クラッド層１０４までのＧａＮ系半導
体の積層体の連続成長を行う。その際、反応ガスの各々
の成分比率を切り替えて、各層の組成比を調節すればよ
い。又、不純物を添加するためには、適宜モノシラン
（ＳｉＨ4 ）やビスシクロペンタジエニルマグネシウム
（Ｃｐ2Ｍｇ）等を導入すればよい。
【００２６】（ｂ）次に、その上部にｎ型クラッド層１
０２〜ｐ型クラッド層１０４が連続的に堆積されたサフ
ァイア基板１０１をＣＶＤ炉から取り出し、ｐ−Ｉｎx
Ａｌy Ｇａ1-x-y Ｎクラッド層１０４の上部にスパッタ
リング法又はＣＶＤ法を用いて酸化膜（ＳｉＯ2 膜）を
形成する。そして所定のフォトリソグラフィ技術により
酸化膜の上にフォトレジストのパターンを形成し、酸化
膜を選択的にエッチングする。この選択エッチングされ
た酸化膜およびこの上部のフォトレジストからなる２層
マスクをエッチング用マスクとして用いて、ｐ−クラッ
ド層１０４，アンドープ活性層１０３，およびｎクラッ
ド層１０２の表面の一部をエッチングし、Ｕ溝を形成
し、Ｕ溝の底部にｎ型クラッド層１０２を露出させる
（積層体としてｎ型コンタクト層を形成している場合
は、さらに深くエッチングしてｎ型コンタクト層を露出
させる）。
０２〜ｐ型クラッド層１０４が連続的に堆積されたサフ
ァイア基板１０１をＣＶＤ炉から取り出し、ｐ−Ｉｎx
Ａｌy Ｇａ1-x-y Ｎクラッド層１０４の上部にスパッタ
リング法又はＣＶＤ法を用いて酸化膜（ＳｉＯ2 膜）を
形成する。そして所定のフォトリソグラフィ技術により
酸化膜の上にフォトレジストのパターンを形成し、酸化
膜を選択的にエッチングする。この選択エッチングされ
た酸化膜およびこの上部のフォトレジストからなる２層
マスクをエッチング用マスクとして用いて、ｐ−クラッ
ド層１０４，アンドープ活性層１０３，およびｎクラッ
ド層１０２の表面の一部をエッチングし、Ｕ溝を形成
し、Ｕ溝の底部にｎ型クラッド層１０２を露出させる
（積層体としてｎ型コンタクト層を形成している場合
は、さらに深くエッチングしてｎ型コンタクト層を露出
させる）。
【００２７】（ｄ）酸化膜／フォトレジストからなるエ
ッチング用マスク材を除去後、基板を洗浄し、所定のス
ライトエッチング等を行い透光性のｐ側電極１０７を形
成する。この工程はいわゆるリフトオフ法を用いてＩＴ
Ｏ膜等の透光性のｐ側電極１０７をｐ型クラッド層１０
４の上部のみに選択的に形成する。ＩＴＯはスパッタリ
ング又はＣＶＤ法等で堆積すればよい。
ッチング用マスク材を除去後、基板を洗浄し、所定のス
ライトエッチング等を行い透光性のｐ側電極１０７を形
成する。この工程はいわゆるリフトオフ法を用いてＩＴ
Ｏ膜等の透光性のｐ側電極１０７をｐ型クラッド層１０
４の上部のみに選択的に形成する。ＩＴＯはスパッタリ
ング又はＣＶＤ法等で堆積すればよい。
【００２８】（ｅ）次に基板を洗浄し、スパッタリング
法又は真空蒸着法により、Ｔｉ，Ａｌ，Ｎｉ等のｎ型電
極１０５用の金属材料を全面に堆積する。そしてフォト
リソグラフィ法、あるいはリフトオフ法を用いてＵ溝の
底部にｎ側電極１０５のパターニングを行う。リフトオ
フ法の場合は、金属薄膜の堆積前にフォトレジストパタ
ーンを形成することはもちろんである。
法又は真空蒸着法により、Ｔｉ，Ａｌ，Ｎｉ等のｎ型電
極１０５用の金属材料を全面に堆積する。そしてフォト
リソグラフィ法、あるいはリフトオフ法を用いてＵ溝の
底部にｎ側電極１０５のパターニングを行う。リフトオ
フ法の場合は、金属薄膜の堆積前にフォトレジストパタ
ーンを形成することはもちろんである。
【００２９】（ｆ）次に３８０〜３００℃以下の低温で
ＳｉＯ2 膜１０６を全面にＣＶＤする。プラズマＣＶＤ
や光ＣＶＤを用いれば１５０℃以下の低温でＣＶＤ可能
であるので好ましい。そしてフォトリソグラフィ法およ
びＲＩＥ法を用いてｐ側電極１０７の上部のＳｉＯ2 膜
１０６およびｎ側電極１０５の上部の一部のＳｉＯ2膜
１０６を選択的に除去する。この選択エッチングの際
に、指向性の高いＲＩＥを用いればＵ溝側壁のＳｉＯ2
膜は残存する（なお、図２（ａ）ではＵ溝側壁のＳｉＯ
2 膜１０６をパターニングされているように表現されて
いるが、側壁全面に残っていてかまわないことはもちろ
んである）。
ＳｉＯ2 膜１０６を全面にＣＶＤする。プラズマＣＶＤ
や光ＣＶＤを用いれば１５０℃以下の低温でＣＶＤ可能
であるので好ましい。そしてフォトリソグラフィ法およ
びＲＩＥ法を用いてｐ側電極１０７の上部のＳｉＯ2 膜
１０６およびｎ側電極１０５の上部の一部のＳｉＯ2膜
１０６を選択的に除去する。この選択エッチングの際
に、指向性の高いＲＩＥを用いればＵ溝側壁のＳｉＯ2
膜は残存する（なお、図２（ａ）ではＵ溝側壁のＳｉＯ
2 膜１０６をパターニングされているように表現されて
いるが、側壁全面に残っていてかまわないことはもちろ
んである）。
【００３０】（ｇ）次にスパッタリング法又はＥＢ蒸着
法等によりＴｉ／Ａｕ等の金属を堆積し、フォトリソグ
ラフィ法およびＲＩＥ法により図２（ａ）に示すような
形状に電極配線部１０８をパターニングする。Ｕ溝の側
壁全面にＳｉＯ2 を残存させておけば、Ｕ溝の側壁全面
にＴｉ／Ａｕ等の電極材料の薄膜パターンが形成されて
もかまわない。
法等によりＴｉ／Ａｕ等の金属を堆積し、フォトリソグ
ラフィ法およびＲＩＥ法により図２（ａ）に示すような
形状に電極配線部１０８をパターニングする。Ｕ溝の側
壁全面にＳｉＯ2 を残存させておけば、Ｕ溝の側壁全面
にＴｉ／Ａｕ等の電極材料の薄膜パターンが形成されて
もかまわない。
【００３１】（ｈ）このようにして、短波長ＬＥＤの基
本構造が完成した後、ダイヤモンドカッター等で適当な
大きさに切り分けて多数のチップを得る。そしてこれら
のチップを所定のステムにマウントし、ワイヤボンディ
ング後モールディングすれば本発明の第１の実施の形態
の短波長ＬＥＤが完成する。
本構造が完成した後、ダイヤモンドカッター等で適当な
大きさに切り分けて多数のチップを得る。そしてこれら
のチップを所定のステムにマウントし、ワイヤボンディ
ング後モールディングすれば本発明の第１の実施の形態
の短波長ＬＥＤが完成する。
【００３２】付加的な容量部Ｃexを形成する絶縁膜１０
６として、Ｔａ2 Ｏ5 ，ＳＴＯ（ＳｒＴｉＯ3 ），ＢＴ
Ｏ（ＢａＴｉＯ3 ），ＢＳＴＯ（ＢａＳｒＴｉＯ3 ），
ＰＺＴ（ＰｂＺｒx Ｔｉ1-x Ｏ3 ）等の高誘電体、強誘
電体を用いれば絶縁膜の厚さを厚く保ったまま、より大
きなＣexが得られ、サージ耐圧はさらに向上する。
６として、Ｔａ2 Ｏ5 ，ＳＴＯ（ＳｒＴｉＯ3 ），ＢＴ
Ｏ（ＢａＴｉＯ3 ），ＢＳＴＯ（ＢａＳｒＴｉＯ3 ），
ＰＺＴ（ＰｂＺｒx Ｔｉ1-x Ｏ3 ）等の高誘電体、強誘
電体を用いれば絶縁膜の厚さを厚く保ったまま、より大
きなＣexが得られ、サージ耐圧はさらに向上する。
【００３３】（第２の実施の形態）図４は本発明の第２
の実施の形態に係る多層反射膜（ブラッグ型反射膜）を
具備するＤＨ型ＬＥＤ構造を示す。図４において、ｎ−
ＧａＡｓ基板２０１の上に、厚さλ／４ｎとした高屈折
率膜ｎ−（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐ及び低屈
折率膜ｎ−Ａｌ0.5 Ｉｎ0.5 Ｐの周期構造からなるブラ
ッグ型半導体多層反射膜２０２が形成されている。この
上にｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層（第１の半導体
層）１０２，アンドープ（Ａｌ0.45Ｇａ0.55）0.5 Ｉｎ
0.5 Ｐ活性層１０３，ｐ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド
層（第２の半導体層）１０４からなるＤＨ構造が形成さ
れている。このＡｌ0.5 Ｉｎ0.5 Ｐクラッド層１０４の
上にＩＴＯ膜又はＮｉ／Ａｕ膜からなる透光性のｐ側電
極（第２の電極）１０７が形成されている。ｐ−Ａｌ
0.5 Ｉｎ0.5 Ｐクラッド層１０４，アンドープ（Ａｌ
0.45Ｇａ0.55）0.5 Ｉｎ0.5 Ｐ活性層１０３を貫通し、
ｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層１０２に達するＵ溝
の底部にＡｕＧｅ合金からなるｎ側電極（第１の電極）
１０５がｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層１０２と電
極的に接続するように形成されている。電極配線部１０
８は、Ｔｉ／Ａｕ等の金属である。電極配線部１０８の
形成されていないｐ側電極（透明電極）１０７を介して
光が取り出される。
の実施の形態に係る多層反射膜（ブラッグ型反射膜）を
具備するＤＨ型ＬＥＤ構造を示す。図４において、ｎ−
ＧａＡｓ基板２０１の上に、厚さλ／４ｎとした高屈折
率膜ｎ−（Ａｌ0.5 Ｇａ0.5 ）0.5 Ｉｎ0.5 Ｐ及び低屈
折率膜ｎ−Ａｌ0.5 Ｉｎ0.5 Ｐの周期構造からなるブラ
ッグ型半導体多層反射膜２０２が形成されている。この
上にｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層（第１の半導体
層）１０２，アンドープ（Ａｌ0.45Ｇａ0.55）0.5 Ｉｎ
0.5 Ｐ活性層１０３，ｐ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド
層（第２の半導体層）１０４からなるＤＨ構造が形成さ
れている。このＡｌ0.5 Ｉｎ0.5 Ｐクラッド層１０４の
上にＩＴＯ膜又はＮｉ／Ａｕ膜からなる透光性のｐ側電
極（第２の電極）１０７が形成されている。ｐ−Ａｌ
0.5 Ｉｎ0.5 Ｐクラッド層１０４，アンドープ（Ａｌ
0.45Ｇａ0.55）0.5 Ｉｎ0.5 Ｐ活性層１０３を貫通し、
ｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層１０２に達するＵ溝
の底部にＡｕＧｅ合金からなるｎ側電極（第１の電極）
１０５がｎ−Ａｌ0.5 Ｉｎ0.5 Ｐクラッド層１０２と電
極的に接続するように形成されている。電極配線部１０
８は、Ｔｉ／Ａｕ等の金属である。電極配線部１０８の
形成されていないｐ側電極（透明電極）１０７を介して
光が取り出される。
【００３４】ｎ側電極１０５の上部にはＳｉＯ2 膜の絶
縁膜１０６が形成され、電極配線部１０８は第２のクラ
ッド層１０４の上部からＵ溝の側壁を介してｎ側電極１
０５の形成されているＵ溝の底部にまで延長して形成さ
れている。すなわち電極配線部１０８，絶縁膜１０６，
ｎ側電極１０５により付加的な容量部Ｃexが形成されて
いる。Ｕ溝の底部の電極配線部１０８および電極配線部
１０８が形成されていないｎ側電極１０５の表面がボン
ディングパッドを兼ね、それぞれにＡｕ線等のボンディ
ングワイヤがワイヤボンディングされる。第１の実施の
形態と同様に付加的な容量部（キャパシタ）Ｃexを形成
することにより素子全体の静電容量が増大し、サージ耐
圧が向上する。ＣexをＬＥＤに固有な容量Ｃｉの１０倍
程度とすることにより、サージ耐圧は約１０倍程度の値
となった。絶縁膜１０６の厚さはＳｉＯ2 膜の場合は
０．０１μｍ〜１μｍ程度が好ましいが、ＢＳＴＯ，Ｂ
ＴＯやＳＴＯの高誘電体を用いれば１μｍ以上とするこ
とも可能である。ＢＳＴＯを用いる場合は、電極配線部
１０８をタングステン（Ｗ）で形成し、ＷをＣＦ4 を用
いたＲＩＥでパターニング後、このＷをマスクとして過
酸化水素、アンモニア、ＥＤＴＡの混合水溶液等でエッ
チングすればよい。あるいはイオンミリングで直接パタ
ーニングしてもよい。
縁膜１０６が形成され、電極配線部１０８は第２のクラ
ッド層１０４の上部からＵ溝の側壁を介してｎ側電極１
０５の形成されているＵ溝の底部にまで延長して形成さ
れている。すなわち電極配線部１０８，絶縁膜１０６，
ｎ側電極１０５により付加的な容量部Ｃexが形成されて
いる。Ｕ溝の底部の電極配線部１０８および電極配線部
１０８が形成されていないｎ側電極１０５の表面がボン
ディングパッドを兼ね、それぞれにＡｕ線等のボンディ
ングワイヤがワイヤボンディングされる。第１の実施の
形態と同様に付加的な容量部（キャパシタ）Ｃexを形成
することにより素子全体の静電容量が増大し、サージ耐
圧が向上する。ＣexをＬＥＤに固有な容量Ｃｉの１０倍
程度とすることにより、サージ耐圧は約１０倍程度の値
となった。絶縁膜１０６の厚さはＳｉＯ2 膜の場合は
０．０１μｍ〜１μｍ程度が好ましいが、ＢＳＴＯ，Ｂ
ＴＯやＳＴＯの高誘電体を用いれば１μｍ以上とするこ
とも可能である。ＢＳＴＯを用いる場合は、電極配線部
１０８をタングステン（Ｗ）で形成し、ＷをＣＦ4 を用
いたＲＩＥでパターニング後、このＷをマスクとして過
酸化水素、アンモニア、ＥＤＴＡの混合水溶液等でエッ
チングすればよい。あるいはイオンミリングで直接パタ
ーニングしてもよい。
【００３５】本発明の第２の実施の形態はＩｎＧａＡｌ
Ｐ系のＬＥＤに限られるものではなく、ＧａＡｌＡｓ系
等他のＬＥＤにも適用可能であり、ホモ接合、ＳＨ接
合、ＤＨ接合を問わないことはもちろんである。
Ｐ系のＬＥＤに限られるものではなく、ＧａＡｌＡｓ系
等他のＬＥＤにも適用可能であり、ホモ接合、ＳＨ接
合、ＤＨ接合を問わないことはもちろんである。
【００３６】（第３の実施の形態）図５は本発明の第３
の実施の形態に係る青色半導体レーザの概略を示す斜視
図である。図５に示すように、本発明の青色ＬＥＤは
（０００１）面サファイア基板１０１の上にｎ型ＧａＮ
クラッド層（第１の半導体層）１０２が形成され、その
上にアンドープＩｎx Ｇａ1-x Ｎ活性層１０３が形成さ
れている。活性層１０３の上部にはｐ型ＧａＮクラッド
層（第２の半導体層）１０４が形成され、ｐ型クラッド
層１０４の上部にはｎ型ＧａＮ電流ブロック層１２５が
形成されている。電流ブロック層１２５の間にはｐ型ク
ラッド層１０４に接して第２のｐ型ＧａＮクラッド層１
２６が形成されている。第２のｐ型クラッド層１２６お
よび電流ブロック層１２５の上部にはｐ+ ＧａＮコンタ
クト層１２４が形成されている。
の実施の形態に係る青色半導体レーザの概略を示す斜視
図である。図５に示すように、本発明の青色ＬＥＤは
（０００１）面サファイア基板１０１の上にｎ型ＧａＮ
クラッド層（第１の半導体層）１０２が形成され、その
上にアンドープＩｎx Ｇａ1-x Ｎ活性層１０３が形成さ
れている。活性層１０３の上部にはｐ型ＧａＮクラッド
層（第２の半導体層）１０４が形成され、ｐ型クラッド
層１０４の上部にはｎ型ＧａＮ電流ブロック層１２５が
形成されている。電流ブロック層１２５の間にはｐ型ク
ラッド層１０４に接して第２のｐ型ＧａＮクラッド層１
２６が形成されている。第２のｐ型クラッド層１２６お
よび電流ブロック層１２５の上部にはｐ+ ＧａＮコンタ
クト層１２４が形成されている。
【００３７】ｐ+ コンタクト層１２４、電流ブロック層
１２５，ｐ型クラッド層１０４，活性層１０３を貫通し
てＵ溝が形成され、Ｕ溝の底部にはＴｉ／Ａｕなどから
なるｎ側電極（第１の電極）１０５が形成されている。
ｎ側電極１０５の上にはＳｉＯ2 等の絶縁膜１０６が形
成されている。ｐ+ コンタクト層１２４の上部にはＮｉ
／Ａｕなどからなるｐ側電極（第２の電極）１０８が形
成され電極配線部を兼ね、Ｕ溝の側壁を介してＵ溝底部
まで延長されている。Ｕ溝底部においてｐ側電極（電極
配線部）１０８，絶縁膜１０６，ｎ側電極１０５とによ
り付加的な容量部Ｃexが形成されている。付加的な容量
部（キャパシタ）の容量Ｃexの値を半導体レーザ固有の
内部容量Ｃｉの１０倍程度に選べば、サージ耐圧は１０
倍程度になる。絶縁膜としてＢＴＯやＰＺＴ等の高誘電
体、強誘電体を選べば数ｋＶ以上のサージ耐圧を得るこ
とができる。
１２５，ｐ型クラッド層１０４，活性層１０３を貫通し
てＵ溝が形成され、Ｕ溝の底部にはＴｉ／Ａｕなどから
なるｎ側電極（第１の電極）１０５が形成されている。
ｎ側電極１０５の上にはＳｉＯ2 等の絶縁膜１０６が形
成されている。ｐ+ コンタクト層１２４の上部にはＮｉ
／Ａｕなどからなるｐ側電極（第２の電極）１０８が形
成され電極配線部を兼ね、Ｕ溝の側壁を介してＵ溝底部
まで延長されている。Ｕ溝底部においてｐ側電極（電極
配線部）１０８，絶縁膜１０６，ｎ側電極１０５とによ
り付加的な容量部Ｃexが形成されている。付加的な容量
部（キャパシタ）の容量Ｃexの値を半導体レーザ固有の
内部容量Ｃｉの１０倍程度に選べば、サージ耐圧は１０
倍程度になる。絶縁膜としてＢＴＯやＰＺＴ等の高誘電
体、強誘電体を選べば数ｋＶ以上のサージ耐圧を得るこ
とができる。
【００３８】図５のサファイア基板１０１とｎ型クラッ
ド層１０２の間にＧａＮ，ＡｌＧａＮ，ＡｌＮ等のＩｎ
x Ａｌy Ｇａ1-x-y Ｎからなるバッファ層を形成すれば
発光領域の結晶性が改善され発光効率が向上する。バッ
ファ層とｎ型クラッド層１０２の間にｎ型ＧａＮ等のＩ
ｎx Ａｌy Ｇａ1-x-y Ｎからなるｎ型コンタクト層を形
成し、ｎ型コンタクト層上部にｎ側電極を形成してもよ
い。さらにＡｌＧａＮ等のＩｎx Ａｌy Ｇａ1-x-y Ｎか
らなる活性層より禁制帯幅が大きく、屈折率の小さなク
ラッド層を形成すれば活性層での注入キャリアと光の閉
じ込めが強められ発振閾値が低減する。活性層１０３は
ＩｎＧａＮ，ＧａＮ，あるいは井戸層にこれらを含む多
重量子井戸（ＭＱＷ）構造でもよく、これらの構造の採
用により、閾値の低減や偏光比の増大等の特性が向上す
る。ｐ型クラッド層１０４をＡｌＧａＮ等のＩｎx Ａｌ
y Ｇａ1-x-y Ｎからなる層を用いて形成することで電流
注入が均一になり特性が向上する。ｎ型クラッド層１０
２およびｐ型クラッド層１０４の組成ｘ，ｙを活性層の
禁制帯幅より大きくなるように選ぶことはもちろんであ
る。
ド層１０２の間にＧａＮ，ＡｌＧａＮ，ＡｌＮ等のＩｎ
x Ａｌy Ｇａ1-x-y Ｎからなるバッファ層を形成すれば
発光領域の結晶性が改善され発光効率が向上する。バッ
ファ層とｎ型クラッド層１０２の間にｎ型ＧａＮ等のＩ
ｎx Ａｌy Ｇａ1-x-y Ｎからなるｎ型コンタクト層を形
成し、ｎ型コンタクト層上部にｎ側電極を形成してもよ
い。さらにＡｌＧａＮ等のＩｎx Ａｌy Ｇａ1-x-y Ｎか
らなる活性層より禁制帯幅が大きく、屈折率の小さなク
ラッド層を形成すれば活性層での注入キャリアと光の閉
じ込めが強められ発振閾値が低減する。活性層１０３は
ＩｎＧａＮ，ＧａＮ，あるいは井戸層にこれらを含む多
重量子井戸（ＭＱＷ）構造でもよく、これらの構造の採
用により、閾値の低減や偏光比の増大等の特性が向上す
る。ｐ型クラッド層１０４をＡｌＧａＮ等のＩｎx Ａｌ
y Ｇａ1-x-y Ｎからなる層を用いて形成することで電流
注入が均一になり特性が向上する。ｎ型クラッド層１０
２およびｐ型クラッド層１０４の組成ｘ，ｙを活性層の
禁制帯幅より大きくなるように選ぶことはもちろんであ
る。
【００３９】（第４の実施の形態）図６は本発明の第４
の実施の形態に係る短波長ＬＥＤの断面図である。本発
明の第４の実施の形態に係る短波長ＬＥＤは、サファイ
ア基板１０１の上に、厚さ１０〜２００ｎｍのＧａＮ，
ＡｌＮ，ＧａＡｌＮなどからなるバッファ層１３２，第
１の半導体層となる厚さ４μｍのＳｉドープｎ型ＧａＮ
からなるｎ型コンタクト層１３３，厚さ２．５ｎｍのＳ
ｉドープＩｎ0.3 Ｇａ0.7 Ｎ井戸層からなる活性層１０
３，厚さ４０ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇａ0.8 Ｎ
からなるキャップ層１３４，第２の半導体層となる厚さ
０．５μｍのＭｇドープｐ型ＧａＮからなるｐ型コンタ
クト層１３５が形成されている。透光性のｐ側電極１０
７はｐ型コンタクト層１３４の上部に形成され、さらに
その上に額縁形状のｐ側電極パッド１２８が形成されて
いる。ｐ側電極１０７とｐ側電極パッド１２８とで第２
の電極を構成している。ｐ側電極１０７は、たとえばＩ
ＴＯやＳｎＯ2 等の透明電極又は、Ｎｉ／Ａｕ等の透光
性薄膜で、ｐ側電極パッド１２８は、Ｔｉ／Ａｕ等の金
属である。ｐ側電極パッド１２８はボンディングパッド
部となる部分の面積を確保しつつ、ｐ側電極１０７をな
るべく遮蔽しないように、すなわち開口率が大きくなる
ように形成されている。ｐ側電極パッド１２８の形成さ
れていない透光性のｐ側電極を介して光が取り出され
る。
の実施の形態に係る短波長ＬＥＤの断面図である。本発
明の第４の実施の形態に係る短波長ＬＥＤは、サファイ
ア基板１０１の上に、厚さ１０〜２００ｎｍのＧａＮ，
ＡｌＮ，ＧａＡｌＮなどからなるバッファ層１３２，第
１の半導体層となる厚さ４μｍのＳｉドープｎ型ＧａＮ
からなるｎ型コンタクト層１３３，厚さ２．５ｎｍのＳ
ｉドープＩｎ0.3 Ｇａ0.7 Ｎ井戸層からなる活性層１０
３，厚さ４０ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇａ0.8 Ｎ
からなるキャップ層１３４，第２の半導体層となる厚さ
０．５μｍのＭｇドープｐ型ＧａＮからなるｐ型コンタ
クト層１３５が形成されている。透光性のｐ側電極１０
７はｐ型コンタクト層１３４の上部に形成され、さらに
その上に額縁形状のｐ側電極パッド１２８が形成されて
いる。ｐ側電極１０７とｐ側電極パッド１２８とで第２
の電極を構成している。ｐ側電極１０７は、たとえばＩ
ＴＯやＳｎＯ2 等の透明電極又は、Ｎｉ／Ａｕ等の透光
性薄膜で、ｐ側電極パッド１２８は、Ｔｉ／Ａｕ等の金
属である。ｐ側電極パッド１２８はボンディングパッド
部となる部分の面積を確保しつつ、ｐ側電極１０７をな
るべく遮蔽しないように、すなわち開口率が大きくなる
ように形成されている。ｐ側電極パッド１２８の形成さ
れていない透光性のｐ側電極を介して光が取り出され
る。
【００４０】第１の電極となるｎ側電極１０５はｐ型コ
ンタクト１３５，キャップ層１３４，活性層１０３を貫
通し、さらにｎ型コンタクト層１３３の表面の一部をエ
ッチングして形成したＵ溝の底部においてｎ型コンタク
ト層と接している。Ｕ溝はほぼ垂直の側壁部を有し、側
壁部にはｐ側電極１２８の上部等のＵ溝開口部の周辺部
まで延長形成されたパッシベーション用絶縁膜１０６が
形成されている。すなわちこのパッシベーション用絶縁
膜１０６中に開孔されたコンタクトホールを介してｎ側
電極１０５とｎ型コンタクト層１３３とが接触してい
る。ｎ側電極１０５はＵ溝開口部の周辺にまで延長形成
された電極配線部を有し、Ｕ溝開口部の周辺の平坦部に
位置する部分がｎ側電極１０５用のボンディングパッド
部となっている。ｎ側電極１０５用のボンディングパッ
ド部にはｎ側のボンディングワイヤ７４が接続され、ｐ
側電極パッド１２８にはｐ側のボンディングワイヤ７３
が接続されている。さらに、図６に示す用にＵ溝開口部
の周辺の平坦部において、ｎ側電極からの電極配線部１
０５とパッシベーション用絶縁膜１０６とｐ側電極パッ
ド１２８とにより平行平板型コンデンサＣexを構成し、
付加的な容量部が形成されている。すなわちパッシベー
ション用絶縁膜１０６がキャパシタ用絶縁膜を兼ねてい
る。
ンタクト１３５，キャップ層１３４，活性層１０３を貫
通し、さらにｎ型コンタクト層１３３の表面の一部をエ
ッチングして形成したＵ溝の底部においてｎ型コンタク
ト層と接している。Ｕ溝はほぼ垂直の側壁部を有し、側
壁部にはｐ側電極１２８の上部等のＵ溝開口部の周辺部
まで延長形成されたパッシベーション用絶縁膜１０６が
形成されている。すなわちこのパッシベーション用絶縁
膜１０６中に開孔されたコンタクトホールを介してｎ側
電極１０５とｎ型コンタクト層１３３とが接触してい
る。ｎ側電極１０５はＵ溝開口部の周辺にまで延長形成
された電極配線部を有し、Ｕ溝開口部の周辺の平坦部に
位置する部分がｎ側電極１０５用のボンディングパッド
部となっている。ｎ側電極１０５用のボンディングパッ
ド部にはｎ側のボンディングワイヤ７４が接続され、ｐ
側電極パッド１２８にはｐ側のボンディングワイヤ７３
が接続されている。さらに、図６に示す用にＵ溝開口部
の周辺の平坦部において、ｎ側電極からの電極配線部１
０５とパッシベーション用絶縁膜１０６とｐ側電極パッ
ド１２８とにより平行平板型コンデンサＣexを構成し、
付加的な容量部が形成されている。すなわちパッシベー
ション用絶縁膜１０６がキャパシタ用絶縁膜を兼ねてい
る。
【００４１】このときパッシベーション用絶縁膜１０６
を形成する材料、厚さ、およびｎ側、ｐ側電極で挟まれ
る面積を制御することにより所望の容量Ｃexの付加的な
容量部（キャパシタ）を実現し、素子のサージ電圧に対
する耐性が向上できる。すなわち、キャパシタの静電容
量Ｃexが素子のｐｎ接合に固有な静電容量Ｃｉに付加さ
れることにより、素子全体の静電容量が増加するため、
瞬間的な電圧印加に対して電流の応答が緩やかになり、
電流を原因とする金属のマイグレションや欠陥の増殖に
よる素子の特性劣化が抑制できる。
を形成する材料、厚さ、およびｎ側、ｐ側電極で挟まれ
る面積を制御することにより所望の容量Ｃexの付加的な
容量部（キャパシタ）を実現し、素子のサージ電圧に対
する耐性が向上できる。すなわち、キャパシタの静電容
量Ｃexが素子のｐｎ接合に固有な静電容量Ｃｉに付加さ
れることにより、素子全体の静電容量が増加するため、
瞬間的な電圧印加に対して電流の応答が緩やかになり、
電流を原因とする金属のマイグレションや欠陥の増殖に
よる素子の特性劣化が抑制できる。
【００４２】次に図６に示す本発明の第４の実施の形態
の短波長ＬＥＤは以下に示すように製造すればよい。
の短波長ＬＥＤは以下に示すように製造すればよい。
【００４３】（イ）まず所定の厚みの（０００１）面サ
ファイア基板１０１上にＭＯＣＶＤ法等を用いてバッフ
ァ層１３２，ｎ−ＧａＮコンタクト層１３３，アンドー
プＩｎ0.3 Ｇａ0.7 Ｎ活性層１０３，ｐ−Ａｌ0.2 Ｇａ
0.8 Ｎキャップ層１３４，ｐ−ＧａＮコンタクト層１３
５を連続的に積層する。
ファイア基板１０１上にＭＯＣＶＤ法等を用いてバッフ
ァ層１３２，ｎ−ＧａＮコンタクト層１３３，アンドー
プＩｎ0.3 Ｇａ0.7 Ｎ活性層１０３，ｐ−Ａｌ0.2 Ｇａ
0.8 Ｎキャップ層１３４，ｐ−ＧａＮコンタクト層１３
５を連続的に積層する。
【００４４】（ロ）次に、その上部にバッファ１３２〜
ｐ型コンタクト層１３５が連続的に堆積されたサファイ
ア基板１０１をＣＶＤ炉から取り出し、ｐ−ＧａＮコン
タクト層１３５の上部にスパッタリング法又はＣＶＤ法
を用いて酸化膜（ＳｉＯ2 膜）を形成する。そして所定
のフォトリソグラフィ技術により酸化膜の上にフォトレ
ジストのパターンを形成し、酸化膜を選択的にエッチン
グする。この選択エッチングされた酸化膜およびこの上
部のフォトレジストからなる２層マスクをエッチング用
マスクとして用いて、ｐ型コンタクト層１３５，キャッ
プ層１３４，活性層１０３，およびｎコンタクト層１３
３の表面の一部をエッチングし、Ｕ溝を形成し、Ｕ溝の
底部にｎ型コンタクト層１３３を露出させる。
ｐ型コンタクト層１３５が連続的に堆積されたサファイ
ア基板１０１をＣＶＤ炉から取り出し、ｐ−ＧａＮコン
タクト層１３５の上部にスパッタリング法又はＣＶＤ法
を用いて酸化膜（ＳｉＯ2 膜）を形成する。そして所定
のフォトリソグラフィ技術により酸化膜の上にフォトレ
ジストのパターンを形成し、酸化膜を選択的にエッチン
グする。この選択エッチングされた酸化膜およびこの上
部のフォトレジストからなる２層マスクをエッチング用
マスクとして用いて、ｐ型コンタクト層１３５，キャッ
プ層１３４，活性層１０３，およびｎコンタクト層１３
３の表面の一部をエッチングし、Ｕ溝を形成し、Ｕ溝の
底部にｎ型コンタクト層１３３を露出させる。
【００４５】（ハ）酸化膜／フォトレジストからなるエ
ッチング用マスク材を除去後、基板を洗浄し、所定のス
ライトエッチング等を行いｐ側電極１０７を形成する。
この工程はいわゆるリフトオフ法を用いてＩＴＯ膜等の
ｐ側電極１０７をｐ型コンタクト層１３５の上部のみに
選択的に形成する。ＩＴＯはスパッタリング又はＣＶＤ
法等で堆積すればよい。次いで、スパッタリング法又は
ＥＢ蒸着法等によりＴｉ／Ａｕ等の金属を堆積し、フォ
トリソグラフィ法を併用しＲＩＥ法により図６に示すよ
うな形状に、光透過用の開口部（窓部）を有したｐ側電
極パッド１２８をパターニングする。
ッチング用マスク材を除去後、基板を洗浄し、所定のス
ライトエッチング等を行いｐ側電極１０７を形成する。
この工程はいわゆるリフトオフ法を用いてＩＴＯ膜等の
ｐ側電極１０７をｐ型コンタクト層１３５の上部のみに
選択的に形成する。ＩＴＯはスパッタリング又はＣＶＤ
法等で堆積すればよい。次いで、スパッタリング法又は
ＥＢ蒸着法等によりＴｉ／Ａｕ等の金属を堆積し、フォ
トリソグラフィ法を併用しＲＩＥ法により図６に示すよ
うな形状に、光透過用の開口部（窓部）を有したｐ側電
極パッド１２８をパターニングする。
【００４６】（ニ）次に３８０〜３００℃以下の低温で
ＳｉＯ2 膜１０６を全面にＣＶＤする。プラズマＣＶＤ
や光ＣＶＤを用いれば１５０℃以下の低温でＣＶＤ可能
であるので好ましい。そしてフォトリソグラフィ法およ
びＲＩＥ法を用いてｐ側パッド１２８の上部のＳｉＯ2
膜１０６およびＵ溝の底部のＳｉＯ2 膜１０６を選択的
に除去する。この選択エッチングは指向性の高いＲＩＥ
を用いればＵ溝側壁のＳｉＯ2 膜は残存し、Ｕ溝の底部
にコンタクトホールが開孔する。
ＳｉＯ2 膜１０６を全面にＣＶＤする。プラズマＣＶＤ
や光ＣＶＤを用いれば１５０℃以下の低温でＣＶＤ可能
であるので好ましい。そしてフォトリソグラフィ法およ
びＲＩＥ法を用いてｐ側パッド１２８の上部のＳｉＯ2
膜１０６およびＵ溝の底部のＳｉＯ2 膜１０６を選択的
に除去する。この選択エッチングは指向性の高いＲＩＥ
を用いればＵ溝側壁のＳｉＯ2 膜は残存し、Ｕ溝の底部
にコンタクトホールが開孔する。
【００４７】（ホ）次にスパッタリング法又はＥＢ蒸着
法等によりＴｉ，Ａｌ，Ｎｉ等の金属を堆積し、フォト
リソグラフィ法およびＲＩＥ法により図６に示すような
形状にｎ側電極およびｎ側電極からの電極配線部１０５
をパターニングする。
法等によりＴｉ，Ａｌ，Ｎｉ等の金属を堆積し、フォト
リソグラフィ法およびＲＩＥ法により図６に示すような
形状にｎ側電極およびｎ側電極からの電極配線部１０５
をパターニングする。
【００４８】（ハ）このようにして、短波長ＬＥＤの基
本構造が完成した後、ダイヤモンドカッター等で適当な
大きさに切り分けて多数のチップを得る。そしてこれら
のチップを所定のステムにマウントし、ワイヤボンディ
ング後モールディングすれば本発明の第４の実施の形態
の短波長ＬＥＤが完成する。
本構造が完成した後、ダイヤモンドカッター等で適当な
大きさに切り分けて多数のチップを得る。そしてこれら
のチップを所定のステムにマウントし、ワイヤボンディ
ング後モールディングすれば本発明の第４の実施の形態
の短波長ＬＥＤが完成する。
【００４９】以上の説明で明らかなように、本発明の第
４の実施の形態に係る短波長ＬＥＤは製造プロセスが容
易であり、歩留りが高い利点を有する。付加的な容量部
Ｃoxを形成する絶縁膜１０６として、Ｔａ2 Ｏ5 ，ＳＴ
Ｏ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ等の高誘電体、強誘電体
を用いれば絶縁膜の厚さを厚く保ったまま、より大きな
Ｃexが得られ、サージ耐圧はさらに向上する。
４の実施の形態に係る短波長ＬＥＤは製造プロセスが容
易であり、歩留りが高い利点を有する。付加的な容量部
Ｃoxを形成する絶縁膜１０６として、Ｔａ2 Ｏ5 ，ＳＴ
Ｏ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ等の高誘電体、強誘電体
を用いれば絶縁膜の厚さを厚く保ったまま、より大きな
Ｃexが得られ、サージ耐圧はさらに向上する。
【００５０】（第５の実施の形態）図７は本発明の第５
の実施の形態に係る短波長ＬＥＤの断面図である。本発
明の第４の実施の形態に係る短波長ＬＥＤの断面図であ
る。本発明の第５の実施の形態に係る短波長ＬＥＤはフ
リップチップ型ＬＥＤであり、サファイア基板１０１の
上に、厚さ１０〜２００ｎｍのＧａＮ，ＡｌＮ，ＧａＡ
ｌＮなどからなるバッファ層１３２，第１の半導体層と
なる厚さ４μｍのＳｉドープｎ型ＧａＮからなるｎ型コ
ンタクト層１３３，厚さ２．５ｎｍのＳｉドープＩｎ
0.3 Ｇａ0.7 Ｎ井戸層からなる活性層１０３，厚さ４０
ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇａ0.8Ｎからなるキャ
ップ層１３４，第２の半導体層となる厚さ０．５μｍの
Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層１３５
が形成されている。なお、本発明の第５の実施の形態は
フリップチップ型ＬＥＤであるため、図７は上下関係を
全て逆に示していることに留意すべきである。そして第
２の電極となるｐ側電極１３７はｐ型コンタクト層１３
５の上部に（図７ではｐ型コンタクト層１３５の下部
に）形成されている。ｐ側電極１３７は、たとえばＮｉ
／Ａｕ，Ｔｉ／Ａｕ等の金属である。
の実施の形態に係る短波長ＬＥＤの断面図である。本発
明の第４の実施の形態に係る短波長ＬＥＤの断面図であ
る。本発明の第５の実施の形態に係る短波長ＬＥＤはフ
リップチップ型ＬＥＤであり、サファイア基板１０１の
上に、厚さ１０〜２００ｎｍのＧａＮ，ＡｌＮ，ＧａＡ
ｌＮなどからなるバッファ層１３２，第１の半導体層と
なる厚さ４μｍのＳｉドープｎ型ＧａＮからなるｎ型コ
ンタクト層１３３，厚さ２．５ｎｍのＳｉドープＩｎ
0.3 Ｇａ0.7 Ｎ井戸層からなる活性層１０３，厚さ４０
ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇａ0.8Ｎからなるキャ
ップ層１３４，第２の半導体層となる厚さ０．５μｍの
Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層１３５
が形成されている。なお、本発明の第５の実施の形態は
フリップチップ型ＬＥＤであるため、図７は上下関係を
全て逆に示していることに留意すべきである。そして第
２の電極となるｐ側電極１３７はｐ型コンタクト層１３
５の上部に（図７ではｐ型コンタクト層１３５の下部
に）形成されている。ｐ側電極１３７は、たとえばＮｉ
／Ａｕ，Ｔｉ／Ａｕ等の金属である。
【００５１】第１の電極となるｎ側電極１０５はｐ型コ
ンタクト１３５，キャップ層１３４，活性層１０３を貫
通し、さらにｎ型コンタクト層１３３の表面の一部をエ
ッチングして形成したＵ溝の底部においてｎ型コンタク
ト層１３３と接している。Ｕ溝はほぼ垂直の側壁部を有
し、側壁部にはｐ側電極１３７の上部まで延長形成され
た絶縁膜１０６が形成されている。すなわちこの絶縁膜
１０６中に開孔されたコンタクトホールを介してｎ側電
極１０５とｎ型コンタクト層１３３とが接触している。
ｎ側電極１０５はＵ溝開口部の周辺の平坦部にまで延長
形成された電極配線部を有している。そしてｐ側電極１
３７と絶縁膜１０６とｎ側電極からの電極配線部１０５
とにより平行平板型コンデンサＣexからなる付加的な容
量部が形成されている。
ンタクト１３５，キャップ層１３４，活性層１０３を貫
通し、さらにｎ型コンタクト層１３３の表面の一部をエ
ッチングして形成したＵ溝の底部においてｎ型コンタク
ト層１３３と接している。Ｕ溝はほぼ垂直の側壁部を有
し、側壁部にはｐ側電極１３７の上部まで延長形成され
た絶縁膜１０６が形成されている。すなわちこの絶縁膜
１０６中に開孔されたコンタクトホールを介してｎ側電
極１０５とｎ型コンタクト層１３３とが接触している。
ｎ側電極１０５はＵ溝開口部の周辺の平坦部にまで延長
形成された電極配線部を有している。そしてｐ側電極１
３７と絶縁膜１０６とｎ側電極からの電極配線部１０５
とにより平行平板型コンデンサＣexからなる付加的な容
量部が形成されている。
【００５２】図７に示すように本発明の第５の実施の形
態に係るフリップチップ型ＬＥＤは突起物（半田ボー
ル）１６６を介してｐ側電極１３７と配線基板１７３上
のｐ側配線（第２の配線）１７１とが接続されている。
また配線基板１７３上のｎ側配線（第１の配線）１７２
とｎ側電極１０５とは突起物（半田ボール）１６７を介
して電気的に接続されている。突起物１６６，１６７は
半田ボールに限られず、他の金属等の高伝導物質、金属
ペースト、導電性接着剤等でもよいことはもちろんであ
る。このようにフリップ配置された結果、発光領域で発
光した光は図７に示すようにサファイア基板１０１側か
ら取り出せるため開口率は１００％であり、電極による
遮蔽の心配はない。さらにｐ側電極１３７の方向に出た
光も、ｐ側電極１３７により反射され、サファイア基板
側から取り出せるので外部量子効率が高くなる。
態に係るフリップチップ型ＬＥＤは突起物（半田ボー
ル）１６６を介してｐ側電極１３７と配線基板１７３上
のｐ側配線（第２の配線）１７１とが接続されている。
また配線基板１７３上のｎ側配線（第１の配線）１７２
とｎ側電極１０５とは突起物（半田ボール）１６７を介
して電気的に接続されている。突起物１６６，１６７は
半田ボールに限られず、他の金属等の高伝導物質、金属
ペースト、導電性接着剤等でもよいことはもちろんであ
る。このようにフリップ配置された結果、発光領域で発
光した光は図７に示すようにサファイア基板１０１側か
ら取り出せるため開口率は１００％であり、電極による
遮蔽の心配はない。さらにｐ側電極１３７の方向に出た
光も、ｐ側電極１３７により反射され、サファイア基板
側から取り出せるので外部量子効率が高くなる。
【００５３】本発明の第５の実施の形態に係るフリップ
チップ型ＬＥＤでは、光取り出し効率の低下の心配がな
いので、付加的な容量部Ｃexの大面積化が容易で、大容
量のキャパシタが担保できる利点がある。すなわち、絶
縁膜１０６を形成する材料、厚さ、およびｎ側、ｐ側電
極で挟まれる面積の選択の自由度が大きく所望の容量Ｃ
exの付加的な容量部（キャパシタ）を実現し、素子のサ
ージ電圧に対する耐性が向上できる。第１〜第４の実施
の形態と同様にキャパシタの静電容量Ｃexが素子のｐｎ
接合に固有な静電容量Ｃｉに付加されることにより、素
子全体の静電容量が増加し、瞬間的な電圧印加に対して
電流の応答が緩やかになり、電流を原因とする金属のマ
イグレションや欠陥の増殖による素子の特性劣化が抑制
できる。付加的な容量部Ｃoxを形成する絶縁膜１０６と
して、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ
等の高誘電体、強誘電体を用いれば絶縁膜の厚さを厚く
保ったまま、より大きなＣexが得られ、サージ耐圧はさ
らに向上する。
チップ型ＬＥＤでは、光取り出し効率の低下の心配がな
いので、付加的な容量部Ｃexの大面積化が容易で、大容
量のキャパシタが担保できる利点がある。すなわち、絶
縁膜１０６を形成する材料、厚さ、およびｎ側、ｐ側電
極で挟まれる面積の選択の自由度が大きく所望の容量Ｃ
exの付加的な容量部（キャパシタ）を実現し、素子のサ
ージ電圧に対する耐性が向上できる。第１〜第４の実施
の形態と同様にキャパシタの静電容量Ｃexが素子のｐｎ
接合に固有な静電容量Ｃｉに付加されることにより、素
子全体の静電容量が増加し、瞬間的な電圧印加に対して
電流の応答が緩やかになり、電流を原因とする金属のマ
イグレションや欠陥の増殖による素子の特性劣化が抑制
できる。付加的な容量部Ｃoxを形成する絶縁膜１０６と
して、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ
等の高誘電体、強誘電体を用いれば絶縁膜の厚さを厚く
保ったまま、より大きなＣexが得られ、サージ耐圧はさ
らに向上する。
【００５４】また従来のフリップチップ型ＬＥＤはＵ溝
の底部のｎ側電極に対して半田ボールを接続していたの
で、ｐ側の半田ボールに比してｎ側の半田ボールを極め
て大きくしなれければならなかったが、本発明の第５の
実施の形態によれば、図７に示すように、薄い半田ボー
ルの採用が可能である。又、Ｕ溝の位置に正確に半田ボ
ールを配置する必要もないので、配線基板１７３上への
マウント工程も簡単になる。
の底部のｎ側電極に対して半田ボールを接続していたの
で、ｐ側の半田ボールに比してｎ側の半田ボールを極め
て大きくしなれければならなかったが、本発明の第５の
実施の形態によれば、図７に示すように、薄い半田ボー
ルの採用が可能である。又、Ｕ溝の位置に正確に半田ボ
ールを配置する必要もないので、配線基板１７３上への
マウント工程も簡単になる。
【００５５】（第６の実施の形態）図８は本発明の第６
の実施の形態に係る短波長半導体レーザの断面図であ
る。本発明の第６の実施の形態に係る短波長半導体レー
ザは、サファイア基板１０１の上に、厚さ１０〜２００
ｎｍのＧａＮ，ＡｌＮ，ＧａＡｌＮなどからなるバッフ
ァ層１３２，厚さ４μｍのＳｉドープｎ型ＧａＮからな
るｎ型コンタクト層１３３，第１の半導体層となる厚さ
３００ｎｍのＳｉドープｎ型Ｇａ0.85Ｇａ0.15Ｎからな
るｎ型クラッド層１０２，多重量子井戸（ＭＱＷ）構造
の活性層１４３，第２の半導体層となる厚さ３００ｎｍ
のＭｇドープｐ型Ｇａ0.85Ｇａ0.15Ｎからなるｐ型クラ
ッド層１０４，厚さ０．５μｍのＭｇドープｐ型ＧａＮ
からなるｐ型コンタクト層１３５が形成されている。こ
こで活性層１４３はｎ型クラッド層１０２に接した厚さ
１００ｎｍのノンドープＧａＮからなる第１の光ガイド
層、第１の光ガイド層に接したＭＱＷ構造層、ＭＱＷ構
造層に接した厚さ４０ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇ
ａ0.8 Ｎからなるキャップ層およびキャップ層とｐ型ク
ラッド層１０４との間の厚さ１００ｎｍのＭｇドープｐ
型ＧａＮからなる第２の光ガイド層とから構成されてい
る。ＭＱＷ構造は厚さ２ｎｍのノンドープＩｎ0.2 Ｇａ
0.8 Ｎ井戸層と、厚さ４ｎｍのノンドープＩｎ0.05Ｇａ
0.95Ｎ層とのペアを１０周期繰り返した構造である。ｐ
型コンタクト層１３５とｐ型クラッド層１０４は幅３μ
ｍのストライプとなるようにＲＩＥ法等によって周辺を
除去し、図８に示すようなリッジを形成している。
の実施の形態に係る短波長半導体レーザの断面図であ
る。本発明の第６の実施の形態に係る短波長半導体レー
ザは、サファイア基板１０１の上に、厚さ１０〜２００
ｎｍのＧａＮ，ＡｌＮ，ＧａＡｌＮなどからなるバッフ
ァ層１３２，厚さ４μｍのＳｉドープｎ型ＧａＮからな
るｎ型コンタクト層１３３，第１の半導体層となる厚さ
３００ｎｍのＳｉドープｎ型Ｇａ0.85Ｇａ0.15Ｎからな
るｎ型クラッド層１０２，多重量子井戸（ＭＱＷ）構造
の活性層１４３，第２の半導体層となる厚さ３００ｎｍ
のＭｇドープｐ型Ｇａ0.85Ｇａ0.15Ｎからなるｐ型クラ
ッド層１０４，厚さ０．５μｍのＭｇドープｐ型ＧａＮ
からなるｐ型コンタクト層１３５が形成されている。こ
こで活性層１４３はｎ型クラッド層１０２に接した厚さ
１００ｎｍのノンドープＧａＮからなる第１の光ガイド
層、第１の光ガイド層に接したＭＱＷ構造層、ＭＱＷ構
造層に接した厚さ４０ｎｍのＭｇドープｐ型Ａｌ0.2 Ｇ
ａ0.8 Ｎからなるキャップ層およびキャップ層とｐ型ク
ラッド層１０４との間の厚さ１００ｎｍのＭｇドープｐ
型ＧａＮからなる第２の光ガイド層とから構成されてい
る。ＭＱＷ構造は厚さ２ｎｍのノンドープＩｎ0.2 Ｇａ
0.8 Ｎ井戸層と、厚さ４ｎｍのノンドープＩｎ0.05Ｇａ
0.95Ｎ層とのペアを１０周期繰り返した構造である。ｐ
型コンタクト層１３５とｐ型クラッド層１０４は幅３μ
ｍのストライプとなるようにＲＩＥ法等によって周辺を
除去し、図８に示すようなリッジを形成している。
【００５６】リッジを形成している凹部の底部からさら
にｎ型コンタクト層１３３に達する溝部（Ｕ溝）が形成
され、溝部の底部においてｎ側電極（第１の電極）１０
５とｎ型コンタクト層１３３が互いに接触している。こ
の溝部の側壁面およびリッジの周辺の凹部の底面および
側面にはＳｉＯ2 膜やＳｉ3 Ｎ4 膜等の絶縁膜１４６が
形成されている。リッジの上面の絶縁膜１４６は除去さ
れ、ｐ型コンタクト層１３５とｐ側電極（第２の電極）
１０８が互いに接触している。ｐ側電極１０８の上部に
はキャパシタ絶縁膜１０６が形成され、さらにこの上に
溝部の底部から延長して形成されたｎ側電極からの電極
配線部１０５が配置されている。つまりリッジを構成し
ているｐ型コンタクト層１３５の上部にｐ側電極１０
８，キャパシタ絶縁膜１０６およびｎ側電極からの電極
配線部１０５とから成る付加的な容量部Ｃexが形成され
ている。ｐ側電極１０８の上部の一部のキャパシタ絶縁
膜１０６は除去され、この除去された部分にｐ側のボン
ディングワイヤ７３が接続されている。一方ｎ側電極１
０５にはｎ側のボンディングワイヤ７４が接続されてい
る。
にｎ型コンタクト層１３３に達する溝部（Ｕ溝）が形成
され、溝部の底部においてｎ側電極（第１の電極）１０
５とｎ型コンタクト層１３３が互いに接触している。こ
の溝部の側壁面およびリッジの周辺の凹部の底面および
側面にはＳｉＯ2 膜やＳｉ3 Ｎ4 膜等の絶縁膜１４６が
形成されている。リッジの上面の絶縁膜１４６は除去さ
れ、ｐ型コンタクト層１３５とｐ側電極（第２の電極）
１０８が互いに接触している。ｐ側電極１０８の上部に
はキャパシタ絶縁膜１０６が形成され、さらにこの上に
溝部の底部から延長して形成されたｎ側電極からの電極
配線部１０５が配置されている。つまりリッジを構成し
ているｐ型コンタクト層１３５の上部にｐ側電極１０
８，キャパシタ絶縁膜１０６およびｎ側電極からの電極
配線部１０５とから成る付加的な容量部Ｃexが形成され
ている。ｐ側電極１０８の上部の一部のキャパシタ絶縁
膜１０６は除去され、この除去された部分にｐ側のボン
ディングワイヤ７３が接続されている。一方ｎ側電極１
０５にはｎ側のボンディングワイヤ７４が接続されてい
る。
【００５７】図８に示す本発明の第６の実施の形態に係
る半導体レーザは付加的な容量部Ｃexの製造プロセスが
容易で、しかも付加的な容量部Ｃexの大面積化も容易で
ある。また放熱性が良いので、付加的な容量部Ｃexの効
果によるサージ耐圧の向上とあいまって長期信頼性が向
上する。付加的な容量部Ｃexを形成する絶縁膜１０６と
して、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ
等の高誘電体、強誘電体を用いれば絶縁膜の厚さを厚く
保ったまま、より大きなＣexが得られ、サージ耐圧はさ
らに向上する。
る半導体レーザは付加的な容量部Ｃexの製造プロセスが
容易で、しかも付加的な容量部Ｃexの大面積化も容易で
ある。また放熱性が良いので、付加的な容量部Ｃexの効
果によるサージ耐圧の向上とあいまって長期信頼性が向
上する。付加的な容量部Ｃexを形成する絶縁膜１０６と
して、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，ＢＳＴＯ，ＰＺＴ
等の高誘電体、強誘電体を用いれば絶縁膜の厚さを厚く
保ったまま、より大きなＣexが得られ、サージ耐圧はさ
らに向上する。
【００５８】（第７の実施の形態）図９は本発明の第７
の実施の形態に係るフリップチップ型短波長半導体レー
ザの断面図である。本発明の第７の実施の形態に係るフ
リップチップ型短波長半導体レーザは、サファイア基板
１０１の上に、厚さ１０〜２００ｎｍのＧａＮ，Ａｌ
Ｎ，ＧａＡｌＮなどからなるバッファ層１３２，厚さ４
μｍのＳｉドープｎ型ＧａＮからなるｎ型コンタクト層
１３３，厚さ３００ｎｍのＳｉドープｎ型Ｇａ0.85Ｇａ
0.15Ｎからなるｎ型クラッド層（第１の半導体層）１０
２，多重量子井戸（ＭＱＷ）構造の活性層１４３，厚さ
３００ｎｍのＭｇドープｐ型Ｇａ0.85Ｇａ0.15Ｎからな
るｐ型クラッド層（第２の半導体層）１０４，厚さ１．
５μｍのＳｉドープｎ型ＧａＮからなる電流ブロック層
１２５および厚さ１μｍのＭｇドープｐ型ＧａＮからな
るｐ型コンタクト層１３５が形成されている。ここで図
９はフリップチップ配置であるので上下関係が逆に記載
されている点に留意されたい。またｐ型コンタクト１３
５は電流ブロック層１２５中に開口された幅μｍのスト
ライプ状の窓部を介してｐ型クラッド層１０４に接して
いる。図９に示す活性層１４３はｎ型クラッド層１０２
側から順に、厚さ１００ｎｍのノンドープＧａＮからな
る第１の光ガイド層、ＭＱＷ構造層、厚さ４０ｎｍのＭ
ｇドープｐ型Ａｌ0.2 Ｇａ0.8 Ｎからなるキャップ層お
よび厚さ１００ｎｍのＭｇドープｐ型ＧａＮからなる第
２の光ガイド層とから構成され、第２の光ガイド層がｐ
型クラッド層１０４に接している。ＭＱＷ構造は厚さ２
ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ｎ井戸層と、厚さ４
ｎｍのノンドープＩｎ0.05Ｇａ0.95Ｎ層とのペアを１０
周期繰り返した構造である。
の実施の形態に係るフリップチップ型短波長半導体レー
ザの断面図である。本発明の第７の実施の形態に係るフ
リップチップ型短波長半導体レーザは、サファイア基板
１０１の上に、厚さ１０〜２００ｎｍのＧａＮ，Ａｌ
Ｎ，ＧａＡｌＮなどからなるバッファ層１３２，厚さ４
μｍのＳｉドープｎ型ＧａＮからなるｎ型コンタクト層
１３３，厚さ３００ｎｍのＳｉドープｎ型Ｇａ0.85Ｇａ
0.15Ｎからなるｎ型クラッド層（第１の半導体層）１０
２，多重量子井戸（ＭＱＷ）構造の活性層１４３，厚さ
３００ｎｍのＭｇドープｐ型Ｇａ0.85Ｇａ0.15Ｎからな
るｐ型クラッド層（第２の半導体層）１０４，厚さ１．
５μｍのＳｉドープｎ型ＧａＮからなる電流ブロック層
１２５および厚さ１μｍのＭｇドープｐ型ＧａＮからな
るｐ型コンタクト層１３５が形成されている。ここで図
９はフリップチップ配置であるので上下関係が逆に記載
されている点に留意されたい。またｐ型コンタクト１３
５は電流ブロック層１２５中に開口された幅μｍのスト
ライプ状の窓部を介してｐ型クラッド層１０４に接して
いる。図９に示す活性層１４３はｎ型クラッド層１０２
側から順に、厚さ１００ｎｍのノンドープＧａＮからな
る第１の光ガイド層、ＭＱＷ構造層、厚さ４０ｎｍのＭ
ｇドープｐ型Ａｌ0.2 Ｇａ0.8 Ｎからなるキャップ層お
よび厚さ１００ｎｍのＭｇドープｐ型ＧａＮからなる第
２の光ガイド層とから構成され、第２の光ガイド層がｐ
型クラッド層１０４に接している。ＭＱＷ構造は厚さ２
ｎｍのノンドープＩｎ0.2 Ｇａ0.8 Ｎ井戸層と、厚さ４
ｎｍのノンドープＩｎ0.05Ｇａ0.95Ｎ層とのペアを１０
周期繰り返した構造である。
【００５９】ｐ側電極（第２の電極）１３７はｐ型コン
タクト層１３４の上部に形成されている。ｐ側電極１３
７は、たとえばＮｉ／Ａｕ，Ｔｉ／Ａｕ等の金属を用い
ればよい。ｎ側電極（第１の電極）１０５はｐ型コンタ
クト層１３５，電流ブロック層１２５，ｐ型クラッド層
１０４，活性層１４３，ｎ型クラッド層１０２を貫通
し、さらにｎ型コンタクト層１３３の表面の一部をエッ
チングして形成したＵ溝の底部においてｎ型コンタクト
層と接している。Ｕ溝はほぼ垂直の側壁部を有し、側壁
部にはｐ側電極１３７の上部まで延長形成された絶縁膜
１０６が形成されている。すなわちこの絶縁膜１０６中
に開孔されたコンタクトホールを介してｎ側電極１０５
とｎ型コンタクト層１３３とが接触している。ｎ側電極
１０５はＵ溝開口部の周辺の平坦部にまで延長形成され
た電極配線部１０５を有している。そしてｐ側電極１３
７と絶縁膜１０６とｎ側電極からの電極配線部１０５と
により平行平板型コンデンサからなる付加的な容量部Ｃ
exが形成されている。
タクト層１３４の上部に形成されている。ｐ側電極１３
７は、たとえばＮｉ／Ａｕ，Ｔｉ／Ａｕ等の金属を用い
ればよい。ｎ側電極（第１の電極）１０５はｐ型コンタ
クト層１３５，電流ブロック層１２５，ｐ型クラッド層
１０４，活性層１４３，ｎ型クラッド層１０２を貫通
し、さらにｎ型コンタクト層１３３の表面の一部をエッ
チングして形成したＵ溝の底部においてｎ型コンタクト
層と接している。Ｕ溝はほぼ垂直の側壁部を有し、側壁
部にはｐ側電極１３７の上部まで延長形成された絶縁膜
１０６が形成されている。すなわちこの絶縁膜１０６中
に開孔されたコンタクトホールを介してｎ側電極１０５
とｎ型コンタクト層１３３とが接触している。ｎ側電極
１０５はＵ溝開口部の周辺の平坦部にまで延長形成され
た電極配線部１０５を有している。そしてｐ側電極１３
７と絶縁膜１０６とｎ側電極からの電極配線部１０５と
により平行平板型コンデンサからなる付加的な容量部Ｃ
exが形成されている。
【００６０】図９に示すように本発明の第７の実施の形
態に係るフリップチップ型半導体レーザは突起物（半田
ボール）１６６を介してｐ側電極１３７とヒートシンク
１７４上のｐ側配線（第２の配線）１７１とが接続され
ている。またヒートシンク１７４上のｎ側配線（第１の
配線）１７２とｎ側電極１０５とは突起物（半田ボー
ル）１６７を介して電気的に接続されている。突起物１
６６，１６７は半田ボール以外の金属や金属ペースト、
導電性接着剤でもよい。
態に係るフリップチップ型半導体レーザは突起物（半田
ボール）１６６を介してｐ側電極１３７とヒートシンク
１７４上のｐ側配線（第２の配線）１７１とが接続され
ている。またヒートシンク１７４上のｎ側配線（第１の
配線）１７２とｎ側電極１０５とは突起物（半田ボー
ル）１６７を介して電気的に接続されている。突起物１
６６，１６７は半田ボール以外の金属や金属ペースト、
導電性接着剤でもよい。
【００６１】本発明の第７の実施の形態に係るフリップ
チップ型半導体レーザは、付加的な容量部（キャパシ
タ）Ｃexの大面積化が容易で、大容量のキャパシタが担
保できる利点がある。すなわち、絶縁膜１０６を形成す
る材料、厚さ、およびｎ側、ｐ側電極で挟まれる面積の
選択の自由度が大きく所望の容量Ｃexのキャパシタを実
現し、素子のサージ電圧に対する耐性が向上できる。第
１〜第６の実施の形態と同様にキャパシタの静電容量Ｃ
exが素子のｐｎ接合に固有な静電容量Ｃｉに付加される
ことにより、素子全体の静電容量が増加し、瞬間的な電
圧印加に対して電流の応答が緩やかになり、電流を原因
とする金属のマイグレションや欠陥の増殖による素子の
特性劣化が抑制できる。付加的な容量部Ｃoxを形成する
絶縁膜１０６として、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，Ｂ
ＳＴＯ，ＰＺＴ等の高誘電体、強誘電体を用いれば絶縁
膜の厚さを厚く保ったまま、より大きなＣexが得られ、
サージ耐圧はさらに向上する。
チップ型半導体レーザは、付加的な容量部（キャパシ
タ）Ｃexの大面積化が容易で、大容量のキャパシタが担
保できる利点がある。すなわち、絶縁膜１０６を形成す
る材料、厚さ、およびｎ側、ｐ側電極で挟まれる面積の
選択の自由度が大きく所望の容量Ｃexのキャパシタを実
現し、素子のサージ電圧に対する耐性が向上できる。第
１〜第６の実施の形態と同様にキャパシタの静電容量Ｃ
exが素子のｐｎ接合に固有な静電容量Ｃｉに付加される
ことにより、素子全体の静電容量が増加し、瞬間的な電
圧印加に対して電流の応答が緩やかになり、電流を原因
とする金属のマイグレションや欠陥の増殖による素子の
特性劣化が抑制できる。付加的な容量部Ｃoxを形成する
絶縁膜１０６として、Ｔａ2 Ｏ5 ，ＳＴＯ，ＢＴＯ，Ｂ
ＳＴＯ，ＰＺＴ等の高誘電体、強誘電体を用いれば絶縁
膜の厚さを厚く保ったまま、より大きなＣexが得られ、
サージ耐圧はさらに向上する。
【００６２】図９に示す構造によれば、ｎ側電極１０５
とｎ側配線１７２との接続が薄い半田ボール１６７で可
能となる（Ｕ溝の底部にのみｎ側電極１０５がある場合
には、極めて厚い半田ボールや構造体でｎ側電極１０５
とｎ側配線１７２とを接続する必要があるが、図９に示
す構造では、そのような厚い半田ボール等は不要であ
る）。さらに、半導体レーザとヒートシンクの間に隙間
ができにくく、放熱が良好である。また、本発明の第７
の実施の形態によれば、半田付けの段差が小さく、水平
方向の位置マージンが大きい（Ｕ溝の底部に半田ボール
を位置合わせする必要がない）ことからマウントが容易
であるという利点を有する。
とｎ側配線１７２との接続が薄い半田ボール１６７で可
能となる（Ｕ溝の底部にのみｎ側電極１０５がある場合
には、極めて厚い半田ボールや構造体でｎ側電極１０５
とｎ側配線１７２とを接続する必要があるが、図９に示
す構造では、そのような厚い半田ボール等は不要であ
る）。さらに、半導体レーザとヒートシンクの間に隙間
ができにくく、放熱が良好である。また、本発明の第７
の実施の形態によれば、半田付けの段差が小さく、水平
方向の位置マージンが大きい（Ｕ溝の底部に半田ボール
を位置合わせする必要がない）ことからマウントが容易
であるという利点を有する。
【００６３】（第８の実施の形態）図１０は本発明の第
８の実施の形態に係り、付加的な容量部（キャパシタ）
Ｃexの他の構成例を示す。すなわち、本発明のキャパシ
タＣexは第１〜第７の実施の形態に示したように電極配
線部１０８，絶縁膜１０６，ｎ側電極１０５とのサンド
イッチ構造（平行平板型コンデンサ）、又はｐ側電極１
０８，１２８，１３７、絶縁膜１０６、ｎ側電極からの
電極配線部１０５とのサンドイッチ構造に限られるもの
ではなく、図１０（ａ）に示すように、電極配線部１０
８と、ｎ側電極１０５が形成されているｎ型半導体層１
０２とが絶縁膜１０６をはさんでなる部分を少なくとも
一部に有するような構造でも実現できる。あるいは図１
０（ｂ）に示すように電極配線部１０８の一部がｎ型半
導体層１０２の表面の少なくとも一部に直接接合した金
属・半導体接合構造によっても同様の効果が得られる。
すなわち図１０（ｂ）はｎ型半導体層１０２の表面の異
なる場所に電極配線部１０８とｎ側電極１０５が形成さ
れた構造である。
８の実施の形態に係り、付加的な容量部（キャパシタ）
Ｃexの他の構成例を示す。すなわち、本発明のキャパシ
タＣexは第１〜第７の実施の形態に示したように電極配
線部１０８，絶縁膜１０６，ｎ側電極１０５とのサンド
イッチ構造（平行平板型コンデンサ）、又はｐ側電極１
０８，１２８，１３７、絶縁膜１０６、ｎ側電極からの
電極配線部１０５とのサンドイッチ構造に限られるもの
ではなく、図１０（ａ）に示すように、電極配線部１０
８と、ｎ側電極１０５が形成されているｎ型半導体層１
０２とが絶縁膜１０６をはさんでなる部分を少なくとも
一部に有するような構造でも実現できる。あるいは図１
０（ｂ）に示すように電極配線部１０８の一部がｎ型半
導体層１０２の表面の少なくとも一部に直接接合した金
属・半導体接合構造によっても同様の効果が得られる。
すなわち図１０（ｂ）はｎ型半導体層１０２の表面の異
なる場所に電極配線部１０８とｎ側電極１０５が形成さ
れた構造である。
【００６４】図１０（ａ）はＭＯＳ接合型のキャパシタ
であり、図１０（ｂ）は電極材料を選べば、ショットキ
ー接合型のキャパシタとなる。さらにキャパシタＣexの
値を大きくしたい場合ＤＲＡＭに用いられているような
トレンチ型キャパシタを形成すればよい。すなわち、ｎ
型半導体層１０２の内部にトレンチを形成し、このトレ
ンチ内部にキャパシタを形成すればよい。つまり本発明
の付加的な容量部（キャパシタ）は平行平板型コンデン
サに限られず、円筒形やその他の形状のものでもよいの
である。
であり、図１０（ｂ）は電極材料を選べば、ショットキ
ー接合型のキャパシタとなる。さらにキャパシタＣexの
値を大きくしたい場合ＤＲＡＭに用いられているような
トレンチ型キャパシタを形成すればよい。すなわち、ｎ
型半導体層１０２の内部にトレンチを形成し、このトレ
ンチ内部にキャパシタを形成すればよい。つまり本発明
の付加的な容量部（キャパシタ）は平行平板型コンデン
サに限られず、円筒形やその他の形状のものでもよいの
である。
【００６５】（第９の実施の形態）図１１（ａ）および
（ｂ）は本発明の第９の実施の形態に係り、付加的な容
量部Ｃexをパッケージに形成した場合である。図１１
（ａ）はリード６１の上にＬＥＤや半導体レーザ等の半
導体発光素子１が導電性接着材等でそのｎ型電極をリー
ド６１に接して固定されている。リード６２はボンディ
ングワイヤ７１により半導体発光素子１のｐ側電極と接
続されている。図１１（ａ）に示すようにｎ側リード６
１とｐ側リード６２の間に付加的な容量部Ｃexを形成す
ることによりサージ耐圧が増大する。この場合は発光素
子の構造に制限されることなく容量値Ｃexおよび耐圧を
選択できるので、発光素子の内部容量Ｃｉに対し１００
倍以上のＣexも容易に選定できる。したがって、１００
０Ｖ以上のサージ耐圧も容易に実現できる。
（ｂ）は本発明の第９の実施の形態に係り、付加的な容
量部Ｃexをパッケージに形成した場合である。図１１
（ａ）はリード６１の上にＬＥＤや半導体レーザ等の半
導体発光素子１が導電性接着材等でそのｎ型電極をリー
ド６１に接して固定されている。リード６２はボンディ
ングワイヤ７１により半導体発光素子１のｐ側電極と接
続されている。図１１（ａ）に示すようにｎ側リード６
１とｐ側リード６２の間に付加的な容量部Ｃexを形成す
ることによりサージ耐圧が増大する。この場合は発光素
子の構造に制限されることなく容量値Ｃexおよび耐圧を
選択できるので、発光素子の内部容量Ｃｉに対し１００
倍以上のＣexも容易に選定できる。したがって、１００
０Ｖ以上のサージ耐圧も容易に実現できる。
【００６６】図１１（ｂ）はアルミナ等のセラミックパ
ッケージ６６上に付加的な容量部（キャパシタ）Ｃexを
形成した場合である。図１１（ｂ）において厚さ０．１
〜０．２ｍｍの程度のＣｕ配線６８の上にＬＥＤや半導
体レーザ等の半導体発光素子１がマウントされている。
Ｃｕ配線６８はアルミナ基板６６に焼結（直接接合）さ
れその表面は５〜２０μｍ程度の厚さにＡｕメッキされ
ている。Ｃｕ配線６８には発光素子１のｎ側電極が接続
されている（本発明の第９の実施の形態においては、ｎ
側電極とｐ側電極とは同一平面側から取り出す必要はな
く、半導体発光素子の異なる主表面側から、それぞれｎ
側電極およびｐ側電極を取り出す構造であってもかまわ
ない）。発光素子１のｐ側電極はＡｕメッキされたＣｕ
配線６９とボンディングワイヤ７２により接続されてい
る。Ｃｕ配線６９はＣｕ配線６８と電気的に相互に絶縁
され、直交方向に形成されている。Ｃｕ配線６９もアル
ミニウム基板に直接接合されているが、Ｃｕ配線６８と
の直交部分はＳｉＯ2 膜２６６により絶縁されている。
Ｃｕ配線６８と６９とがリード（外部電極）を兼ねてい
る。ＳｉＯ2 膜２６６の上部は厚さ１０μｍ程度のＡｌ
膜ブリッジ２６７が形成されている。Ａｌ膜ブリッジの
代わりに他の金属薄膜を用いても良く、たとえばＡｕ膜
ブリッジ２６７としてもよい。Ａｌ膜ブリッジ２６７と
ＳｉＯ2 膜２６６とＣｕ配線６８で付加的な容量部（キ
ャパシタ）Ｃexを構成するのであるが、このキャパシタ
Ｃexの面積やＳｉＯ2 膜２６６の厚さは広い自由度で選
定できる。図１１（ｂ）に示すような構造にすることに
より半導体素子１の構造（面積）に制限されず、任意に
Ｃexの値を選定できるので、１０００Ｖ以上のサージ耐
圧が容易に実現できる。
ッケージ６６上に付加的な容量部（キャパシタ）Ｃexを
形成した場合である。図１１（ｂ）において厚さ０．１
〜０．２ｍｍの程度のＣｕ配線６８の上にＬＥＤや半導
体レーザ等の半導体発光素子１がマウントされている。
Ｃｕ配線６８はアルミナ基板６６に焼結（直接接合）さ
れその表面は５〜２０μｍ程度の厚さにＡｕメッキされ
ている。Ｃｕ配線６８には発光素子１のｎ側電極が接続
されている（本発明の第９の実施の形態においては、ｎ
側電極とｐ側電極とは同一平面側から取り出す必要はな
く、半導体発光素子の異なる主表面側から、それぞれｎ
側電極およびｐ側電極を取り出す構造であってもかまわ
ない）。発光素子１のｐ側電極はＡｕメッキされたＣｕ
配線６９とボンディングワイヤ７２により接続されてい
る。Ｃｕ配線６９はＣｕ配線６８と電気的に相互に絶縁
され、直交方向に形成されている。Ｃｕ配線６９もアル
ミニウム基板に直接接合されているが、Ｃｕ配線６８と
の直交部分はＳｉＯ2 膜２６６により絶縁されている。
Ｃｕ配線６８と６９とがリード（外部電極）を兼ねてい
る。ＳｉＯ2 膜２６６の上部は厚さ１０μｍ程度のＡｌ
膜ブリッジ２６７が形成されている。Ａｌ膜ブリッジの
代わりに他の金属薄膜を用いても良く、たとえばＡｕ膜
ブリッジ２６７としてもよい。Ａｌ膜ブリッジ２６７と
ＳｉＯ2 膜２６６とＣｕ配線６８で付加的な容量部（キ
ャパシタ）Ｃexを構成するのであるが、このキャパシタ
Ｃexの面積やＳｉＯ2 膜２６６の厚さは広い自由度で選
定できる。図１１（ｂ）に示すような構造にすることに
より半導体素子１の構造（面積）に制限されず、任意に
Ｃexの値を選定できるので、１０００Ｖ以上のサージ耐
圧が容易に実現できる。
【００６７】また、図１１（ａ）および（ｂ）の構造は
リードないしＣｕ配線の数を増し、発光素子のｎ側電極
に対してもボンディングワイヤを接続できるようにすれ
ば、発光素子のｐ側電極、ｎ側電極が同一平面側にある
構造に対しても適用できる。したがって、本発明の第９
の実施の形態はｐ側電極、ｎ側電極の配置に無関係に適
用できる。つまり第９の実施の形態は適用できる発光素
子の範囲が極めて広く、かつサージ耐圧も高い特徴を有
する。
リードないしＣｕ配線の数を増し、発光素子のｎ側電極
に対してもボンディングワイヤを接続できるようにすれ
ば、発光素子のｐ側電極、ｎ側電極が同一平面側にある
構造に対しても適用できる。したがって、本発明の第９
の実施の形態はｐ側電極、ｎ側電極の配置に無関係に適
用できる。つまり第９の実施の形態は適用できる発光素
子の範囲が極めて広く、かつサージ耐圧も高い特徴を有
する。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
瞬時の電圧（サージ）印加における素子劣化を起こしに
くくすることが可能となり、信頼性の高い発光素子を提
供することができる。
瞬時の電圧（サージ）印加における素子劣化を起こしに
くくすることが可能となり、信頼性の高い発光素子を提
供することができる。
【図１】本発明の基本原理を説明するための等価回路で
ある。
ある。
【図２】本発明の第１の実施の形態に係る短波長ＬＥＤ
の構造を示す図である。
の構造を示す図である。
【図３】容量値Ｃexとサージ耐圧との関係を示す図であ
る。
る。
【図４】本発明の第２の実施の形態に係る多層反射膜を
有するＬＥＤの構造を示す図である。
有するＬＥＤの構造を示す図である。
【図５】本発明の第３の実施の形態に係る半導体レーザ
の構造を示す図である。
の構造を示す図である。
【図６】本発明の第４の実施の形態に係る短波長ＬＥＤ
の構造を示す図である。
の構造を示す図である。
【図７】本発明の第５の実施の形態に係るフリップチッ
プ型短波長ＬＥＤの構造を示す図である。
プ型短波長ＬＥＤの構造を示す図である。
【図８】本発明の第６の実施の形態に係る半導体レーザ
の構造を示す図である。
の構造を示す図である。
【図９】本発明の第７の実施の形態に係るフリップチッ
プ型半導体レーザの構造を示す図である。
プ型半導体レーザの構造を示す図である。
【図１０】本発明の第８の実施の形態に係る付加的な容
量部（キャパシタ）Ｃexの構造の例を示す図である。
量部（キャパシタ）Ｃexの構造の例を示す図である。
【図１１】本発明の第９の実施の形態に係るパッケージ
に付加的な容量部（キャパシタ）Ｃexを配置した場合の
構造図である。
に付加的な容量部（キャパシタ）Ｃexを配置した場合の
構造図である。
【図１２】従来の青色ＬＥＤの構造を示す図である。
１ 半導体発光素子 ２ キャパシタ ６１，６２ リード ６６ アルミナ基板 ６８，６９ Ｃｕ配線（リード） ７１，７２，７３，７４，７８，７９ ボンディングワ
イヤ １０１ サファイア基板 １０２ ｎ型クラッド層 １０３ 活性層 １０４，１２６ ｐ型クラッド層 １０５ ｎ側電極（第１の電極） １０６，２６６ 絶縁膜 １０７ ｐ側電極（第２の電極：透光性電極） １０８ 電極配線部（台座電極） １１２ ｎ型層 １１４ ｐ型層 １１８ 台座電極 １２４ ｐ+ コンタクト層 １２５ 電流ブロック層 １２８ ｐ側電極パッド １３２ バッファ層 １３３ ｎ型コンタクト層 １３４ キャップ層 １３５ ｐ型コンタクト層 １３７ ｐ側電極 １４３ ＭＱＷ活性層 １４６ 絶縁膜 １６１，１６２ ボール １６６，１６７ 突起物（半田ボール） １７１ ｐ側配線（第２の配線） １７２ ｎ側配線（第１の配線） １７３ 配線基板 １７４ ヒートシンク ２０１ 半導体基板 ２０２ 多層反射膜 ２６７ Ａｌ膜ブリッジ
イヤ １０１ サファイア基板 １０２ ｎ型クラッド層 １０３ 活性層 １０４，１２６ ｐ型クラッド層 １０５ ｎ側電極（第１の電極） １０６，２６６ 絶縁膜 １０７ ｐ側電極（第２の電極：透光性電極） １０８ 電極配線部（台座電極） １１２ ｎ型層 １１４ ｐ型層 １１８ 台座電極 １２４ ｐ+ コンタクト層 １２５ 電流ブロック層 １２８ ｐ側電極パッド １３２ バッファ層 １３３ ｎ型コンタクト層 １３４ キャップ層 １３５ ｐ型コンタクト層 １３７ ｐ側電極 １４３ ＭＱＷ活性層 １４６ 絶縁膜 １６１，１６２ ボール １６６，１６７ 突起物（半田ボール） １７１ ｐ側配線（第２の配線） １７２ ｎ側配線（第１の配線） １７３ 配線基板 １７４ ヒートシンク ２０１ 半導体基板 ２０２ 多層反射膜 ２６７ Ａｌ膜ブリッジ
Claims (16)
- 【請求項１】 ｐ側電極とｎ側電極とを具備する半導体
発光素子であって、該ｐ側電極とｎ側電極との間に付加
的な容量部を構成したことを特徴とする半導体発光素
子。 - 【請求項２】 前記付加的な容量部の容量値は、前記半
導体発光素子に内在する固有容量値と同程度もしくはそ
れ以上の値であることを特徴とする請求項１記載の半導
体発光素子。 - 【請求項３】 前記付加的な容量部は前記ｐ側電極もし
くは前記ｎ側電極のいずれか一方の上に形成されている
ことを特徴とする請求項１記載の半導体発光素子。 - 【請求項４】 前記付加的な容量部はパッケージのリー
ド間に形成されていることを特徴とする請求項１記載の
半導体発光素子。 - 【請求項５】 前記ｐ型電極とｎ側電極とは同一平面側
に位置することを特徴とする請求項１記載の半導体発光
素子。 - 【請求項６】 所定の基板上に形成された第１導電型の
第１の半導体層と、該第１の半導体層の上部に形成され
た第２導電型の第２の半導体層と、該第２の半導体層を
貫通して第１の半導体層に達する溝部と、該溝部の底部
に露出した第１の半導体層に接して形成された第１の電
極と、該第２の半導体層の上部に形成された第２の電極
とから少なくとも構成される半導体発光素子であって、 該第１の電極と該第２の電極の間に付加的な容量部が形
成されたこと特徴とする半導体発光素子。 - 【請求項７】 前記付加的な容量部は、前記第１の電極
と、前記第１の電極の上に形成された絶縁膜と、前記第
２の電極から延長形成された電極配線部とにより構成さ
れていることを特徴とする請求項６記載の半導体発光素
子。 - 【請求項８】 前記付加的な容量部は、前記第１の電極
と、前記第１の半導体層の上部で前記第１の電極とは異
なる位置に前記第１の半導体層に接して形成された絶縁
膜と、該絶縁膜の上部に前記第２の電極から延長形成さ
れた電極配線部と、前記第１の半導体層とにより構成さ
れることを特徴とする請求項６記載の半導体発光素子。 - 【請求項９】 前記付加的な容量部は、前記第１の電極
と、前記第１の半導体層の上部で前記第１の電極とは異
なる位置に前記第１の半導体層に接するように前記第２
の電極から延長形成された電極配線部と、前記第１の半
導体層とから構成されることを特徴とする請求項６記載
の半導体発光素子。 - 【請求項１０】 前記第２の電極は透光性の電極であ
り、前記第２の電極から延長形成された電極配線部は前
記透光性の電極から光が取り出せるように配置され、前
記第２の電極と電気的に接続されていることを特徴とす
る請求項７，８，９のいずれかに記載の半導体発光素
子。 - 【請求項１１】 前記付加的な容量部は前記第２の電極
と、前記第２の電極の上に形成された絶縁膜と、前記第
１の電極から延長形成された電極配線部とにより構成さ
れていることを特徴とする請求項６記載の半導体発光素
子。 - 【請求項１２】 前記絶縁性基板はサファイア基板であ
ることを特徴とする請求項６又は１１記載の半導体発光
素子。 - 【請求項１３】 前記第１および第２の電極は所定の配
線基板もしくはヒートシンク上に形成された第１および
第２の配線と突起物を介してそれぞれ接続され、前記サ
ファイア基板側から光を取り出すことを特徴とする請求
項１２記載の半導体発光素子。 - 【請求項１４】 前記第１の半導体層を第１のクラッド
層、前記第２の半導体層を第２のクラッド層とし、該第
１および第２のクラッド層の間に該第１および第２のク
ラッド層よりも禁制帯幅の小さい半導体からなる活性層
をさらに形成したことを特徴とする請求項６記載の半導
体発光素子。 - 【請求項１５】 前記第１および第２の半導体層は窒化
ガリウム系化合物半導体であることを特徴とする請求項
６記載の半導体発光素子。 - 【請求項１６】 次の各工程からなる半導体発光素子の
製造方法。 （イ）絶縁性基板上に第１導電型の第１の半導体層、活
性層、第２導電型の第２の半導体層を少なくとも含む積
層体を連続成長する工程 （ロ）該第２の半導体層および該活性層を貫通して該第
１の半導体層に達する溝部を形成する工程 （ハ）該溝部の底部に、該第１の半導体層と接して第１
の電極を形成する工程、 （ニ）該第２の半導体層の上部に第２の電極を形成する
工程 （ホ）該第１の電極の上部及び該溝部の側壁部に絶縁膜
を形成する工程 （ヘ）該第２の電極から、該第１の電極の上部の絶縁膜
に達する電極配線部を形成する工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24432297A JP3447527B2 (ja) | 1996-09-09 | 1997-09-09 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-238070 | 1996-09-09 | ||
| JP23807096 | 1996-09-09 | ||
| JP24432297A JP3447527B2 (ja) | 1996-09-09 | 1997-09-09 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135519A true JPH10135519A (ja) | 1998-05-22 |
| JP3447527B2 JP3447527B2 (ja) | 2003-09-16 |
Family
ID=26533516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24432297A Expired - Lifetime JP3447527B2 (ja) | 1996-09-09 | 1997-09-09 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447527B2 (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256602A (ja) * | 1997-03-12 | 1998-09-25 | Sharp Corp | 半導体発光素子 |
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US6097040A (en) * | 1997-07-23 | 2000-08-01 | Sharp Kabushiki Kaisha | Semiconductor light emitting device that prevents current flow in a portion thereof directly under an electrode wire bonding pad |
| WO2002103813A1 (fr) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| EP1344255A1 (en) * | 2000-12-22 | 2003-09-17 | Axt, Inc. | Improved light emitting diode |
| JP2004296539A (ja) * | 2003-03-25 | 2004-10-21 | Sumitomo Electric Ind Ltd | 半導体レーザ素子及び半導体光集積素子 |
| US6936859B1 (en) | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| JP2005302747A (ja) * | 2004-03-29 | 2005-10-27 | Stanley Electric Co Ltd | 半導体発光素子 |
| JP2006066863A (ja) * | 2004-02-02 | 2006-03-09 | Sanken Electric Co Ltd | 半導体発光素子と保護素子との複合半導体装置 |
| JP2006108698A (ja) * | 2004-10-06 | 2006-04-20 | Lumileds Lighting Us Llc | フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー |
| US7173311B2 (en) | 2004-02-02 | 2007-02-06 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device with a built-in overvoltage protector |
| WO2007117035A1 (ja) * | 2006-04-12 | 2007-10-18 | Rohm Co., Ltd. | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
| WO2008088165A1 (en) * | 2007-01-16 | 2008-07-24 | Korea Photonics Technology Institute | Light emitting diode with high electrostatic discharge and fabrication method thereof |
| US7645689B2 (en) | 2005-01-19 | 2010-01-12 | Samsung Electro-Mechanics Co., Ltd. | Gallium nitride-based light emitting device having ESD protection capacity and method for manufacturing the same |
| KR100942713B1 (ko) | 2008-05-07 | 2010-02-16 | 주식회사 세미콘라이트 | 질화물계 발광소자 및 그 제조방법 |
| JP4644947B2 (ja) * | 2001-02-05 | 2011-03-09 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| JP2011517100A (ja) * | 2008-06-26 | 2011-05-26 | ブリッジラックス・インク | 電極面積を縮小したｌｅｄ |
| US7999282B2 (en) | 2008-10-27 | 2011-08-16 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
| KR101106139B1 (ko) * | 2011-04-04 | 2012-01-20 | 서울옵토디바이스주식회사 | 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법 |
| JP2012142639A (ja) * | 2012-04-27 | 2012-07-26 | Toshiba Corp | 半導体発光ダイオード素子及び半導体発光装置 |
| KR101239857B1 (ko) | 2007-03-07 | 2013-03-06 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| EP2333849A3 (en) * | 2009-12-14 | 2013-05-08 | Seoul Opto Device Co., Ltd. | Light emitting diode having electrode pads |
| JP2013115254A (ja) * | 2011-11-29 | 2013-06-10 | Oki Data Corp | 半導体発光装置、画像形成装置および画像表示装置 |
| US8575643B2 (en) | 2006-10-24 | 2013-11-05 | Sony Corporation | Light-emitting device |
| JP2014160854A (ja) * | 2008-02-29 | 2014-09-04 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体ボディおよびその製造方法 |
| EP2369647A3 (en) * | 2010-03-23 | 2015-02-25 | LG Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| WO2015145899A1 (ja) * | 2014-03-24 | 2015-10-01 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP2016213214A (ja) * | 2015-04-28 | 2016-12-15 | 日亜化学工業株式会社 | 発光素子 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| JP2021057515A (ja) * | 2019-10-01 | 2021-04-08 | ローム株式会社 | 半導体レーザ装置 |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101861632B1 (ko) * | 2011-06-02 | 2018-05-28 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
-
1997
- 1997-09-09 JP JP24432297A patent/JP3447527B2/ja not_active Expired - Lifetime
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256602A (ja) * | 1997-03-12 | 1998-09-25 | Sharp Corp | 半導体発光素子 |
| US6097040A (en) * | 1997-07-23 | 2000-08-01 | Sharp Kabushiki Kaisha | Semiconductor light emitting device that prevents current flow in a portion thereof directly under an electrode wire bonding pad |
| JP2000036619A (ja) * | 1998-05-13 | 2000-02-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| US7109529B2 (en) | 1998-05-13 | 2006-09-19 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| US6936859B1 (en) | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
| EP1344255A4 (en) * | 2000-12-22 | 2006-08-30 | Dalian Luming Science & Tech | IMPROVED LUMINAIRE DIODE |
| EP1344255A1 (en) * | 2000-12-22 | 2003-09-17 | Axt, Inc. | Improved light emitting diode |
| JP4644947B2 (ja) * | 2001-02-05 | 2011-03-09 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| WO2002103813A1 (fr) * | 2001-06-15 | 2002-12-27 | Nichia Corporation | Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element |
| JP2004296539A (ja) * | 2003-03-25 | 2004-10-21 | Sumitomo Electric Ind Ltd | 半導体レーザ素子及び半導体光集積素子 |
| JP2006066863A (ja) * | 2004-02-02 | 2006-03-09 | Sanken Electric Co Ltd | 半導体発光素子と保護素子との複合半導体装置 |
| US7173311B2 (en) | 2004-02-02 | 2007-02-06 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device with a built-in overvoltage protector |
| JP2005302747A (ja) * | 2004-03-29 | 2005-10-27 | Stanley Electric Co Ltd | 半導体発光素子 |
| EP1583159B1 (en) * | 2004-03-29 | 2019-01-30 | Stanley Electric Co., Ltd. | Semiconductor light emitting device capable of suppressing silver migration of reflection film made of silver |
| JP2006108698A (ja) * | 2004-10-06 | 2006-04-20 | Lumileds Lighting Us Llc | フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー |
| US7645689B2 (en) | 2005-01-19 | 2010-01-12 | Samsung Electro-Mechanics Co., Ltd. | Gallium nitride-based light emitting device having ESD protection capacity and method for manufacturing the same |
| US7786502B2 (en) | 2006-04-12 | 2010-08-31 | Rohm Co., Ltd. | Nitride semiconductor light-emitting device and method of manufacturing the same |
| WO2007117035A1 (ja) * | 2006-04-12 | 2007-10-18 | Rohm Co., Ltd. | 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 |
| JP2007294981A (ja) * | 2006-04-21 | 2007-11-08 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
| JP2014030051A (ja) * | 2006-04-21 | 2014-02-13 | Philips Lumileds Lightng Co Llc | 集積電子構成要素を有する半導体発光装置 |
| US8575643B2 (en) | 2006-10-24 | 2013-11-05 | Sony Corporation | Light-emitting device |
| JP2010516054A (ja) * | 2007-01-16 | 2010-05-13 | 韓国光技術院 | 高い静電気放電に耐性を有する発光ダイオード及びその製造方法 |
| WO2008088165A1 (en) * | 2007-01-16 | 2008-07-24 | Korea Photonics Technology Institute | Light emitting diode with high electrostatic discharge and fabrication method thereof |
| US8294167B2 (en) | 2007-01-16 | 2012-10-23 | Korea Photonics Technology Institute | Light emitting diode with high electrostatic discharge and fabrication method thereof |
| KR101239857B1 (ko) | 2007-03-07 | 2013-03-06 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| JP2014160854A (ja) * | 2008-02-29 | 2014-09-04 | Osram Opto Semiconductors Gmbh | オプトエレクトロニクス半導体ボディおよびその製造方法 |
| KR100942713B1 (ko) | 2008-05-07 | 2010-02-16 | 주식회사 세미콘라이트 | 질화물계 발광소자 및 그 제조방법 |
| JP2011517100A (ja) * | 2008-06-26 | 2011-05-26 | ブリッジラックス・インク | 電極面積を縮小したｌｅｄ |
| US7999282B2 (en) | 2008-10-27 | 2011-08-16 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
| EP2333849A3 (en) * | 2009-12-14 | 2013-05-08 | Seoul Opto Device Co., Ltd. | Light emitting diode having electrode pads |
| EP2369647A3 (en) * | 2010-03-23 | 2015-02-25 | LG Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| KR101106139B1 (ko) * | 2011-04-04 | 2012-01-20 | 서울옵토디바이스주식회사 | 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법 |
| JP2013115254A (ja) * | 2011-11-29 | 2013-06-10 | Oki Data Corp | 半導体発光装置、画像形成装置および画像表示装置 |
| JP2012142639A (ja) * | 2012-04-27 | 2012-07-26 | Toshiba Corp | 半導体発光ダイオード素子及び半導体発光装置 |
| WO2015145899A1 (ja) * | 2014-03-24 | 2015-10-01 | シャープ株式会社 | 窒化物半導体発光素子 |
| JPWO2015145899A1 (ja) * | 2014-03-24 | 2017-04-13 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP2016213214A (ja) * | 2015-04-28 | 2016-12-15 | 日亜化学工業株式会社 | 発光素子 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11862536B2 (en) | 2016-08-10 | 2024-01-02 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| JP2021057515A (ja) * | 2019-10-01 | 2021-04-08 | ローム株式会社 | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447527B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447527B2 (ja) | 半導体発光素子およびその製造方法 | |
| US5977565A (en) | Semiconductor light emitting diode having a capacitor | |
| US8541807B2 (en) | Semiconductor light emitting device and light emitting apparatus having the same | |
| US8581295B2 (en) | Semiconductor light-emitting diode | |
| US10475960B2 (en) | Light emitting device having gallium nitrade substrate | |
| US6919585B2 (en) | Light-emitting diode with silicon carbide substrate | |
| US20030209720A1 (en) | Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element | |
| KR101007139B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20140066481A (ko) | 전류 분산 효과가 우수한 발광소자 및 그 제조 방법 | |
| US8053792B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| EP3073538B1 (en) | Red light emitting device and lighting system | |
| US7095041B2 (en) | High-efficiency light emitting diode | |
| KR102164087B1 (ko) | 발광소자 및 이를 구비한 발광소자 패키지 | |
| US11811001B2 (en) | Forming method of flip-chip light emitting diode structure | |
| KR100631842B1 (ko) | 질화물 반도체 발광소자 | |
| JP2000049376A (ja) | 発光素子 | |
| US10510926B2 (en) | Ultraviolet light emitting diode and light emitting diode package | |
| KR100631970B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
| KR101700792B1 (ko) | 발광 소자 | |
| KR102445539B1 (ko) | 발광소자 및 조명장치 | |
| KR102234117B1 (ko) | 발광소자 및 조명시스템 | |
| KR102199997B1 (ko) | 발광소자 및 발광 소자 패키지 | |
| KR101204430B1 (ko) | 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지 | |
| KR102034710B1 (ko) | 발광 소자 | |
| KR101148190B1 (ko) | 리세스들을 가지는 발광 다이오드 및 발광 다이오드 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |