KR100940337B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100940337B1 KR100940337B1 KR1020090071968A KR20090071968A KR100940337B1 KR 100940337 B1 KR100940337 B1 KR 100940337B1 KR 1020090071968 A KR1020090071968 A KR 1020090071968A KR 20090071968 A KR20090071968 A KR 20090071968A KR 100940337 B1 KR100940337 B1 KR 100940337B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- reaction chamber
- film
- semiconductor substrate
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 88
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 10
- 238000010926 purge Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910002651 NO3 Inorganic materials 0.000 claims 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 239000010949 copper Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 2
- 229910021360 copper silicide Inorganic materials 0.000 description 2
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 동일 챔버에서 다수의 공정을 연속적으로 실시하되, 제 1 소오스가 유입되어 제 1 공정을 실시하는 동안 제 2 소오스를 점차적으로 증가시켜 유입하여 제 1 공정이 종료되기 이전 또는 종료되는 시점부터 제 2 공정이 시작된다.
본 발명에 의하면, 제 1 공정이 완전히 종료되기 이전에 제 2 공정을 실시함으로써 공정 단계의 변화에 대하여 반응 챔버의 변화를 최소화하면서 공정을 수행할 수 있다. 따라서, 플라즈마, 온도, 압력 및 반응 가스의 변화 등에 의한 공정 데미지 및 파티클에 의한 데미지를 최소화할 수 있고, 증착 막의 초기 막질을 개선할 수 있어 하부 막과의 접착 특성을 향상시킬 수 있다.
다마신, 인시투, 식각, 증착, 동시, 연속
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다마신(damascene) 공정에서 자연 산화막 제거 공정부터 식각 정지막 증착 공정을 인시투(insitu)로 연속적으로 실시하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 고속화 및 고집적화에 따라 근래에는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 또한, 신호 지연(RC Signal Delay)을 감소시키기 위하여 배선 재료로 구리를 이용하고, 절연층 재료로 유전 상수(k)가 낮은 물질을 이용하고 있다. 그리고, 디자인 룰(Design Rule) 감소에 따른 금속 패터닝(metal patterning)의 어려움 등으로 인하여 배선 형성 공정에서 금속 식각 및 절연층 갭 충전 공정을 실시하지 않는 다마신(Damascene) 공정이 개발되었다.
다마신 공정은 구리 등을 이용한 하부 배선이 형성된 기판 상에 식각 정지막 및 층간 절연막을 형성한 후 층간 절연막 및 식각 정지막의 소정 영역을 식각하여 홀 또는 트렌치를 형성하고, 홀 또는 트렌치에 금속층을 매립하여 금속 배선을 형 성하는 공정이다. 이때, 식각 정지막을 형성하기 이전에 하부 배선 상에는 자연 사화막이 형성되는데, 이는 배선의 저항을 높이는 역할을 하기 때문에 식각 정지막을 형성하기 이전에 제거해야 한다. 또한, 배선의 특성을 향상시키기 위해 자연 산화막을 제거한 후 하부 배선 상에 실리사이드막을 형성하고 식각 정지막을 형성하기도 한다.
그런데, 자연 산화막 제거 공정, 실리사이드막 형성 공정 및 식각 정지막 형성 공정은 주로 다른 공정 챔버를 이용하여 실시한다. 따라서, 공정 시간이 오래 소요되고 장비 효용성도 떨어지게 되므로 생산성이 저하된다. 또한, 플라즈마의 이용, 온도, 압력 및 공정 가스의 변화 등에 의해 소정의 구조가 형성된 반도체 기판이 플라즈마 데미지 및 파티클(particle) 등에 취약할 수 있다. 뿐만 아니라, 식각 정지막의 경우 증착 초기의 막질이 하부 막과의 접착 특성이 저하되어 식각 정지막이 들뜨는 문제점이 발생될 수 있다.
본 발명은 이전 공정의 소오스가 유입되는 동안 다음 공정의 소오스를 점차적으로 증가시키면서 유입하여 동일 챔버에서 다수의 공정을 연속적으로 실시하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 제 1 소오스를 유입하는 동안 제 2 소오스를 점차적으로 증가시켜 유입하여 다마신 공정에서 자연 산화막 제거 공정부터 식각 정지막 증착 공정을 인시투로 연속적으로 실시하는 반도체 소자의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 반도체 소자의 제조 방법은 동일 챔버에서 다수의 공정을 연속적으로 실시하되, 제 1 소오스가 유입되어 제 1 공정을 실시하는 동안 제 2 소오스를 점차적으로 증가시켜 유입하여 제 1 공정이 종료되기 이전 또는 종료되는 시점부터 제 2 공정이 시작된다.
본 발명의 다른 양태에 따른 반도체 소자의 제조 방법은 반응 챔버에 반도체 기판을 로딩하는 단계; 상기 반도체 기판 상의 자연 산화막을 제거하기 위해 상기 반응 챔버에 제 1 소오스를 유입하는 단계; 및 상기 자연 산화막이 완전히 제거되기 이전 또는 완전히 제거되는 시점부터 상기 반응 챔버에 제 2 소오스를 점차적으로 증가시켜 유입하여 상기 반도체 기판 상에 박막을 형성하는 단계를 포함한다.
상기 제 1 및 제 2 소오스는 플라즈마를 이용하여 여기시킨다.
상기 박막은 상부로 갈수록 상기 제 2 소오스의 농도가 증가하여 형성된다.
상기 제 2 소오스는 점차적으로 증가시켜 유입하거나 설정된 시간 후 일정한 양으로 유입한다.
본 발명의 또다른 양태에 따른 반도체 소자의 제조 방법은 반응 챔버에 반도체 기판을 로딩하는 단계; 상기 반도체 기판 상의 자연 산화막을 제거하기 위해 상기 반응 챔버에 제 1 소오스를 유입하는 단계; 상기 제 1 소오스를 유입한 후 상기 자연 산화막이 완전히 제거되기 이전부터 상기 반응 챔버에 퍼지 가스를 점차적으로 증가시켜 유입하는 단계; 상기 제 1 소오스 및 퍼지 가스의 유입을 중단시키고 상기 반응 챔버에 제 2 소오스를 유입하여 상기 반도체 기판에 실리사이드막을 형성하는 단계; 및 상기 제 2 소오스의 유입과 동시에 상기 제 1 소오스를 점차적으로 증가시켜 유입하여 상기 실리사이드막을 질화시키는 동시에 박막을 형성하는 단계를 포함한다.
상기 자연 산화막 제거 및 박막 형성은 플라즈마를 인가하여 실시하고, 상기 실리사이드막 형성은 플라즈마를 인가하지 않고 실시한다.
본 발명은 이전 공정의 소오스가 유입되는 동안 다음 공정의 소오스를 점차적으로 증가시키면서 유입하여 동일 챔버에서 다수의 공정을 연속적으로 실시하는 반도체 소자의 제조 방법을 제공한다. 즉, 제 1 소오스의 분위기를 유지하여 제 1 공정을 실시하는 동안 제 2 소오스를 점차적으로 증가시켜 유입하여 제 1 공정이 종료되기 이전부터 제 2 공정이 시작되도록 한다.
본 발명에 의하면, 제 1 공정이 완전히 종료되기 이전에 제 2 공정을 실시함으로써 공정 단계의 변화에 대하여 반응 챔버의 변화를 최소화하면서 공정을 수행할 수 있다. 따라서, 플라즈마, 온도, 압력 및 반응 가스의 변화 등에 의한 공정 데미지 및 파티클에 의한 데미지를 최소화할 수 있다. 또한, 증착 막의 초기 막질을 개선할 수 있어 하부 막과의 접착 특성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 반응 장치의 개 략 단면도로서, 플라즈마를 이용하여 식각 및 증착을 동시에 실시하는 반응 장치의 개략 단면도이다.
도 1을 참조하면, 본 발명에 이용되는 반응 장치는 내부에 반응 공간이 마련된 반응 챔버(100)와, 반응 챔버(100) 내부의 하측에 마련되어 기판(10)을 지지하는 기판 지지대(110)와, 기판 지지대(110)와 대향하는 반응 챔버(100) 내부의 상측에 마련되어 반응 소오스를 분사하는 샤워헤드(120)와, 샤워헤드(120)에 제 1 소오스를 공급하는 제 1 소오스 공급부(130)와, 샤워헤드(120)에 제 2 소오스를 공급하는 제 2 소오스 공급부(140)와, 샤워헤드(120)로부터 분사된 제 1 및 제 2 소오스를 여기시키기 위한 플라즈마 발생부(150)를 포함한다.
반응 챔버(100)는 소정의 반응 영역을 마련하고, 이를 기밀하게 유지시킨다. 반응 챔버(100)는 대략 원형의 평면부 및 평면부로부터 상향 연장된 측벽부를 포함하여 소정의 공간을 가지는 반응부와, 대략 원형으로 반응부 상에 위치하여 반응 챔버(100)를 기밀하게 유지하는 덮개를 포함할 수 있다. 물론, 반응부 및 덮개는 원형 이외에 다양한 형상으로 제작될 수 있는데, 예를들어 기판(10) 형상에 대응하는 형상으로 제작될 수 있다.
기판 지지대(110)는 반응 챔버(100)의 하부에 마련되며, 샤워 헤드(120)와 대향하는 위치에 설치된다. 기판 지지대(110)는 반응 챔버(100) 내로 유입된 기판(10)이 안착될 수 있도록 예를들어 정전척 등이 마련될 수 있다. 또한, 기판 지지대(110)는 대략 원형으로 마련될 수 있으나, 기판(10) 형상과 대응되는 형상으로 마련될 수 있으며, 기판(10)보다 크게 제작될 수 있다. 기판 지지대(110) 하부에는 기판 지지대(110)를 승하강 이동시키는 기판 승강기(111)가 마련된다. 기판 승강기(111)는 기판 지지대(110) 상에 기판(10)이 안착되면 기판 지지대(110)를 샤워헤드(120)와 근접하도록 이동시킨다. 또한, 기판 지지대(110) 내부에는 히터(미도시)가 장착된다. 히터는 소정 온도로 발열하여 기판(10)을 가열함으로써 제 1 및 제 2 소오스를 이용하는 공정, 예를들어 자연 산화막 제거, 실리사이드막 형성 및 식각 정지막 증착이 기판(10) 상에 용이하게 증착되도록 한다. 한편, 기판 지지대(110) 내부에는 히터 이외에 냉각관(미도시)이 더 마련될 수 있다. 냉각관은 기판 지지대(110) 내부에 냉매가 순환되도록 함으로써 냉열이 기판 지지대(110)를 통해 기판(10)에 전달되어 기판(10)의 온도를 원하는 온도로 제어할 수 있다.
샤워헤드(120)는 반응 챔버(100) 내의 상부에 기판 지지대(110)와 대향하는 위치에 설치되며, 제 1 및 제 2 소오스를 반응 챔버(100)의 하측으로 분사한다. 샤워헤드(120)는 상부가 제 1 소오스 공급부(130) 및 제 2 소오스 공급부(140)와 연결되고, 하부는 기판(10)에 제 1 및 제 2 소오스를 분사하기 위한 복수의 분사홀(122)이 형성된다. 샤워헤드(120)는 대략 원형으로 제작되지만, 기판(10) 형상으로 제작될 수도 있다. 또한, 샤워헤드(120)는 기판 지지대(110)와 동일 크기로 제작될 수 있다.
제 1 소오스 공급부(130)는 샤워헤드(120)의 상부와 연결되어 제 1 소오스를 샤워헤드(120)에 공급하는 제 1 소오스 공급관(132)과, 제 1 소오스를 저장하는 제 1 소오스 저장부(134)를 포함한다. 제 1 소오스 저장부(134)는 자연 산화막을 제거하고, 예를들어 실리콘 질화막(SiN) 등의 식각 정지막을 형성하기 위한 소오스, 예 를들어 NH3 등의 질소 소오스를 저장한다. 또한, 제 1 소오스 저장부(134)는 자연 산화막을 제거하기 위해 H2 소오스를 저장할 수 있다. 따라서, 제 1 소오스 저장부(134)는 NH3 소오스 및 H2 소오스를 구분하여 저장할 수도 있다. 제 1 소오스 저장부(134)에 저장된 제 1 소오스는 제 1 소오스 공급관(132)을 통해 샤워헤드(120)에 공급된다. 또한, 제 1 소오스 저장부(134)와 제 1 소오스 공급관(134) 사이에는 제 1 소오스의 공급 및 공급량을 제어할 수 있도록 밸브(미도시) 등이 설치된다.
제 2 소오스 공급부(140)는 샤워헤드(120)의 상부와 연결되어 제 2 소오스를 샤워헤드(120)에 공급하는 제 2 소오스 공급관(142)과, 제 2 소오스를 저장하는 제 2 소오스 저장부(144)를 포함한다. 제 2 소오스 저장부(144)는 예를들어 실리콘 질화막 등의 식각 정지막을 형성하고, 실리사이드막을 형성하기 위한 소오스, 예를들어 SiH4 등의 실리콘 소오스를 저장한다. 제 2 소오스 저장부(144)에 저장된 제 2 소오스는 제 2 소오스 공급관(142)을 통해 샤워헤드(120)에 공급된다. 또한, 제 2 소오스 저장부(144)와 제 2 소오스 공급관(142) 사이에는 제 2 소오스의 공급 및 공급량을 제어할 수 있도록 밸브(미도시) 등이 설치된다.
플라즈마 발생부(150)는 제 1 및 제 2 소오스의 적어도 어느 하나를 여기시키기 위해 설치한다. 플라즈마 발생부(150)는 반응 챔버(100)의 상부 및 측부의 적어도 어느 하나에 설치될 수 있는 플라즈마 발생 코일(152)과, 플라즈마 발생 코일(152)에 소정의 전원을 공급하는 전원 공급부(154)를 포함한다. 여기서, 플라즈마 발생 코일(152)이 반응 챔버(100)의 상부 및 측부에 동시에 설치되는 경우 이들 플라즈마 발생 코일(152)는 병렬 연결될 수 있다. 또한, 반응 챔버(100)의 상부에 설치된 플라즈마 발생 코일(152)은 샤워헤드(120)로부터 분사되는 제 1 및 제 2 소오스를 완전하게 이온화하기 위해 외경이 샤워헤드(120)보다 크게 설치되는 것이 바람직하다. 따라서, 전원 공급부(154)로부터 소정 전원이 플라즈마 발생 코일(152)에 인가되면, 플라즈마 발생 코일(152)로부터 자기장이 발생되어 제 1 및 제 2 소오스를 여기시키게 된다.
또한, 도시되지 않았지만, 반응 챔버(100) 내의 압력을 조절하기 위한 진공 펌프(미도시)와, 반응 챔버(100) 내의 미반응 가스를 배출하기 위한 배출구(미도시) 및 퍼지 가스를 공급하기 위한 퍼지 가스 공급부(미도시) 등이 더 마련될 수 있다.
도 2 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2를 참조하면, 소정의 구조가 형성된 반도체 기판(200)을 반응 챔버(100)에 로딩한다. 반도체 기판(200) 상에는 예를들어 트랜지스터, 메모리 셀 등의 개별 소자가 형성되고, 구리 등을 이용하여 하부 배선(210)이 형성된다. 그런데, 하부 배선(210) 형성 후 반도체 기판(200)의 이송 등에 의해 하부 배선(210) 상에는 자연 산화막(220)이 성장된다. 자연 산화막(220)은 하부 배선(210)이 구리로 형성되는 경우 구리 산화막(CuO)으로 형성된다. 하부 배선(210)이 형성된 반도체 기판(200)이 반응 챔버(100) 내로 로딩되면 반도체 기판(200)이 기판 지지대(110) 상 에 안착되고, 기판 승강기(111)가 상부로 승강하여 기판 지지대(110)와 샤워헤드(120) 사이의 간격을 소정 간격으로 유지하도록 한다.
도 3을 참조하면, 기판 지지대(110) 내의 히터(미도시)를 이용하여 기판(10)이 소정 온도, 예를들어 400℃∼550℃의 온도를 유지하고, 진공 펌프(미도시) 등을 이용하여 반응 챔버(100) 내의 압력이 예를들어 진공 상태를 유지하도록 한다. 그리고, 제 1 소오스 공급부(130)로부터 NH3 등의 제 1 소오스를 샤워헤드(120)에 공급하는 동시에 플라즈마 발생부(150)에 의해 예를들어 850W의 전력을 인가하여 13.56㎒의 고주파를 발생시키고, 이를 이용하여 플라즈마가 발생되도록 한다. 즉, 제 1 소오스 공급부(130)로부터 제 1 소오스를 예를들어 300∼5000sccm의 양으로 유입한다. 제 1 소오스가 유입되고 플라즈마가 발생되면 예를들어 10초∼20초 후에 자연 산화막(220)이 제거된다. 자연 산화막(220)은 두께 및 제 1 소오스의 공급량에 따라 제거되는 시간이 조절될 수 있고, 예를들어 20초보다 빠르거나 늦게 자연 산화막(220)이 제거될 수 있다.
도 4를 참조하면, 제 1 소오스가 유입되고 설정된 시간 후, 즉 자연 산화막(220)이 제거되었을 정도의 시간 후, 예를들어 제 1 소오스가 유입되고 10초∼20초 정도의 시간 후부터 제 2 소오스 공급부(130)로부터 제 2 소오스를 시간이 지날수록 점차 증가하는 양으로 공급한다. 이때, 플라즈마 발생부(150)에 의해 예를들어 200W의 전력을 인가하여 13.56㎒의 고주파를 발생시키고, 이를 인가하여 플라즈마가 발생되도록 한다. 또한, 제 1 소오스는 예를들어 300∼5000sccm의 유입량을 그대로 유지한다. 즉, 제 2 소오스는 예를들어 10초마다 5∼10sccm 정도로 점차적으로 유입량이 증가하도록 공급된다. 이러한 제 2 소오스의 공급에 의해 반도체 기판(200) 상에는 실리콘 질화막(SiN)의 식각 정지막(230)이 증착되기 시작한다. 그런데, 최초 증착되는 식각 정지막(230)은 실리콘의 농도가 적은 실리콘 질화막으로 형성된다.
도 5를 참조하면, 제 1 소오스의 유입량을 유지하고, 제 2 소오스의 유입량을 지속적으로 증가시켜 반도체 기판(200) 상에 실리콘 질화막의 식각 정지막(230)을 형성한다. 예를들어 제 2 소오스의 유입량이 최종적으로 50∼300sccm 정도가 되도록 인가한다. 이때, 플라즈마 발생부(150)에 의해 예를들어 200W의 전력을 인가하여 13.56㎒의 고주파를 발생시키고, 이를 인가하여 플라즈마가 발생되도록 한다. 그런데, 실리콘 질화막은 제 2 소오스의 공급량이 점차 증가하면서 유입되기 때문에 하부로부터 상부로 막질이 변화되면서 형성된다. 즉, 식각 정지막(230)은 상부로 갈수록 실리콘의 농도가 높아지도록 형성된다. 구체적으로 반도체 기판(200)과 접하는 부분은 실리콘의 농도가 낮고, 상부로 갈수록 실리콘의 농도가 높아지는 식각 정지막(230)이 형성된다. 이때, 제 2 소오스는 식각 정지막(230)이 설정된 두께로 형성될 때까지 유입량을 증가시킬 수도 있고, 유입량을 증가시키다가 유입량을 일정하게 유지할 수도 있다. 따라서, 식각 정지막(200)의 하부막과의 접착력이 향상된다.
도 6을 참조하면, 식각 정지막(230) 상부에 층간 절연막(240)을 형성한다. 층간 절연막(240)은 식각 정지막(230)과 식각률이 크게 차이나는 물질로 형성하는 것이 바람직하다. 즉, 층간 절연막(240)은 식각 정지막(230)이 실리콘 질화막으로 형성되었기 때문에 산화막 계열의 물질로 형성한다. 또한, 층간 절연막(240)은 유전율이 낮은 물질로 형성하는 것이 바람직하다. 이러한 층간 절연막(240)은 다공성 실리콘 산화막, PSG(phosphorous silicate glass)막, BPSG(boron phosphorous silicate glass)막, USG(undoped silicate glass)막, FSG(fluorine doped silicate glass)막, SiOC막, HDP(high density plasma)막, PE-TEOS(plasma enhanced-tetra ethyl ortho silicate)막 또는 SOG(spin on glass)막과 같은 유전율이 낮은 물질로 형성하는 것이 바람직하다. 한편, 층간 절연막(240)은 상기 반응 챔버(100)와 다른 반응 챔버를 이용하여 형성할 수 있다. 즉, 상기 반응 챔버(100)로부터 식각 정지막(230)이 형성된 반도체 기판(200)을 언로딩한 후 타 반응 챔버에 로딩하여 층간 절연막(240)을 형성한다.
도 7 내지 도 11은 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 여기서, 본 발명의 일 실시 예의 설명과 중복되는 설명은 생략하겠다.
도 7을 참조하면, 구리 등을 이용하여 하부 배선(210)이 형성된 반도체 기판(200)을 반응 챔버(100)에 로딩한다. 하부 배선(210) 상에는 자연 산화막(220)이 성장되어 있다. 반도체 기판(200)이 반응 챔버(100) 내로 로딩되면 반도체 기판(200)이 기판 지지대(110) 상에 안착되고, 기판 승강기(111)가 상부로 승강하여 기판 지지대(110)와 샤워헤드(120) 사이의 간격을 소정 간격으로 유지하도록 한다.
도 8을 참조하면, 기판 지지대(110) 내의 히터를 이용하여 기판(10)이 소정 온도를 유지하고, 반응 챔버(100) 내의 압력이 예를들어 진공 상태를 유지하도록 한다. 그리고, 제 1 소오스 공급부(130)로부터 NH3 등의 제 1 소오스를 샤워헤드(120)에 공급하는 동시에 플라즈마 발생부(150)에 의해 예를들어 850W의 전력으로 13.56㎒의 고주파를 발생시키고, 이를 인가하여 플라즈마가 발생되도록 한다. 이때, 제 1 소오스의 공급과 동시에 또는 자연 산화막(220)이 제거되는 정도의 시간 후부터 헬륨(He) 등이 퍼지 가스를 점차적으로 증가시켜 유입한다. 즉, 제 1 소오스 공급부(130)로부터 제 1 소오스를 예를들어 300∼5000sccm의 양으로 유입하고, 퍼지 가스를 예를들어 100sccm의 공급량으로부터 점차적으로 증가시켜 유입한다. 이렇게 제 1 소오스가 유입되고 플라즈마가 발생되면 예를들어 10초∼20초 후에 자연 산화막(220)이 제거된다. 또한, 자연 산화막(220)의 제거와 동시에 제 1 소오스가 퍼지된다.
도 9를 참조하면, 플라즈마 발생부(150)의 동작을 중지하여 플라즈마가 발생되지 않도록 하고, 제 2 소오스 공급부(140)로부터 SiH4 등의 제 2 소오스를 샤워헤드(120)에 공급한다. 이에 따라 하부 배선(210) 상에는 실리사이드막(250)이 형성된다. 실리사이드막(250)은 하부 배선(210)이 구리로 이루어져 있으므로 구리 실리사이드(CuSix)로 형성된다. 이때, 제 2 소오스의 공급과 동시 또는 소정 시간 후에 제 1 소오스 공급부(130)로부터 제 1 소오스, 예를들어 NH3를 점차적으로 증가하는 양으로 공급한다.
도 10을 참조하면, 제 2 소오스의 공급량을 그대로 유지하고, 제 1 소오스의 공급량을 점차적으로 증가시키면서 소정 시간 후에 플라즈마 발생부(150)의 동작을 재개하여 플라즈마가 발생되도록 한다. 예를들어, 플라즈마 발생부(150)에 의해 200W의 전력으로 13.56㎒의 고주파를 발생시키고, 이를 인가하여 플라즈마가 발생되도록 한다. 이렇게 하면 제 2 소오스, 예를들어 NH3에 의해 실리사이드막(250)이 구리 실리콘 질화막(CuSiN)(260)으로 변화된다. 이와 동시에 반도체 기판(200) 상에는 실리콘 질화막(SiN)의 식각 정지막(230)이 증착되기 시작한다. 그런데, 최초 증착되는 식각 정지막(230)은 실리콘의 농도가 적은 실리콘 질화막으로 형성된다.
도 11을 참조하면, 제 1 소오스의 유입량을 유지하고, 제 2 소오스의 유입량을 지속적으로 증가시켜 반도체 기판(200) 상에 실리콘 질화막의 식각 정지막(230)을 형성한다. 그런데, 실리콘 질화막은 제 2 소오스의 공급량이 점차 증가하면서 유입되기 때문에 하부로부터 상부로 막질이 변화되면서 형성된다. 즉, 식각 정지막(230)은 상부로 갈수록 실리콘의 농도가 높아지도록 형성된다. 구체적으로 반도체 기판(200)과 접하는 부분은 실리콘의 농도가 낮고, 상부로 갈수록 실리콘의 농도가 높아지는 식각 정지막(230)이 형성된다. 이때, 제 2 소오스는 식각 정지막(230)이 설정된 두께로 형성될 때까지 유입량을 증가시킬 수도 있고, 유입량을 증가시키다가 유입량을 일정하게 유지할 수도 있다.
도 12를 참조하면, 식각 정지막(230) 상부에 층간 절연막(240)을 형성한다. 층간 절연막(240)은 식각 정지막(230)과 식각률이 크게 차이나는 물질로 형성하는 것이 바람직하다. 즉, 층간 절연막(240)은 식각 정지막(230)이 실리콘 질화막으로 형성되었기 때문에 산화막 계열의 물질로 형성한다. 또한, 층간 절연막(240)은 유전율이 낮은 물질로 형성하는 것이 바람직하다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. 예를들어 다마신 공정 이외에 식각 정지막을 이용하는 반도체 소자의 제조 공정에 본 발명이 적용될 수 있다.
도 1은 본 발명에 이용되는 반응 장치의 개략 단면도.
도 2 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 7 내지 도 12는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판 210 : 하부 배선
220 : 자연 산화막 230 : 식각 정지막
240 : 층간 절연막 250 : 구리 실리사이드막
260 : 구리 실리콘 질화막
Claims (7)
- 삭제
- 상부에 자연 산화막이 성장된 반도체 기판을 반응 챔버에 로딩하는 단계;상기 반응 챔버에 질소 소오스를 유입하여 상기 반도체 기판 상의 자연 산화막을 식각하여 제거하는 단계; 및상기 질소 소오스의 유입을 유지하고, 상기 자연 산화막이 완전히 제거되기 이전 또는 완전히 제거되는 시점부터 상기 반응 챔버에 실리콘 소오스를 점차적으로 증가시켜 유입하여 상기 반도체 기판 상에 실리콘 질화막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 질소 소오스 및 실리콘 소오스는 플라즈마를 이용하여 여기시키는 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 실리콘 질화막은 상부로 갈수록 상기 실리콘 소오스의 농도가 증가하여 형성되는 반도체 소자의 제조 방법.
- 제 2 항에 있어서, 상기 실리콘 소오스는 점차적으로 증가시켜 유입하거나 설정된 시간 후 일정한 양으로 유입하는 반도체 소자의 제조 방법.
- 반응 챔버에 반도체 기판을 로딩하는 단계;상기 반도체 기판 상의 자연 산화막을 제거하기 위해 상기 반응 챔버에 제 1 소오스를 유입하는 단계;상기 제 1 소오스를 유입한 후 상기 자연 산화막이 완전히 제거되기 이전부터 상기 반응 챔버에 퍼지 가스를 점차적으로 증가시켜 유입하는 단계;상기 제 1 소오스 및 퍼지 가스의 유입을 중단시키고 상기 반응 챔버에 제 2 소오스를 유입하여 상기 반도체 기판에 실리사이드막을 형성하는 단계; 및상기 제 2 소오스의 유입과 동시에 상기 제 1 소오스를 점차적으로 증가시켜 유입하여 상기 실리사이드막을 질화시키는 동시에 박막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서, 상기 자연 산화막 제거 및 박막 형성은 플라즈마를 인가하여 실시하고, 상기 실리사이드막 형성은 플라즈마를 인가하지 않고 실시하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090071968A KR100940337B1 (ko) | 2009-08-05 | 2009-08-05 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090071968A KR100940337B1 (ko) | 2009-08-05 | 2009-08-05 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100940337B1 true KR100940337B1 (ko) | 2010-02-04 |
Family
ID=42083008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090071968A KR100940337B1 (ko) | 2009-08-05 | 2009-08-05 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100940337B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187314A (ja) | 1997-09-02 | 1999-03-30 | Matsushita Electron Corp | 半導体装置の製造装置および製造方法 |
| JP2004139925A (ja) | 2002-10-21 | 2004-05-13 | Sony Corp | 有機電界発光素子の製造方法およびそれに用いるプラズマ処理装置 |
| KR20040091958A (ko) * | 2003-04-23 | 2004-11-03 | 삼성전자주식회사 | 반도체 장치에서 인시튜로 다층 박막을 형성하는 방법 및이를 수행하기 위한 장치 |
-
2009
- 2009-08-05 KR KR1020090071968A patent/KR100940337B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187314A (ja) | 1997-09-02 | 1999-03-30 | Matsushita Electron Corp | 半導体装置の製造装置および製造方法 |
| JP2004139925A (ja) | 2002-10-21 | 2004-05-13 | Sony Corp | 有機電界発光素子の製造方法およびそれに用いるプラズマ処理装置 |
| KR20040091958A (ko) * | 2003-04-23 | 2004-11-03 | 삼성전자주식회사 | 반도체 장치에서 인시튜로 다층 박막을 형성하는 방법 및이를 수행하기 위한 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837286B2 (en) | Systems and methods for selectively etching tungsten in a downstream reactor | |
| US20050054198A1 (en) | Apparatus of chemical vapor deposition | |
| TWI774688B (zh) | 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法 | |
| US9640409B1 (en) | Self-limited planarization of hardmask | |
| KR102521089B1 (ko) | Finfet 디바이스들을 형성하기 위한 초고 선택적 나이트라이드 에칭 | |
| KR101752075B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 | |
| US10256107B2 (en) | Substrate processing method | |
| US20150079799A1 (en) | Method for stabilizing an interface post etch to minimize queue time issues before next processing step | |
| JP7176106B2 (ja) | 誘電体材料の堆積方法 | |
| JP4633348B2 (ja) | 積層構造体の形成方法及び絶縁膜の集積方法 | |
| JP7374308B2 (ja) | 誘電体材料を堆積する方法及び装置 | |
| KR100953736B1 (ko) | 증착 장치 및 반도체 소자의 제조 방법 | |
| US10224235B2 (en) | Systems and methods for creating airgap seals using atomic layer deposition and high density plasma chemical vapor deposition | |
| CN100552891C (zh) | 双镶嵌应用中底部抗反射涂层的两步蚀刻 | |
| KR100937945B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101030997B1 (ko) | 증착 장치 및 이를 이용한 갭필 방법 | |
| US10497567B2 (en) | Method of enhanced selectivity of hard mask using plasma treatments | |
| JP6752976B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JPWO2007125836A1 (ja) | Ｔｉ膜の成膜方法 | |
| KR100940337B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111146064A (zh) | 基底处理方法 | |
| JP7047117B2 (ja) | 半導体装置の製造方法、基板処理装置及び記録媒体 | |
| JP2015501551A (ja) | 薄膜の製造方法 | |
| US20060051973A1 (en) | Method for forming IMD films | |
| US20160329213A1 (en) | Highly selective deposition of amorphous carbon as a metal diffusion barrier layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131206 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151209 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161205 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171204 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181211 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191210 Year of fee payment: 11 |