KR100934791B1 - 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법 - Google Patents

전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법 Download PDF

Info

Publication number
KR100934791B1
KR100934791B1 KR1020070103370A KR20070103370A KR100934791B1 KR 100934791 B1 KR100934791 B1 KR 100934791B1 KR 1020070103370 A KR1020070103370 A KR 1020070103370A KR 20070103370 A KR20070103370 A KR 20070103370A KR 100934791 B1 KR100934791 B1 KR 100934791B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
polysilicon layer
current
forming
Prior art date
Application number
KR1020070103370A
Other languages
English (en)
Other versions
KR20090038082A (ko
Inventor
홍지호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070103370A priority Critical patent/KR100934791B1/ko
Priority to US12/249,088 priority patent/US20090098670A1/en
Publication of KR20090038082A publication Critical patent/KR20090038082A/ko
Application granted granted Critical
Publication of KR100934791B1 publication Critical patent/KR100934791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

실시예에 의한 반도체 소자의 전류특성 측정방법은 기판에 소자분리영역 및 웰영역이 형성되는 단계; 상기 소자분리영역 사이에 각각 P+영역 및 N+영역이 형성되는 단계; 상기 N+영역, P+영역 중 하나의 액티브 영역 위에 폴리실리콘층이 형성되는 단계; 및 상기 폴리실리콘층이 형성되지 않은 나머지 액티브 영역에 측정장비 프로브가 연결되고, 상기 폴리실리콘층에 전원 단자가 연결되는 단계를 포함한다.
실시예에 의하면, 반도체 소자의 액티브 영역에 발생되는 스트레스의 영향, 가령 포화 전류, 누설 전류의 양 등을 정확하게 신속하게 파악할 수 있으므로 반도체 소자의 프로파일을 효율적으로 설계할 수 있는 효과가 있다. 따라서 반도체 소자의 개발 기간을 단축시킬 수 있다.
반도체 소자, 누설 전류, 구동 전류, TEG, 전류특성 측정

Description

전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성 측정 방법{Semiconductor device for monitoring current character and monitoring method of current character of semiconductor}
실시예는 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성 측정 방법에 관하여 개시한다.
반도체 소자의 고집적화가 진행됨에 따라 성능 구현이 점차 어려워지고 있는데, 가령 모스 트랜지스터의 경우 게이트/소스/드레인 전극 등의 사이즈가 축소되므로 채널 길이 역시 축소된다. 이렇게 채널 길이가 축소되면 SCE(Short Channel Effect), RSCE(Reverse Short Channel Effect) 등이 발생되며 트랜지스터의 문턱전압 조절이 매우 어려워진다.
또한, 고집적화된 반도체 소자의 사이즈에 비하여 구동 전압은 상대적으로 높으므로, 소스에서 주입된 전자가 드레인의 전위 변동(potential gradient) 상태로 인하여 심하게 가속되며, 드레인 근처에서 핫 캐리어(hot carrier)가 발생된다.
이처럼 액티브 영역의 축소화로 인한 스트레스 현상은 반도체 소자를 설계하거나 단위 공정 조건을 결정할 때 우선적으로 고려되어야 할 요인이다.
누설 전류(leakage current)의 경우, 설계 단계에서부터 결정되는 액티브 영역의 폭 및 단위 공정의 특성을 조절함으로써 제어가능한데, 특히 전압 비인가(standby) 상태 및 동작(operation) 상태에서 최소 누설 전류를 요구하는 저전력(low power) 소자 제품 군에 있어서는 상기 요인이 매우 중요하게 인식된다.
이에 따라 반도체 소자 또는 TEG(Test Element Group)의 설계 시, 최적의 누설 전류가 발생되는 액티브 영역의 폭 및 단위 공정 조건의 영향을 정확하게 파악하고 이를 설계에 반영해야 할 필요성이 있다.
도 1은 반도체 소자의 누설 전류를 측정하는 형태를 예시한 상면도이고, 도 2는 반도체 소자의 누설 전류를 측정하는 형태를 예시한 측단면도이다.
도 1 및 도 2를 참조하면, 반도체 소자는 P-웰(well)(10)에 소자분리영역(11)에 의하여 이격된 P+영역(20), N+영역(30)을 포함하고, P+영역(20) 및 N+영역(30)을 각각 상측의 P전극(24) 및 N전극(34)과 연결하는 메탈 라인(22, 32), 메탈 라인(22, 32)이 형성된 절연층(40)을 포함하여 구성된다.
이와 같은 반도체 소자는 액티브 영역(20, 30)과 P-웰(10) 영역 사이의 누설 전류를 측정하기 위한 TEG로서, 액티브 영역(20, 30)이 형성된 기판 위에 절연층(40), 메탈 라인(22, 32)을 형성하고, P전극(24) 및 N전극(34)를 형성한 후에 전기적 측정이 가능하다.
즉, 전극(24, 34)이 형성된 후, P전극(24)에는 P-웰(10)로 누설되는 전류량을 측정하기 프로브(A)가 연결되고, N전극(34)에는 전원(Vcc; B)이 연결됨으로써 누설 전류의 측정이 시행될 수 있다.
이렇게 누설 전류량을 체크함에 따라 최적의 액티브 영역 폭과 단위 공정 조건을 알아낼 수 있다.
그러나, 종래의 방법에 의하면, 메탈 라인(22, 32), 전극(24, 34)과 같은 금속층 형성 공정을 이중으로 처리하는 등 공정이 까다롭고, 측정 시간이 많이 소요된다.
이는 특정의 효과를 고려한 측정 방식이 아닌, 관습적 측정 방식으로서, 액티브 영역의 스트레스 영향을 신속하고 정확하게 모니터링할 수 있는 새로운 측정 방식의 연구가 필요한 시점이다.
실시예는 반도체 소자의 집적화에 따라서 액티브 영역에 발생되는 스트레스의 영향을 신속하고 정확하게 측정할 수 있고, 측정을 위한 부가적인 공정을 필요로 하지 않으며, 공정이 완료되기 전의 중간 단계에서 측정을 수행할 수 있는 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성 측정 방법을 제공한다.
실시예에 의한 전류특성 측정용 반도체 소자는 기판에 형성된 웰 영역; 상기 웰 영역의 기판 상측에 형성된 P+영역 및 N+영역; 상기 P+영역 및 상기 N+영역을 분리시키는 소자분리영역; 및 상기 N+영역 또는 P+영역 위에 형성된 폴리실리콘층을 포함한다.
실시예에 의한 반도체 소자의 전류특성 측정방법은 기판에 소자분리영역 및 웰영역이 형성되는 단계; 상기 소자분리영역 사이에 각각 P+영역 및 N+영역이 형성되는 단계; 상기 N+영역, P+영역 중 하나의 액티브 영역 위에 폴리실리콘층이 형성되는 단계; 및 상기 폴리실리콘층이 형성되지 않은 나머지 액티브 영역에 측정장비 프로브가 연결되고, 상기 폴리실리콘층에 전원 단자가 연결되는 단계를 포함한다.
실시예에 의하면, 다음과 같은 효과가 있다.
첫째, 반도체 소자의 액티브 영역에 발생되는 스트레스의 영향, 가령 구동 전류, 누설 전류의 양 등의 전류 특성을 정확하게 신속하게 파악할 수 있으므로 반 도체 소자의 프로파일을 효율적으로 설계할 수 있는 효과가 있다. 따라서 반도체 소자의 개발 기간을 단축시킬 수 있다.
둘째, 별도의 부가적인 공정을 처리할 필요없이 중간 단계의 반도체 공정에서 액티브 영역에 발생되는 스트레스의 영향을 파악할 수 있으므로, 공정을 신속하게 진행할 수 있다. 따라서, 공정을 단순화하고 소요 시간 및 비용을 절감할 수 있으므로 반도체 소자의 생산 수율을 향상시킬 수 있는 효과가 있다.
첨부한 도면을 참조하여 실시예에 따른 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성 측정 방법에 대하여 상세히 설명하는데, 설명의 편의를 위하여 실시예에 따른 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성 측정 방법을 함께 설명하기로 한다.
도 3은 실시예에 의한 전류특성 측정용 반도체 소자의 형태를 도시한 상면도이고, 도 4는 실시에에 의한 전류특성 측정용 반도체 소자의 형태를 도시한 측단면도이다.
도 3 및 도 4를 참조하면, 실시예에 의한 전류특성 측정용 반도체 소자는 기판(도시되지 않음) 상에 형성된 P-웰(Well)(100), P-웰(100)이 형성된 기판 상측에 형성된 P+영역(120), N+영역(130), 액티브 영역(120, 130) 사이를 전기적으로 분리하는 소자분리영역(110), N+영역(130) 위에 형성된 폴리실리콘층(140)을 포함하여 구성된다.
이하, 실시예에 의한 전류특성 측정용 반도체 소자의 형성 방법 및 측정 방 법에 대하여 설명한다.
반도체 기판, 예를 들어 단결정 실리콘 기판에 형성될 액티브 영역(120, 130) 사이를 전기적으로 절연시키기 위하여 소자분리영역(110)을 형성한다.
상기 소자분리영역(110)은 아이솔레이션(Isolation) 공정, 예를 들어 STI(Shallow Trench Isolation) 공정을 이용하여 기판의 필드 영역에 산화막과 같은 절연막으로 형성될 수 있다.
이후, P+형 이온 주입 공정을 진행하여 P-웰(100) 영역을 형성한다.
도면에 도시되지 않았으나, 상기 소자분리막(110)이 형성된 후 문턱전압(VT)의 조절을 위한 이온주입, 펀치 스루(punch through)를 방지하기 위한 이온주입, 채널 스토퍼(channel stopper) 형성을 위한 이온주입 등을 추가로 진행할 수 있다.
이어서, 상기 소자분리영역(110)을 이온주입 마스크로 이용하여 기판의 액티브 영역에 P+영역(120)과 N+영역(130)을 형성한다.
가령, P+영역(120)을 형성하기 위하여, 상기 P-웰(100)이 형성된 기판의 상측에 P형 불순물, 예를 들어 보론(B) 이온을 3~20 KeV의 이온주입 에너지와, 1×1015~ 5×1015 ions/cm2의 이온주입 농도로 이온주입시킨다.
참고로, N-웰을 형성하는 경우에는, 가령 아세나이드(As) 이온을 이온주입시킬 수 있으며, 웰 영역을 형성하기 위하여 감광막 패턴과 같은 이온주입 마스킹층을 이용할 수도 있다.
액티브 영역(120, 130)이 형성되면, 액티브 영역(120, 130)과 이후 형성될 폴리실리콘층(140) 사이에 통상적으로 존재한 게이트 옥사이드를 제거하기 위하여 식각 공정을 처리한다.
상기 식각 공정을 처리하기 위하여, 포토 리소그래피 공정을 통하여 N+영역(130)이 개구된 감광막 패턴을 형성하고, 건식 식각 공정 또는 습식 식각 공정을 진행할 수 있다.
이후, 식각 공정을 위한 감광막 패턴은 제거된다.
N+영역(130) 상에 통상적으로 존재하는 게이트 옥사이드가 제거되면, 소자분리영역(110), 액티브 영역(120, 130)이 형성된 기판 위에 폴리실리콘을 도포한다.
다음으로, 포토 리소그래피 공정을 통하여 N+영역(130) 상의 폴리실리콘이 노출되도록 감광막 패턴을 형성하고, 식각 공정을 처리한다.
이때, 건식 식각 또는 습식 식각 방식 모두 사용될 수 있다.
이와 같이 하여, N+영역(130) 상에 폴리실리콘층(140)이 형성되면, 폴리실리콘층(140)에 실리사이데이션(silicidation) 공정을 처리한다.
예를 들어, 실리사이데이션된 폴리실리콘층(140)은 고융점금속의 스퍼터링 및 열처리 방식을 통하여 구현가능하여, 그 저항이 매우 낮아지므로 폴리실리콘층(140)을 패드로 이용하여 전류 특성을 측정하는데 영향을 미치지 않는다.
이와 같이 하여, 실시예에 따른 전류특성 측정용 반도체 소자가 완성되면, P+영역(120)에 측정 장비의 프로브(C)를 연결하고, 폴리실리콘층(140)에 전원(Vcc; D)을 연결하여 전류 특성을 측정한다.
실시예에 따른 전류특성 측정용 반도체 소자에 의하면, 종래와 같이 절연층 증착 공정, 컨택트 형성 공정, 메탈 라인 형성 공정 등을 진행할 필요없이, P+영역(120)을 측정 장비용 패드로 사용하고, 폴리실리콘층(140)을 전원 패드로 사용함으로써 신속하고 정확하게 전류 특성을 측정할 수 있다.
따라서, 공정을 단순화하고, 단시간 내에 측정을 반복할 수 있으며, 최적의 액티브 영역의 폭, 공정 조건 등을 용이하게 찾아낼 수 있다.
실시예에 따른 전류특성 측정용 반도체 소자를 이용하여 측정을 수행한 결과를 설명하면 다음과 같다.
도 5는 실시예에 의한 누설 전류 측정용 반도체 소자를 이용하여 액티브 영역과 구동 전류 사이의 관계를 측정한 그래프이고, 도 6은 실시예에 의한 누설 전류 측정용 반도체 소자를 이용하여 액티브 영역과 누설 전류 사이의 관계를 측정한 그래프이다.
측정을 수행하는데 있어서, 90nm 기술급 nMOS를 대상으로 하였고, 동작전압을 일정하게 유지하였다. 또한, 액티브 영역의 폭을 0.12 μm, 0.6 μm, 10 μm의 세가지 형태로 조정하였고, 이에 따른 누설 전류와 동작 전류를 측정하였다.
도 5의 그래프에서, X축은 액티브 영역의 폭을 나타내고, Y축은 구동 전류(μA/μm)을 나타낸다.
또한, 도 6의 그래프에서, X축은 액티브 영역의 폭을 나타내고, Y축은 누설 전류(pA/μm)를 나타낸다.
도 5 및 도 6을 참조하면, 액티브 영역의 폭이 가장 작은 0.12μm인 경우, 누설 전류 및 구동 전류의 산포가 함께 증가하는 것을 확인할 수 있으며, 이는 반 도체 소자의 프로파일이 최소화될수록 액티브 영역이 전기적 스트레스로 인한 영향을 많이 받는 것으로 해석될 수 있다.
이와 같이, 실시예에 의한 전류특성 측정용 반도체 소자에 의하면 액티브 영역의 미세폭에 따라 전류특성을 정교하게 측정할 수 있으며, 반도체 소자의 집적화가 급격히 진행되는 상황에서, 전류특성을 정교하게 측정하는 것은 설계상 매우 중요하다고 볼 수 있다.
또 다른 측정 결과를 예시하면 다음의 표 1과 같다.
액티브 영역(μm2) 누설 전류 최소 액티브 영역 (μm2)
N+영역 대 P-웰 P+영역 대 N-웰
0.49 0.14(pA/μm2) 0.08(pA/μm2) 0.06
0.042 0.61(mA/μm2) 0.57(mA/μm2)
상기 표 1은 액티브 영역의 넓이가 변화됨에 따라 액티브 영역과 웰 영역 사이의 누설 전류를 측정한 것이다.
상기 표 1을 참조하면, 두 종류의 액티브 영역이 기재되어 있는데, 여기서 액티브 영역은 웰 영역과의 결합 영역과 동일한 의미이다.
상기 표 1에서 알 수 있듯이, 액티브 영역의 넓이가 90 nm 로직 공정의 디자인 룰에서 명시된 최소 영역인 0.06 μm2보다 작은 경우, 즉, 액티브 영역의 넓이가 0.042 μm2인 경우, 0.49 μm2인 경우보다 N+영역, P+영역 모두에서 누설 전류가 크게 발생됨을 알 수 있다.
실시예에 의한 전류특성 측정용 반도체 소자 및 그 측정 방법에 의하면, 액티브 영역의 폭 뿐만 아니라 넓이 측면에서도 전류 특성을 정교하게 측정할 수 있음을 알 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 반도체 소자의 누설 전류를 측정하는 형태를 예시한 상면도.
도 2는 반도체 소자의 누설 전류를 측정하는 형태를 예시한 측단면도.
도 3은 실시예에 의한 누설 전류 측정용 반도체 소자의 형태를 도시한 상면도.
도 4는 실시에에 의한 누설 전류 측정용 반도체 소자의 형태를 도시한 측단면도.
도 5는 실시예에 의한 누설 전류 측정용 반도체 소자를 이용하여 액티브 영역과 구동 전류 사이의 관계를 측정한 그래프.
도 6은 실시예에 의한 누설 전류 측정용 반도체 소자를 이용하여 액티브 영역과 누설 전류 사이의 관계를 측정한 그래프.

Claims (8)

  1. 기판에 소자분리영역 및 웰영역이 형성되는 단계;
    상기 소자분리영역 사이에 각각 P+영역 및 N+영역이 형성되는 단계;
    상기 P+영역 및 상기 N+영역의 액티브 영역이 형성되는 과정에서 자연발생된 게이트 옥사이드가 제거되는 단계;
    상기 N+영역, P+영역 중 하나의 액티브 영역 위에 폴리실리콘층이 형성되는 단계; 및
    상기 폴리실리콘층이 형성되지 않은 나머지 액티브 영역에 측정장비 프로브가 연결되고, 상기 폴리실리콘층에 전원 단자가 연결되는 단계를 포함하는 반도체 소자의 전류특성 측정 방법.
  2. 기판에 소자분리영역 및 웰영역이 형성되는 단계;
    상기 소자분리영역 사이에 각각 P+영역 및 N+영역이 형성되는 단계;
    상기 N+영역, P+영역 중 하나의 액티브 영역 위에 폴리실리콘층이 형성되는 단계;
    상기 폴리실리콘층이 실리사이데이션(silicidation)처리되는 단계; 및
    상기 폴리실리콘층이 형성되지 않은 나머지 액티브 영역에 측정장비 프로브가 연결되고, 상기 폴리실리콘층에 전원 단자가 연결되는 단계를 포함하는 반도체 소자의 전류특성 측정 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 웰영역은 P-웰이고,
    상기 폴리실리콘층은 상기 N+영역 위에 형성되는 것을 특징으로 하는 반도체 소자의 전류특성 측정 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 게이트 옥사이드를 제거하는 단계는
    습식 식각 공정 또는 건식 식각 공정을 통하여 상기 N+영역, P+영역 중 하나의 액티브 영역 표면을 식각함으로써 상기 게이트 옥사이드가 제거되는 것을 특징으로 하는 반도체 소자의 전류특성 측정 방법.
  7. 삭제
  8. 제6항에 있어서, 상기 습식 식각 공정 또는 건식 식각 공정은
    포토리소그래피 공정을 통하여 상기 N+영역, P+영역 중 하나의 액티브 영역에 개구가 형성된 감광막 패턴이 형성된 후 처리되는 것을 특징으로 하는 반도체 소자의 전류특성 측정 방법.
KR1020070103370A 2007-10-15 2007-10-15 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법 KR100934791B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070103370A KR100934791B1 (ko) 2007-10-15 2007-10-15 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법
US12/249,088 US20090098670A1 (en) 2007-10-15 2008-10-10 Semiconductor device for monitoring current characteristic and monitoring method for current characteristic of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103370A KR100934791B1 (ko) 2007-10-15 2007-10-15 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법

Publications (2)

Publication Number Publication Date
KR20090038082A KR20090038082A (ko) 2009-04-20
KR100934791B1 true KR100934791B1 (ko) 2009-12-31

Family

ID=40534630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103370A KR100934791B1 (ko) 2007-10-15 2007-10-15 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법

Country Status (2)

Country Link
US (1) US20090098670A1 (ko)
KR (1) KR100934791B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094361B (zh) * 2011-11-03 2015-12-09 上海华虹宏力半导体制造有限公司 一种SiGe HBT工艺中的PIS电容器及其制造方法
CN103872021B (zh) * 2014-03-24 2016-08-17 上海华力微电子有限公司 用于wat测试的半导体结构
CN108878402B (zh) * 2017-05-09 2020-09-29 中芯国际集成电路制造(上海)有限公司 半导体测试结构及晶体管漏电的测试方法
KR20240025816A (ko) 2022-08-19 2024-02-27 주식회사 에이티이솔루션 다양한 범위의 전압 또는 전류 측정이 가능한 반도체 소자 시험장치 및 그 측정방법
KR20240025817A (ko) 2022-08-19 2024-02-27 주식회사 에이티이솔루션 채널확장이 가능한 반도체 소자 시험장치 및 그 채널 확장방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239270A (en) 1992-02-24 1993-08-24 National Semiconductor Corporation Wafer level reliability contact test structure and method
US6441396B1 (en) * 2000-10-24 2002-08-27 International Business Machines Corporation In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer
KR20030059381A (ko) * 2001-12-29 2003-07-10 동부전자 주식회사 반도체 장치의 정션 누설전류 측정용 테스트 구조 제조방법
KR20050071141A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 접합누설전류 측정 패턴의제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4171695B2 (ja) * 2003-11-06 2008-10-22 株式会社東芝 半導体装置
US7132683B1 (en) * 2004-05-05 2006-11-07 Advanced Micro Devices, Inc. Dual purpose test structure for gate-body current measurement in PD/SOI and for direct extraction of physical gate length in scaled CMOS technologies
US7253114B2 (en) * 2005-03-16 2007-08-07 Taiwan Semiconductor Manufacturing Company Self-aligned method for defining a semiconductor gate oxide in high voltage device area
US7372104B2 (en) * 2005-12-12 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage CMOS devices
US7939348B2 (en) * 2007-08-28 2011-05-10 Chartered Semiconductor Manufacturing, Ltd. E-beam inspection structure for leakage analysis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239270A (en) 1992-02-24 1993-08-24 National Semiconductor Corporation Wafer level reliability contact test structure and method
US6441396B1 (en) * 2000-10-24 2002-08-27 International Business Machines Corporation In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer
KR20030059381A (ko) * 2001-12-29 2003-07-10 동부전자 주식회사 반도체 장치의 정션 누설전류 측정용 테스트 구조 제조방법
KR20050071141A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 접합누설전류 측정 패턴의제조방법

Also Published As

Publication number Publication date
US20090098670A1 (en) 2009-04-16
KR20090038082A (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
JP4287501B2 (ja) 半導体装置
US6521469B1 (en) Line monitoring of negative bias temperature instabilities by hole injection methods
US6803285B2 (en) Method of fabricating dual threshold voltage n-channel and p-channel mosfets with a single extra masked implant operation
KR100934791B1 (ko) 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법
CN101577266A (zh) 监视半导体晶片加工时等离子体引起的损伤
TWI223434B (en) Semiconductor integrated circuit device and its manufacturing method
US7375371B2 (en) Structure and method for thermally stressing or testing a semiconductor device
US8063439B2 (en) Semiconductor device and fabrication method thereof
US6348382B1 (en) Integration process to increase high voltage breakdown performance
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
CN107346786B (zh) Ggnmos晶体管、多指ggnmos器件及电路
CN108695320B (zh) 半导体pcm结构及其制作方法
US20160005734A1 (en) Integrated circuit product comprised of multiple p-type semiconductor devices with different threshold voltages
US8519480B2 (en) Electrostatic discharge protection device
US6150185A (en) Methods of manufacturing and testing integrated circuit field effect transistors using scanning electron microscope to detect undesired conductive material
KR20020041758A (ko) 반도체 장치 및 그 제조 방법
US6955931B1 (en) Method for detecting silicide encroachment of a gate electrode in a semiconductor arrangement
US6187639B1 (en) Method to prevent gate oxide damage by post poly definition implantation
JP2000164665A (ja) 半導体集積回路装置及びその製造方法
CN108417536B (zh) 半导体结构及其形成方法、工作方法
US9589854B2 (en) Alignment monitoring structure and alignment monitoring method for semiconductor devices
JP2005109455A (ja) 半導体装置の製造方法
JP2001160623A (ja) 半導体装置とその製造方法
JP4880890B2 (ja) 半導体装置の製造方法
TWI705550B (zh) 具有 esd保護元件的半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee