KR100932535B1 - 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 - Google Patents

임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100932535B1
KR100932535B1 KR1020070122021A KR20070122021A KR100932535B1 KR 100932535 B1 KR100932535 B1 KR 100932535B1 KR 1020070122021 A KR1020070122021 A KR 1020070122021A KR 20070122021 A KR20070122021 A KR 20070122021A KR 100932535 B1 KR100932535 B1 KR 100932535B1
Authority
KR
South Korea
Prior art keywords
circuit board
copper foil
printed circuit
resistive paste
embedded
Prior art date
Application number
KR1020070122021A
Other languages
English (en)
Other versions
KR20090055215A (ko
Inventor
오춘환
정창보
박정권
고영산
이종태
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020070122021A priority Critical patent/KR100932535B1/ko
Publication of KR20090055215A publication Critical patent/KR20090055215A/ko
Application granted granted Critical
Publication of KR100932535B1 publication Critical patent/KR100932535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

임베디드 인쇄회로기판 제조방법에 있어서,
(a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와, (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와, (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph oto sensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와, (d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더레지스트를 도포하고 노광, 현상 및 건조시키는 단계와, (e) 상기 (d)단계에서 건조 시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 이루어지는 임베디드 저항이 포함된 인쇄회로기판 제조방법.
임베디드, 저항, 인쇄회로기판, 저항성 페이스트 인쇄, ENIG

Description

임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD HAVING EMBEDDED RESISTOR ANDFABRICATING METHOD THEREFORE}
본 발명은 B2IT공법을 활용하여 절연층 내에 임베디드 저항이 포함된 인쇄회로기판을 제조할 수 있도록 하여 공정을 간소화할 수 있는 임베디드 저항이 포함된 인쇄회로기판 제조 방법에 관한 것이다.
최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다. 이와 같은 고밀도화를 달성하기 위한 수단으로 빌드 업(build up) 방법이 알려져 있다. 빌드 업 방법은 예를 들면, 동박에칭(etching) 등에 의해 배선이 형성되는 양면 동장 유리 에폭시(glass epoxy) 등으로 되는 코어
(core) 기판의 표면에 감광성 수지를 도포한 후 노광 현상하고 비어홀(via hole)을 구비한 절연층을 형성한뒤, 그 표면에 무전해 동도금을한다. 그리고 이것을 레지스 트(regist) 도포, 에칭(etching) 및 레지스트 제거에 의하여 비어홀 도체 및 배선 회로층을 형성한다. 그리고 상기 감광성 수지에 의한 절연층의 형성과 비어홀
도체 및 배선 회로층을 형성하는 과정을 반복한 후, 드릴 등에 의하여 스루홀 (thr ough hole)을 형성하고 스루홀 내에 도금층을 형성하여 층간 배선 회로층을 접속하게 한다.
또한 종래의 인쇄회로기판에서는 프리프레그(prepreg)라고 불리는 유기 수지를 포함하는 평판의 표면에 동박 을 적층한 후, 이것을 에칭한 후 미세한 회로를 형성하고 적층한다. 그리고 마이크로 드릴을 이용하여 스루홀을 펀칭한 후 홀 내부에 도금법에 의하여 금속을 부착시켜 스루홀 도체를 형성함으로써 각 층간을 전기적으로 접속한다. 또한, 절연층에 형성한 비어홀 내부에 금속 분말을 충전하여 비어홀 도체를 형성한 후 다른 절연층을 적층하고 다층화한 배선 기판도 제안되고 있다.
상기와 같이, 금속 분말의 충전에 의해서 비어홀 도체를 형성하는 방법은 비어홀 도체의 소형화가 가능함과 동시에 임의의 위치에서 비어홀을 형성할 수 있다는 점에서 유리하다. 또한, 빌드 업 방법에 의해서 형성되는 인쇄회로기판에 의해서도 고밀도 배선이 가능하다. 그러나 인쇄회로기판에 여러 가지의 전기소자를 탑재하는 경우에는 기판의 표면에 실장할 수밖에 없기 때문에 기판의 소형화에는 한계가 있었다. 이와 같은 문제를 해결하기 위하여, 최근에는 기판을 절연체 등에 임베딩(embedding)하는 방법이 제안되고 있다. 즉, 절연체의 내부에 전자소자가 내장되는 홀을 형성한 후 전자소자를 위치시켜 충전제 등을 이용하여 고정하는 방법이 다. 이와 같은 임베딩 공정에 의하면, 전기소자가 기판 표면에 실장되는 것이 아니라 기판의 내부에 임베딩되기 때문에 기판의 소형화 및 고밀도화가 가능할 뿐만 아니라 기판의 고성능화 또한 가능하다.
도 1은 종래기술에 따른 임베디드 저항이 포함된 인쇄회로기판의 단면도이 다.
상기 도 1에서 도시된 바와 같이 종래의 임베디드 저항을 구비하는 인쇄회로기판의 제조방법은, 기재의 표면에는 회로 형성 공정에 의해 한 쌍의 동박(1)이 형성되어 있는데, 이와 같은 전극은 추후의 공정에 의해 저항성 페이스트(2)에 의해 연결된다. 그리고 상기 기재의 표면에 표면 처리용 도금레지스트를 적층한다. 상기 도금레지스트는 추후 저항성 페이스트(2)와 연결되는 동박(1)의 일부분에, 표면 처리층(7,7')을 형성하기 위해 적층되며, 추후 제거된다. 상기 표면 처리층 (7,7')은 저항성 페이스트(2)의 도포에 의해 동(copper) 등으로 이루어지는 동박(1)이 쉽게 부식되는 것을 방지한다.
스크린 인쇄(scre en printing) 등에 의해 저항성 페이스트(2)를 도포하여 한 쌍의 전극이 저항성 페이스트(2)에 의해 연결되도록 한다. 그리고 원하는 저항값을 갖도록 하기위하여, 저항성 페이스트(2)를 레이저 등에 의해 일부 제거한다. 이와 같은 방법에 의해 제작된 임베디드저항(imbedded resistor)을 갖는 인쇄회로 기판은 절연성 페이스트를 도포하면 페이스트의 인쇄 편차에 의해 페이스트의 양 및 형상에 있어서 위치별로 차이가 발생하게 된다. 그리고 도포된 페이스트의 단면의 경우에도, 응력의 영향으로 인해 동일한 형태를 띄지 않게 된다. 따라서 종래의 임베디드 저항이 원하는 저항값을 갖도록 하기 위해서는 레이저트리밍(lasertrimmi ng)에 의해 저항성 페이스트(2)의 일부를 절개할 필요가 있었다.
또한 양 전극에 프로브(probe)를 위치시키고 전류를 흘려 저항성 페이스트 (2)의 저항값을 측정하면서 레이저를 이용하여 저항성 페이스트(2)를 일부 제거한다.
그러나 종래의 임베디드 저항을 제작하는 방법은 프로브를 이용하여 저항값을 측정하기 위해 추가 전극을 디자인해야 하기 때문에 회로 설계 등에 있어서 많은 제약이 있었다. 또한, 각각의 저항에 대해 저항값을 측정하면서 레이저 트리밍 공정을 수행해야 하기 때문에 제작에 많은 시간 및 비용이 소요될 뿐만 아니라, 레이저 트리밍으로 인해 저항성 페이스트(2)의 부착력이 떨어져서 저항의 신뢰성이 저하되었으며, 종래기술은 동박 패드상에 저항성 페이스트(2)를 코팅하기 때문에 표면이 불균일하게 되고, 저항값을 조절하기 위해 Trimming 공정을 추가할 필요가 있어 공정이 복잡해지는 문제가 있었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 안출한 것으로써, 그 목적은 B2IT 공법에서 사용하는 프레스 공정을 사용할 수 있어 신규 장비의 투자로 인한 비용을 절감할 수 있으며, B2IT 공법을 활용하여 절연층 내에 임베디드 저항이 포함된 인쇄회로기판을 제조할 수 있도록 함으로써 공정 간소화에 의한 원가를 절감할 수 있는 임베디드 저항이 포함된 인쇄회로기판 제조방법을 제공하는 데 그 목적이 있다.
또한 양면기판 및 다층기판에도 적용이 가능하며, 저항성 페이스트와 접하는 동박 패드의 크기를 조절하여 저항값을 용이하게 조절할 수 있는 임베디드 저항이 포함된 인쇄회로기판 제조방법을 제공하는데 또 다른 목적이 있다.
상기와 같은 과제를 해결하기 위해 본 발명은 (a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와, (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와, (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Photosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와, (d) 상기 (c)단계에서 상기 형성한 회로패턴의 소정부위에 솔더레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와, (e) 상기 (d)단계에서 건조 시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 과제를 해결한다.
본 발명은 B2IT 공법에서 사용하는 프레스 공정을 사용할 수 있어 신규 장비의 투자로 인한 비용을 절감할 수 있으며, B2IT 공법을 활용하여 절연층 내에 임베디드 저항이 포함된 인쇄회로기판을 제조할 수 있도록 함으로써 동박 패드상에 저항층을 적층하는 방법보다 평탄한 표면층을 구현할 수 있어 표면층에 칩을 실장하기 용이하며, 불량율을 현전히 줄일 수 있는 탁월한 효과가 있다.
또한 양면기판 및 다층기판에도 적용이 가능하며, 저항성 페이스트와 접하는 동박 패드의 위치 및 크기를 조절하여 저항값을 조절할 수 있어 외층 공정시 저항값의 정밀한 조정이 가능하며, 별도로 Trimming 공정이 필요하지 않아 공정 간소화로 인해 원가를 절감할 수 있는 탁월한 효과가 있다.
또한, 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판에서는 비휘발성 저항성 페이스트(non-solvent resistive paste)를 사용하므로 구리와 반응하는 솔벤트(Solvent)가 없기 때문에 구리 표면에 표면처리 없이 인쇄를 하여도 시간이 경과에 따라 저항값이 변하지 않으며, 휘발성 저항성 페이스트 사용보다 표면처리 공정을 없앨 수 있으며, 표면처리 하기 어려운 동박에 표면처리 없이 저항성 페이스트 인쇄가 가능한 효과가 있다.
임베디드 인쇄 회로 기판 제조방법에 있어서,
(a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와;
(b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와;
(c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph otosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와;
(d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와;
(e) 상기 (d)단계에서 건조시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 이루어진다.
상기 (a)단계에서 상기 저항성 페이스트는 비휘발성 저항성 페이스트(non-solvent resistive paste)를 사용하는 것을 특징으로 한다.
상기 (b)단계에서 다층기판의 경우 기형성된 내층 및 절연체와 저항성 페이스트가 인쇄된 동박을 적층하여 가압 및 가열한다.
상기와 같은 제조방법에 의해 임베디드 저항이 포함된 인쇄회로기판을 제조 할 수 있는 것을 특징으로 한다.
상기 (a)단계에서 상기 저항성 페이스트는 비휘발성 저항성 페이스트(non-solvent resistive paste)를 사용한다.
상기 (b)단계에서 다층기판의 경우 기형성된 내층 및 절연체와 저항성 페이스트가 인쇄된 동박을 적층하여 가압 및 가열하는 것을 특징으로 하다.
상기 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 도전성 범프를 포함하여 인쇄하는 방법은 상기 (a)단계와 (b)단계 사이에 도전성 범프를 인쇄하는 단계를 더 포함한다.
상기 임베디드 저항 값은 인쇄공정으로 저항성 페이스트의 가로폭을 조절하고, 에칭공정으로 동박패드간의 거리를 조절하여 상기 임베디드 저항값을 조절하는 것을 특징으로 한다.
상기 인쇄회로기판은 절연체 내측면에 저항성 페이스트를 형성시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박패드 사이에 상기 저항성 페이스트가 위치하는 구조를 갖는 것을 특징으 로 한다.
상기 임베디드 저항 값은 상기 저항성 페이스트와 접하는 상기 동박패드간의 거리 및 상기 동박패드의 폭 길이를 에칭으로 조절하여 상기 임베디드 저항 값을 조절한다.
상기 인쇄회로기판은 절연체의 내측면에 저항성 페이스트를 형성시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박패드의 거리보다 상기 저항성 페이스트가 더 긴 구조를 갖는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 2a 내지 도 2f는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에 대한 공정과정을 도시한 도이고, 3은 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에 대한 순서도 이며, 도 4는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 휘발성 및 비휘발성 저항성 페이스트 를 사용하였을 때의 시간에 따른 저항값의 변화를 나타낸 그래프이다.
상기 도 2a내지 도 2f와, 도 3, 도 4에서 도시된 바와 같이 본 발명은 상기 기판에 형성한 동박(1)상에 저항성 페이스트(2)를 인쇄하고(S1), 상기 저항성 페이스트(2)가 인쇄된 동박(1)과 절연체(3)를 적층하여 가압 및 가열을 한다(S2) 또한 다층기판의 경우에는 기형성된 내층 및 절연체와 저항성 페이스트(2)가 인쇄된 동박을 적층하여 가압 및 가열한다. 상기 저항성 페이스트(2)는 비휘발성 저항성 페이스트 (non- solvent resistive paste)를 사용하며, 상기 도 4에도시된 그래프와 같이 비휘발성 저항성 페이스트(non-solvent resistive paste)는 구리와 반응하는 솔벤트(Solvent)가 없기 때문에 구리 표면에 표면처리 없이 인쇄를 하여도 시간이 경과에 따라 저항값이 변하지 않으며, 휘발성 저항성 페이스트 사용보다 표면처리 공정을 없앨 수 있으며, 표면처리 하기 어려운 동박에 표면처리 없이 저항성 페이스트 인쇄가 가능하다.
이후, 상기 가열한 기판상에 드라이 필름을 이용하여 제 1차 포토센시티브 프린팅 (Photosensitive Printing)을 한 후, 패턴이미지를 현상하고 식각공정을 통해 동박(1)을 제거하여 회로패턴을 형성한다(S3).
또한, 상기 형성한 회로패턴의 소정부위에 솔더레지스트(4)를 도포하고, 자외선을 이용해 노광시킨 후 패턴이미지를 현상하여 건조 시키고(S4), 상기 기판상 에 무전해 금도금(Electro-less Nickel Immersion Gold)을 실시한다(S5).
도 5a 내지 도 5g는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 도전성 범프를 포함하여 인쇄하는 방식을 나타내는 실시 예이다.
본 발명의 일 실시 예로서, 상기 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 도전성 범프를 포함하여 인쇄하는 방법은 상기 (a)단계와 (b)단계 사이에 도전성 범프를 인쇄하는 단계를 더 포함할 수 있다. 상기 도전성 범프는 다층인쇄회로기판의 제조시 층과 층 사이를 연결해주는 역할을 하며 기존 비아홀 보다 제조공정이 간단하다.
도 6a 내지 도 6d는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 양면인쇄회로 기판제조방법에 대한 실시 예이다.
기판상에 형성한 동박(1) 상단에 카본 페이스트(8)를 인쇄한 후 절연체(3)를 가접시킨다. 상기 절연체(3)의 가접이 완료된 기판에 다른 동박(1)을 덮고 프레스(Press) 공정을 하면 카본 페이스트(8)가 내장된 CCL(Color Coating Line)이 완성된다. 상기 CCL(Color Coating Line)에 동박(1)을 에칭하여 이미지를 형성하면 내장형 임베디드 저항이 완성된다.
이후, 상단에 형성한 상기 동박(1)에 패턴이 형성할 부위를 제외하고 솔더마 스크(11)를 하고 하단에 형성한 동박(1) 전체면에 솔더마스크(11)를 하여, 상기 상단에 형성한 동박(1)에 니켈(5)도금과 금(10)도금을 한 후 표면처리를 통해 양면기판을 제조한다.
도 7a 내지 도 7c는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 다층인쇄회로 기판제조방법에 대한 실시 예이다.
기판상에 형성한 동박(1) 상단에 카본 페이스트(8)를 인쇄한 후 절연체(3)를 가접시킨다. 다층인쇄회로 기판제조 방법의 경우 상기 카본페이스트(8)를 인쇄 후 절연체(3)를 가접시킨 기판이 최소 2개 이상이 필요하다.
이후에, 미리 제조 되어진 내층(12)을 상기 기판과 기판 사이에 위치시킨 후 프레스(Press) 공정을 하여 상기 양면기판과 동일하게 솔더마스크(11)를하고 표면처리를 통해 다층기판을 제조한다.
도 8a는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 실시 예의 평면도이고, 도 8b는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 실시 예를 나타내는 단면도이다.
상기 8a와 도 8b에서 도시된 바와 같이, 동박(1) 패드간 거리와 저항성 페이 스트의 가로방향 길이가 저항값에 영향을 준다.
상기 인쇄회로기판의 구조는 절연체(3) 내측면에 저항성 페이스트(2)를 형성 시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박패드 사이에 상기 저항성 페이스트가 위치하는 구조를 갖는다.
또한, 상기와 같은 구조는 인쇄공정을 통하여 저항성 페이스트(2)의 가로폭을 조절하고, 에칭공정을 통하여 동박패드간의 거리를 조절하여 저항값을 조절한 다. 비교적 편차가 작은 에칭공정에 의해 저항값이 조절될 수 있도록 하여 인쇄편차가 큰 저항성 페이스트(2)에 의한 저항값의 오차를 줄일 수 있는 것을 특징으로 한다.
또한, 도 9a와 도 9b에서 도시된 바와 같이 상기 인쇄회로기판은 절연체의 내측면에 저항성 페이스트(2)를 형성시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박(1)패드의 거리보다 상기 저항성 페이스트(2)가 더 긴 구조를 갖는다.
또한, 저항성 페이스트와 접하는 동박패드간의 거리 및 폭 길이를 에칭으로 조절하여 저항값을 조절할 수 있다. 상기와 같은 방법은 저항성 페이스트(2)의 인쇄 편차가 저항값에 영향을 주지 않고 에칭에 의한 동박패드의 폭 및 패드간 거리를 변동시킴으로써 저항값을 조절할 수 있기 때문에 저항값의 편차를 줄일 수 있으 며, 공정후에 별도로 Trimming 조정을 할 필요가 없는 편리함이 있다.
상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 방법적 정신이 있다고 할 것이다.
도 1은 종래기술에 따른 임베디드 저항이 포함된 인쇄회로기판의 단면도.
도 2a 내지 도 2f는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에 대한 공정과정을 도시한 도.
도 3은 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에 대한 순서도.
도 4는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 휘발성 및 비휘발성 저항성 페이스트를 사용하였을 때의 시간에 따른 저항값의 변화를 나타낸 그래프.
도 5a 내지 도 5g는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 도전성 범프를 포함하여 인쇄하는 방식을 나타내는 실시예.
도 6a 내지 도 6d는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 양면인쇄회로 기판제조방법에 대한 실시 예.
도 7a 내지 도 7c는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 다층인쇄회로 기판제조방법에 대한 실시 예.
도 8a는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 실시 예의 평면도.
도 8b는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 실시 예를 나타내는 단면도.
도 9a는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 다른 실시 예를 나타내는 평면도.
도 9b는 본 발명에 따른 임베디드 저항이 포함된 인쇄회로기판 제조방법에서 저항값을 조절하는 다른 실시 예를 나타내는 단면도.
** 도면의 주요 부분에 대한 부호 **
1 : 동박 2 : 저항성 페이스트
3 : 절연체 4 : 솔더 레지스트
5 : 니켈 6 : 도전성 범프
7,7' : 표면 처리층 8 : 카본 페이스트
9 : 동박패드 10 : 금
11 : 솔더 마스크 12 : 내층

Claims (9)

  1. 삭제
  2. 임베디드 인쇄 회로 기판 제조방법에 있어서,
    (a) 상기 기판에 형성한 동박상에 비휘발성 저항성 페이스트를 인쇄하는 단계와;
    (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와;
    (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph otosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와;
    (d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와;
    (e) 상기 (d)단계에서 건조시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 이루어지는 임베디드 저항이 포함된 인쇄회로기판 제조방법.
  3. 제 2항에 있어서,
    상기 (b)단계에서 다층기판의 경우 기형성된 내층 및 절연체와 저항성 페이스트가 인쇄된 동박을 적층 하여 가압 및 가열하는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조방법.
  4. 임베디드 인쇄 회로 기판 제조방법에 있어서,
    (a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와;
    (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와;
    (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph otosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와;
    (d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와;
    (e) 상기 (d)단계에서 건조시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계;
    를 포함하여 이루어지고, 도전성 범프를 포함하여 인쇄하는 방법은 상기 (a)단계와 (b)단계 사이에 도전성 범프를 인쇄하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조방법.
  5. 임베디드 인쇄 회로 기판 제조방법에 있어서,
    (a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와;
    (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와;
    (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph otosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와;
    (d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와;
    (e) 상기 (d)단계에서 건조시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 이루어지되,
    상기 임베디드 저항 값은 인쇄공정으로 저항성 페이스트의 가로폭을 조절하고, 에칭공정으로 동박패드간의 거리를 조절하여 상기 임베디드 저항값을 조절하는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조 방법.
  6. 제 5항에 있어서,
    상기 인쇄회로기판은 절연체 내측면에 저항성 페이스트를 형성시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박패드 사이에 상기 저항성 페이스트가 위치하는 구조를 갖는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조 방법.
  7. 임베디드 인쇄 회로 기판 제조방법에 있어서,
    (a) 상기 기판에 형성한 동박상에 저항성 페이스트를 인쇄하는 단계와;
    (b) 상기 저항성 페이스트가 인쇄된 동박과 절연체를 적층하여 가압 및 가열하는 단계와;
    (c) 상기 가열한 기판상에 드라이 필름으로 제 1차 포토센시티브 프린팅 (Ph otosensitive Printing)하고, 노광 및 현상한 후 식각공정을 통해 동박을 제거하여 회로패턴을 형성하는 단계와;
    (d) 상기 (c)단계에서 형성한 회로패턴의 소정부위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조시키는 단계와;
    (e) 상기 (d)단계에서 건조시킨 기판상에 무전해 금도금(Electro-less Nickel Immersion Gold)하는 단계로 이루어지되,
    상기 임베디드 저항 값은 상기 저항성 페이스트와 접하는 상기 동박패드간의 거리 및 상기 동박패드의 폭 길이를 에칭으로 조절하여 상기 임베디드 저항값을 조절하는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조 방법.
  8. 제 7항에 있어서,
    상기 인쇄회로기판은 절연체에 내측면에 저항성 페이스트를 형성시키며, 상기 인쇄회로기판 상단 일측에 형성한 동박 패드와 상기 인쇄회로기판 상단 타측에 형성한 동박패드의 거리보다 상기 저항성 페이스트가 더 긴 구조를 갖는 것을 특징으로 하는 임베디드 저항이 포함된 인쇄회로기판 제조 방법.
  9. 삭제
KR1020070122021A 2007-11-28 2007-11-28 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법 KR100932535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122021A KR100932535B1 (ko) 2007-11-28 2007-11-28 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122021A KR100932535B1 (ko) 2007-11-28 2007-11-28 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090055215A KR20090055215A (ko) 2009-06-02
KR100932535B1 true KR100932535B1 (ko) 2009-12-17

Family

ID=40986916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122021A KR100932535B1 (ko) 2007-11-28 2007-11-28 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100932535B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005202A (ko) * 1992-08-28 1994-03-16 가나이 쓰또무 인쇄 배선기판의 제조방법
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2006253710A (ja) 2006-05-08 2006-09-21 Matsushita Electric Works Ltd プリント配線板の製造方法及びプリント配線板
KR20070078148A (ko) * 2006-01-26 2007-07-31 삼성전기주식회사 저항체 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005202A (ko) * 1992-08-28 1994-03-16 가나이 쓰또무 인쇄 배선기판의 제조방법
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
KR20070078148A (ko) * 2006-01-26 2007-07-31 삼성전기주식회사 저항체 내장형 인쇄회로기판 및 그 제조방법
JP2006253710A (ja) 2006-05-08 2006-09-21 Matsushita Electric Works Ltd プリント配線板の製造方法及びプリント配線板

Also Published As

Publication number Publication date
KR20090055215A (ko) 2009-06-02

Similar Documents

Publication Publication Date Title
KR100467834B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100811034B1 (ko) 전자소자 내장 인쇄회로기판의 제조방법
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
US20040187297A1 (en) Method of fabricating a polymer resistor in an interconnection via
US7135377B1 (en) Semiconductor package substrate with embedded resistors and method for fabricating same
US7323762B2 (en) Semiconductor package substrate with embedded resistors and method for fabricating the same
US8166653B2 (en) Method of manufacturing printed circuit board having embedded resistors
JP2004022729A (ja) 実装基板及びその製造方法
KR100932535B1 (ko) 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법
KR100924810B1 (ko) 인쇄회로기판 제조방법
KR100693145B1 (ko) 인쇄회로기판의 제조방법
JP2004200412A (ja) 半田バンプ付き配線基板およびその製造方法
KR100747020B1 (ko) 저항체 내장형 인쇄회로기판 및 그 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100858054B1 (ko) 외층 삽입형 수동 부품 내장형 인쇄 회로 기판 제조 방법
JP4806926B2 (ja) 電子部品搭載装置の製造方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
KR100754805B1 (ko) 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법
JP2009200294A (ja) 積層基板およびその製造方法
JP4433971B2 (ja) プリント配線板およびその製造方法
JP4661351B2 (ja) 受動素子内蔵配線板およびその製造方法
JP2007214409A (ja) 受動素子内蔵配線板及びその製造方法
JP2006108163A (ja) プリント配線板
US20040192039A1 (en) Method of fabricating a multi-layer circuit structure having embedded polymer resistors
JP4529614B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 11