KR100932368B1 - 플래시 메모리 소자의 동작 방법 - Google Patents
플래시 메모리 소자의 동작 방법 Download PDFInfo
- Publication number
- KR100932368B1 KR100932368B1 KR1020070119034A KR20070119034A KR100932368B1 KR 100932368 B1 KR100932368 B1 KR 100932368B1 KR 1020070119034 A KR1020070119034 A KR 1020070119034A KR 20070119034 A KR20070119034 A KR 20070119034A KR 100932368 B1 KR100932368 B1 KR 100932368B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- memory cells
- threshold voltage
- program
- program operation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
비트라인 전압 [V] | 문턱전압의 변화 폭[V] |
0.40V | 0.125V |
0.80V | 0.067V |
1.20V | 0.034V |
1.60V | 0.017V |
2.00V | 0.008V |
Claims (14)
- 메모리 셀들의 제1 프로그램 동작을 실시하는 단계;상지 제 1 프로그램 동작에 따른 프로그램 검증을 실시하고, 그 검증 결과에 따라 상기 메모리 셀들을 문턱전압 상승폭에 따라 두개 이상의 메모리 셀 그룹으로 분류하는 단계; 및상기 분류된 메모리 셀 그룹에 대해서 각각의 문턱전압 상승폭에 반비례하게 상기 문턱전압의 상승폭이 달라지도록 상기 메모리 셀들의 제2 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 동작 방법.
- 제 1 항에 있어서, 상기 제2 프로그램 동작을 실시하는 단계에서,상기 문턱전압이 목표 전압보다 높아진 메모리 셀의 문턱전압은 상승하지 않는 플래시 메모리 소자의 동작 방법.
- 메모리 셀들의 제1 프로그램 동작을 실시하는 단계;상기 제 1 프로그램 동작에 의해서 상기 메모리 셀들 중 문턱전압 레벨이 목표 전압보다 높은 제1 메모리 셀들, 문턱전압 레벨이 상기 목표 전압보다 낮고 제1 비교 전압보다 높은 제2 메모리 셀들, 문턱전압 레벨이 상기 제1 비교 전압보다 낮고 제2 비교 전압보다 높은 제3 메모리 셀들 및 문턱전압 레벨이 상기 제2 비교 전압보다 낮은 제4 메모리 셀들로 구분하는 검증 동작을 실시하는 단계; 및상기 문턱전압 레벨에 따라 구분된 제 1 내지 제 4 메모리 셀들에 대해서, 각각의 문턱전압 레벨에 반비례하여 문턱전압의 상승폭이 달라지도록 제2 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 동작 방법.
- 메모리 셀들의 제1 프로그램 동작을 실시하는 단계;상기 제 1 프로그램 동작에 의해서 상기 메모리 셀들 중 문턱전압 레벨이 목표 전압보다 높은 제1 메모리 셀들, 문턱전압 레벨이 상기 목표 전압보다 낮고 제1 비교 전압보다 높은 제2 메모리 셀들, 문턱전압 레벨이 상기 제1 비교 전압보다 낮고 제2 비교 전압보다 높은 제3 메모리 셀들 및 문턱전압 레벨이 상기 제2 비교 전압보다 낮은 제4 메모리 셀들로 구분하는 검증 동작을 실시하는 단계; 및상기 제1 내지 제4 메모리 셀들과 각각 전기적으로 연결되는 제1 내지 제4 비트라인들에 서로 다른 제1 내지 제4 비트라인 전압을 인가하여 제2 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 동작 방법.
- 제 3 항 또는 제 4 항에 있어서, 상기 제2 프로그램 동작을 실시하는 단계에서,상기 문턱전압이 목표 전압보다 높아진 메모리 셀의 문턱전압은 상승하지 않는 플래시 메모리 소자의 동작 방법.
- 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,상기 제1 프로그램 동작을 실시할 때 인가된 프로그램 전압보다 더 높은 프로그램 전압이 상기 제2 프로그램 동작을 실시할 때 인가되는 플래시 메모리 소자의 동작 방법.
- 제 6 항에 있어서,상기 프로그램 전압은 14V 내지 22V 범위 내에서 높아지는 플래시 메모리 소자의 동작 방법.
- 제 7 항에 있어서,상기 프로그램 전압이 0.1V 내지 2.0V의 폭으로 상승하는 플래시 메모리 소자의 동작 방법.
- 제 3 항 또는 제 4 항에 있어서상기 제1 비교 전압과 상기 목표 전압의 차이가 0.2V 내지 0.5V인 플래시 메모리 소자의 동작 방법.
- 제 9 항에 있어서,상기 제2 비교 전압은 상기 제1 비교 전압과 상기 목표 전압의 중간 레벨로 설정되는 플래시 메모리 소자의 동작 방법.
- 제 4 항에 있어서,상기 제1 내지 제4 비트라인 전압들은 상기 제1 내지 제4 메모리 셀들의 상기 문턱전압 레벨에 비례하는 레벨로 상기 제1 내지 제4 비트라인들에 각각 인가되는 플래시 메모리 소자의 동작 방법.
- 제 4 항에 있어서,상기 제3 비트라인 전압은 상기 제2 비트라인 전압과 상기 제4 비트라인 전압의 중간 레벨로 인가되는 플래시 메모리 소자의 동작 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 제2 프로그램 동작 시 상기 제1 메모리 셀과 전기적으로 연결되는 비트 라인에는 상기 제1 메모리 셀의 프로그램 현상이 발생되는 것을 방지하기 위한 프로그램 금지 전압이 인가되는 플래시 메모리 소자의 동작 방법.
- 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,상기 검증 동작 및 상기 제2 프로그램 동작은 상기 메모리 셀들의 문턱전압이 모두 상기 목표 전압까지 높아질 때까지 프로그램 전압을 단계적으로 상승시키면서 반복 실시되는 플래시 메모리 소자의 동작 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070119034A KR100932368B1 (ko) | 2007-11-21 | 2007-11-21 | 플래시 메모리 소자의 동작 방법 |
US12/146,927 US7715230B2 (en) | 2007-11-21 | 2008-06-26 | Method of operating a flash memory device |
CN200810126884XA CN101441892B (zh) | 2007-11-21 | 2008-07-10 | 操作闪速存储器装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070119034A KR100932368B1 (ko) | 2007-11-21 | 2007-11-21 | 플래시 메모리 소자의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090052506A KR20090052506A (ko) | 2009-05-26 |
KR100932368B1 true KR100932368B1 (ko) | 2009-12-16 |
Family
ID=40641796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070119034A KR100932368B1 (ko) | 2007-11-21 | 2007-11-21 | 플래시 메모리 소자의 동작 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7715230B2 (ko) |
KR (1) | KR100932368B1 (ko) |
CN (1) | CN101441892B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101001410B1 (ko) * | 2009-03-24 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 프로그램 방법 |
KR101024134B1 (ko) * | 2009-06-12 | 2011-03-22 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자 및 이의 프로그램 방법 |
US8493792B2 (en) | 2010-12-02 | 2013-07-23 | Hynix Semiconductor Inc. | Programming method of non-volatile memory device |
KR101798013B1 (ko) * | 2010-12-30 | 2017-11-16 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
KR20130071686A (ko) * | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
KR20150143113A (ko) * | 2014-06-13 | 2015-12-23 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9224492B1 (en) * | 2015-02-17 | 2015-12-29 | Phison Electronics Corp. | Memory management method, memory storage device and memory controlling circuit unit |
US10754583B2 (en) * | 2018-12-10 | 2020-08-25 | Micron Technology, Inc. | Level width based dynamic program step characteristic adjustment |
CN109863557A (zh) | 2019-01-23 | 2019-06-07 | 长江存储科技有限责任公司 | 用于对存储器***进行编程的方法 |
CN109979515B (zh) * | 2019-03-25 | 2021-08-31 | 长江存储科技有限责任公司 | 一种存储器编程方法及相关装置 |
CN110136766A (zh) * | 2019-05-21 | 2019-08-16 | 长江存储科技有限责任公司 | 一种非易失性存储器及其编程方法 |
CN110164498A (zh) * | 2019-05-28 | 2019-08-23 | 长江存储科技有限责任公司 | 一种非易失性存储器及其编程方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070109172A (ko) * | 2006-05-10 | 2007-11-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 프로그램 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795342B1 (en) * | 2002-12-02 | 2004-09-21 | Advanced Micro Devices, Inc. | System for programming a non-volatile memory cell |
JP2005235287A (ja) * | 2004-02-19 | 2005-09-02 | Nec Electronics Corp | 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置 |
US7054192B2 (en) * | 2004-02-26 | 2006-05-30 | Macronix International Co., Ltd. | Method of controlling threshold voltage of NROM cell |
CN1677568A (zh) * | 2004-04-01 | 2005-10-05 | 上海宏力半导体制造有限公司 | 闪存的双位记忆胞结构 |
US7110298B2 (en) * | 2004-07-20 | 2006-09-19 | Sandisk Corporation | Non-volatile system with program time control |
CN1719617A (zh) * | 2005-07-08 | 2006-01-11 | 北京大学 | 两端存储信息的双位闪存单元及其读取方法 |
KR100719697B1 (ko) * | 2005-10-10 | 2007-05-17 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
US7525838B2 (en) * | 2006-08-30 | 2009-04-28 | Samsung Electronics Co., Ltd. | Flash memory device and method for programming multi-level cells in the same |
KR100888847B1 (ko) * | 2007-06-28 | 2009-03-17 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
-
2007
- 2007-11-21 KR KR1020070119034A patent/KR100932368B1/ko active IP Right Grant
-
2008
- 2008-06-26 US US12/146,927 patent/US7715230B2/en active Active
- 2008-07-10 CN CN200810126884XA patent/CN101441892B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070109172A (ko) * | 2006-05-10 | 2007-11-15 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 프로그램 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7715230B2 (en) | 2010-05-11 |
CN101441892B (zh) | 2013-02-13 |
CN101441892A (zh) | 2009-05-27 |
KR20090052506A (ko) | 2009-05-26 |
US20090129168A1 (en) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100932368B1 (ko) | 플래시 메모리 소자의 동작 방법 | |
KR100766241B1 (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
US8929148B2 (en) | Semiconductor memory device having improved erase characteristic of memory cells and erase method thereof | |
JP3631463B2 (ja) | 不揮発性半導体記憶装置 | |
CN111243646B (zh) | 半导体存储装置 | |
US8472255B2 (en) | Compensation of non-volatile memory chip non-idealities by program pulse adjustment | |
US8000145B2 (en) | Method for programming nand type flash memory | |
US7729172B2 (en) | Method of programming a NAND flash memory device | |
KR101264019B1 (ko) | 반도체 장치의 동작 방법 | |
US20080239828A1 (en) | Flash memory device and erase method thereof | |
JP3977799B2 (ja) | 不揮発性半導体記憶装置 | |
US20100124121A1 (en) | Method of erasing flash memory device | |
KR20060108324A (ko) | Nand형 플래쉬 메모리 셀의 프로그램 방법 | |
JP2014102868A (ja) | Nand型不揮発性半導体記憶装置 | |
KR20070057716A (ko) | 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그램 방법 | |
US11978515B2 (en) | Semiconductor memory device and reading method | |
KR20100037277A (ko) | 플래시 메모리 소자의 소거 동작 방법 | |
KR100854903B1 (ko) | 플래쉬 메모리 소자의 프로그램 방법 | |
KR20090052507A (ko) | 플래시 메모리 소자의 동작 방법 | |
KR100936877B1 (ko) | 플래시 소자의 소거 문턱전압 제어 방법 | |
KR101005147B1 (ko) | 낸드 플래시 메모리 구조 | |
KR101574781B1 (ko) | 반도체 기억장치 | |
KR20090002614A (ko) | 비휘발성 메모리 장치의 소거 방법 | |
KR20080095367A (ko) | 낸드 플래시 메모리소자의 소거방법 | |
KR20090052509A (ko) | 플래시 메모리 소자의 소거 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 11 |