KR100924810B1 - Manufacturing Method for Printed Circuit Board - Google Patents

Manufacturing Method for Printed Circuit Board Download PDF

Info

Publication number
KR100924810B1
KR100924810B1 KR1020080005289A KR20080005289A KR100924810B1 KR 100924810 B1 KR100924810 B1 KR 100924810B1 KR 1020080005289 A KR1020080005289 A KR 1020080005289A KR 20080005289 A KR20080005289 A KR 20080005289A KR 100924810 B1 KR100924810 B1 KR 100924810B1
Authority
KR
South Korea
Prior art keywords
metal layer
via hole
etching resist
photoresist
forming
Prior art date
Application number
KR1020080005289A
Other languages
Korean (ko)
Other versions
KR20090079373A (en
Inventor
이정우
김승철
조승현
박기원
이상수
서연수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080005289A priority Critical patent/KR100924810B1/en
Publication of KR20090079373A publication Critical patent/KR20090079373A/en
Application granted granted Critical
Publication of KR100924810B1 publication Critical patent/KR100924810B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 제조방법이 개시된다. 비아홀이 형성된 절연 기판을 제공하는 단계, 절연 기판의 표면 및 비아홀의 내벽에 금속층을 형성하는 단계, 비아홀 내부에 액상 포토 레지스트를 충전하는 단계, 금속층에 에칭 레지스트를 형성하는 단계, 금속층에 에칭 용액을 공급하는 단계 및 에칭 레지스트 및 비아홀에 충전된 포토 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 기판 표면에 얇은 두께의 에칭 레지스트를 형성함으로써 미세 회로패턴을 형성할 수 있으며, 액상 포토 레지스트로 비아홀을 충전하고 비아홀의 주변을 노출시키는 에칭 레지스트를 형성함으로써 랜드리스(Landless) 비아를 형성할 수 있다.Disclosed is a method of manufacturing a printed circuit board. Providing an insulating substrate having via holes formed thereon, forming a metal layer on the surface of the insulating substrate and the inner wall of the via hole, filling a liquid photoresist inside the via hole, forming an etching resist on the metal layer, and etching solution on the metal layer. A printed circuit board manufacturing method comprising the step of supplying and removing the photoresist filled in the etching resist and the via hole, by forming a thin thickness etching resist on the substrate surface can form a fine circuit pattern, liquid photoresist Landless vias may be formed by filling the via holes and forming an etching resist that exposes the periphery of the via holes.

포토 레지스트, 미세 회로패턴, 랜드리스 비아 Photoresist, Fine Circuit Pattern, Landless Via

Description

인쇄회로기판 제조방법{Manufacturing Method for Printed Circuit Board}Manufacturing Method for Printed Circuit Board

본 발명은 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method.

최근 전자산업은 전자기기의 소형화ㅇ 박형화를 위해 부품 실장 시 고밀도화, 고집적화가 가능한 다층인쇄회로기판을 이용한 실장기술을 채용하는 추세이다. 이러한 다층 인쇄회로기판을 제조하는 공정은 기존의 단면 혹은 양면 인쇄회로기판 제조공정과 유사한 공정을 거치며, 일반적으로 도금층(Copper Plated Layer)에 필름(Dry Film) 고분자 포토 레지스트(Photo resist)를 열간 압착한 후 포토리소그래피(Photolithography) 공정을 이용하여 인쇄회로기판의 회로를 형성한다. 층수가 많지 않은 경우 양면 인쇄회로기판을 적층하여 2층이나 4층의 다층인쇄회로기판을 제조하기도 하며, 많은 층수의 인쇄회로기판에 대해 다양한 빌드업(build-up) 공정들이 사용된다. In recent years, the electronics industry has been increasingly adopting a mounting technology using multilayer printed circuit boards, which are capable of high density and high integration, in order to miniaturize and thin electronic devices. The process of manufacturing the multilayer printed circuit board is similar to the process of manufacturing a single-sided or double-sided printed circuit board, and in general, hot pressing of a dry film polymer photoresist on a copper plated layer is performed. Then, the circuit of the printed circuit board is formed by using a photolithography process. When there are not many layers, double-sided printed circuit boards are stacked to manufacture two- or four-layer multilayer printed circuit boards, and various build-up processes are used for a large number of printed circuit boards.

인쇄회로기판의 회로 형성 공법은 드라이필름 형태의 포토 레지스트를 기판에 열간 압착하여 포토리소그래피 공정에 활용한다. 회로 형성의 서브트랙티 브(Subtractive) 공법은 드라이필름(Dry Film) 형태의 포토 레지스트를 관통홀 및 비아홀이 가공된 기판에 적층한 후, 노광(Exposure), 현상(development), 에칭(etching), 박리(Stripping)의 순서로 진행된다. In the circuit forming method of a printed circuit board, a photoresist in the form of a dry film is hot pressed onto a substrate and used for a photolithography process. The subtractive method of circuit formation stacks a dry film-type photoresist on a substrate having through holes and via holes, and is then exposed to exposure, development, and etching. , It proceeds in the order of stripping.

종래기술에 따르면 서브트랙티브 공법에서 관통홀 또는 비아홀 크기에 의한 드라이필름(Dry Film) 두께 제한으로 인해 일정수준 이상의 미세 회로패턴 형성이 어려운 문제가 있다.According to the prior art, it is difficult to form a fine circuit pattern of a predetermined level or more due to the limitation of the dry film thickness due to the size of the through hole or the via hole in the subtractive method.

본 발명은 밀착력과 해상도가 높은 액상 포토 레지스트를 사용함으로써 비아 및 회로패턴 형성 시 비아홀을 매립하며 기판 표면에 얇은 두께의 에칭 레지스트를 형성할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.The present invention provides a printed circuit board manufacturing method which can fill a via hole when vias and circuit patterns are formed by using a liquid photoresist having high adhesion and high resolution, and can form a thin etching resist on a substrate surface.

본 발명의 일 측면에 따르면, 비아홀이 형성된 절연 기판을 제공하는 단계, 절연 기판의 표면 및 비아홀의 내벽에 금속층을 형성하는 단계, 비아홀 내부에 액상 포토 레지스트를 충전하는 단계, 금속층에 에칭 레지스트를 형성하는 단계, 금속층에 에칭 용액을 공급하는 단계 및 에칭 레지스트 및 비아홀에 충전된 포토 레지스트를 제거하는 단계로 수행되는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, providing an insulating substrate having a via hole, forming a metal layer on the surface of the insulating substrate and the inner wall of the via hole, filling the liquid photoresist in the via hole, forming an etching resist in the metal layer A method of manufacturing a printed circuit board is provided, the method comprising: supplying an etching solution to a metal layer, and removing the etching resist and the photoresist filled in the via hole.

여기에서 절연 기판의 표면 및 비아홀의 내벽에 금속층을 형성하는 단계는 무전해 도금을 통하여 절연 기판의 표면 및 비아홀의 내벽에 시드층을 형성하는 단 계, 전해 도금을 통하여 상기 시드층에 금속층을 형성하는 단계로 수행될 수 있다.The forming of the metal layer on the surface of the insulating substrate and the inner wall of the via hole may include forming a seed layer on the surface of the insulating substrate and the inner wall of the via hole through electroless plating, and forming the metal layer on the seed layer through electrolytic plating. It may be performed in a step.

그리고 비아홀 내부에 액상 포토 레지스트를 충전하는 단계는, 스크린 인쇄 방식을 통하여 수행될 수 있다.The filling of the liquid photoresist into the via hole may be performed by screen printing.

또한 비아홀 내부에 액상 포토 레지스트를 충전하는 단계와 금속층에 에칭 레지스트를 형성하는 단계 사이에, 비아홀에 충전된 액상 포토 레지스트를 건조시키는 단계와 연마 공정을 통하여 비아홀의 충전면을 평탄화하는 단계를 더 수행할 수 있다. In addition, between the step of filling the liquid photoresist in the via hole and forming the etching resist in the metal layer, further drying the liquid photoresist filled in the via hole and flattening the filling surface of the via hole through a polishing process. can do.

본 발명에서 금속층에 에칭 레지스트를 형성하는 단계는, 금속층에 액상 포토 레지스트를 도포하는 단계, 금속층에 도포된 액상 포토 레지스트를 선택적으로 노광하고 현상하는 단계로 수행될 수 있다.In the present invention, the forming of the etching resist on the metal layer may be performed by applying a liquid photoresist on the metal layer, and selectively exposing and developing the liquid photoresist applied on the metal layer.

또한 금속층에 에칭 레지스트를 형성하는 단계는, 금속층에 포토 레지스트 필름을 적층하는 단계, 포토 레지스트 필름을 선택적으로 노광하고 현상하는 단계로 수행될 수 있다.In addition, forming the etching resist on the metal layer may be performed by laminating a photoresist film on the metal layer and selectively exposing and developing the photoresist film.

또한 금속층에 에칭 레지스트를 형성하는 단계는, 스크린 인쇄 방식을 통하여 금속층에 액상 포토 레지스트를 인쇄하는 단계, 금속층에 인쇄된 액상 포토 레지스트를 건조시키는 단계로 수행될 수 있다. 이 때, 비아홀 내부에 액상 포토 레지스트를 충전하는 단계 및 금속층에 액상 포토 레지스트를 인쇄하는 단계는, 스크린 인쇄 방식을 통하여 액상 포토 레지스트를 스퀴즈하는 과정에서 동시에 수행될 수 있다.In addition, forming the etching resist on the metal layer may be performed by printing a liquid photoresist on the metal layer through a screen printing method, and drying the liquid photoresist printed on the metal layer. In this case, the filling of the liquid photoresist into the via hole and the printing of the liquid photoresist on the metal layer may be simultaneously performed in the process of squeezing the liquid photoresist through screen printing.

한편, 랜드리스 비아를 형성하기 위하여 금속층에 에칭 레지스트를 형성하는 단계는, 에칭 레지스트가 비아홀의 일부를 커버함으로써 비아홀 주변의 금속층이 노출되도록 수행될 수 있다.Meanwhile, the forming of the etching resist on the metal layer to form the landless via may be performed such that the etching resist covers a portion of the via hole so that the metal layer around the via hole is exposed.

그리고 전술한 금속층은 동 도금층이 될 수 있다.The metal layer described above may be a copper plating layer.

본 발명의 실시예에 따르면 기판 표면에 얇은 두께의 에칭 레지스트를 형성함으로써 미세 회로패턴을 형성할 수 있으며, 액상 포토 레지스트로 비아홀을 충전하고 비아홀의 주변을 노출시키는 에칭 레지스트를 형성함으로써 랜드리스(Landless) 비아를 형성할 수 있다.According to an embodiment of the present invention, a fine circuit pattern may be formed by forming a thin thickness etching resist on a substrate surface, and landless by forming an etching resist filling a via hole with a liquid photoresist and exposing the periphery of the via hole. ) May form vias.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르 게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Duplicate explanations will be omitted.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 9는 본 발명의 제1 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 2 내지 도 9를 참조하면, 블라인드 비아홀(2), 관통 비아홀(4), 비아홀(6), 블라인드 비아(8), 절연 기판(10), 시드층(12), 금속층(14), 비아홀의 충전면(16), 액상 포토 레지스트(20), 비아홀 내부에 충전된 액상 포토 레지스트(22), 비아홀에 충전된 포토 레지스트(24), 액상 포토 레지스트를 이용한 에칭 레지스트(32), 회로패턴(40), 블라인드 비아(42), 비아(44)가 도시되어 있다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention, and FIGS. 2 to 9 are flowcharts illustrating a process of manufacturing a printed circuit board according to the first embodiment of the present invention. 2 to 9, a blind via hole 2, a through via hole 4, a via hole 6, a blind via 8, an insulating substrate 10, a seed layer 12, a metal layer 14, and a via hole. Filling surface 16, liquid photoresist 20, liquid photoresist 22 filled in via hole, photoresist 24 filled in via hole, etching resist 32 using liquid photoresist, circuit pattern ( 40, blind vias 42, vias 44 are shown.

본 발명의 실시예에 대한 설명에서 비아홀(6)은 일면이 폐쇄된 블라인드 비아홀(2)과 절연 기판을 관통하는 관통 비아홀(4)을 모두 지칭한다. 또한 블라인드 비아홀(2) 및 관통 비아홀(4)을 포함하는 의미의 비아홀(6)은 기판의 층간 도통 역할을 수행하기 전 단계로 절연 기판(10)에 형성된 가공홀을 의미하며, 블라인드 비 아(42) 및 비아(44)는 비아홀(6) 내벽에 동 도금이 수행된 것으로 기판의 층간 도통 비아를 의미한다.In the description of the embodiment of the present invention, the via hole 6 refers to both the blind via hole 2 having one surface closed and the through via hole 4 penetrating the insulating substrate. In addition, the via hole 6, which includes the blind via hole 2 and the through via hole 4, refers to a processing hole formed in the insulating substrate 10 before performing the interlayer conduction of the substrate. 42 and vias 44 are copper plating on the inner walls of the via holes 6, and refer to interlayer conductive vias of the substrate.

본 발명의 제1 실시예에 따르면 먼저 도 2에 도시된 바와 같이 비아홀(6)이 형성된 절연 기판(10)을 제공한다(S100). 본 실시예에 따르면 절연 기판(10)에는 비아홀(6), 즉 일방이 폐쇄된 블라인드 비아홀(2)과 절연 기판(10)을 관통하는 관통 비아홀(4)이 형성되어 있다.According to the first embodiment of the present invention, first, as shown in FIG. 2, an insulating substrate 10 having a via hole 6 is provided (S100). According to the present embodiment, the via substrate 6 is formed in the insulating substrate 10, that is, the blind via hole 2 in which one side is closed and the through via hole 4 penetrating the insulating substrate 10.

그리고 나서 도 3 및 도 4에 도시된 바와 같이 절연 기판(10)의 표면 및 상기 비아홀(6)의 내벽에 금속층을 형성한다. 금속층 형성 공정은 후술하는 바와 같이 수행될 수 있다.3 and 4, a metal layer is formed on the surface of the insulating substrate 10 and the inner wall of the via hole 6. The metal layer forming process may be performed as described below.

금속층을 형성하기 위하여 먼저 도 3과 같이 무전해 도금을 수행함으로써 절연 기판(10)의 표면 및 비아홀(6)의 내벽에 시드층(12)을 형성한다(S200). 시드층(12)은 후술할 전해 도금 과정(S300)에서 금속층(14)이 형성되기 위한 기반층이 된다.In order to form the metal layer, the seed layer 12 is formed on the surface of the insulating substrate 10 and the inner wall of the via hole 6 by performing electroless plating as shown in FIG. 3 (S200). The seed layer 12 becomes a base layer for forming the metal layer 14 in the electroplating process (S300) to be described later.

다음으로, 도 4에 도시된 바와 같이 전해 도금을 수행함으로써 시드층(12)에 금속층(14)을 형성한다(S300). 금속층(14)은 시드층(12) 위에 형성하고자 하는 금속 물질에 따라 전해 도금 물질을 선택함으로써 변경될 수 있다. 금속층(14)은 도전성 물질인 구리(Cu), 니켈(Ni), 알루미늄(Al), 금(Au), 은(Ag)과 그 균등물을 사용한 도금층이 될 수 있다.Next, as shown in FIG. 4, the metal layer 14 is formed on the seed layer 12 by performing electroplating (S300). The metal layer 14 may be changed by selecting an electroplating material according to the metal material to be formed on the seed layer 12. The metal layer 14 may be a plating layer using copper (Cu), nickel (Ni), aluminum (Al), gold (Au), silver (Ag), and equivalents thereof, which are conductive materials.

경제성 및 사용 편의성에 따라 금속층(14)은 구리(Cu)를 도금 물질로 한 동(Cu) 도금층이 될 수 있다. 이하 금속층(14)은 전술한 다양한 도전성 물질에 의 한 도금층을 포함하는 개념으로 설명한다.According to economical efficiency and ease of use, the metal layer 14 may be a copper (Cu) plating layer using copper (Cu) as a plating material. Hereinafter, the metal layer 14 will be described as a concept including a plating layer made of various conductive materials described above.

다음으로 도 5에 도시된 바와 같이 비아홀(6) 내부에 액상 포토 레지스트(22)를 충전한다(S400). 액상 포토 레지스트(22)는 그 형태가 유동적인 페이스트 상태이다. 따라서 도 5와 같이 절연 기판(10)에 형성된 비아홀(6)의 형상에 맞게 충전될 수 있다.Next, as shown in FIG. 5, the liquid photoresist 22 is filled in the via hole 6 (S400). The liquid photoresist 22 is in a paste state in which its shape is fluid. Thus, as shown in FIG. 5, the via hole 6 formed in the insulating substrate 10 may be filled.

여기에서 비아홀(6) 내부에 액상 포토 레지스트(22)를 충전하는 공정은 절연 기판(10)의 비아홀(6) 형상에 대응하는 패턴을 구비한 스크린을 사용하여 후술하는 스크린 인쇄 방식으로 수행될 수 있다.Herein, the process of filling the liquid photoresist 22 into the via hole 6 may be performed by a screen printing method described below using a screen having a pattern corresponding to the shape of the via hole 6 of the insulating substrate 10. have.

스크린 인쇄 방식은 다음과 같다. 절연 기판(10)을 스크린 프린터의 지지대에 고정 시키고, 비아홀(6)에 상응하여 개방되어 있는 패턴을 구비한 스크린을 정렬하여 밀착시킨다. 그 후 스퀴즈(Squeeze)를 이용하여 일정한 압력으로 스크린에 압력을 가하여 절연 기판(10)의 비아홀(6)에 액상 포토 레지스트(22)를 채운다.The screen printing method is as follows. The insulating substrate 10 is fixed to the support of the screen printer, and the screen having an open pattern corresponding to the via hole 6 is aligned and brought into close contact with each other. Thereafter, a pressure is applied to the screen at a constant pressure by using a squeeze to fill the via hole 6 of the insulating substrate 10 to fill the liquid photoresist 22.

비아홀(6)에 액상 포토 레지스트를 충전하고 나서 비아홀에 충전된 액상 포토 레지스트(22)를 건조시킨다. 액상 포토 레지스트를 건조시키는 방법으로는 열 대류형 건조기를 사용할 수 있고, 액상 포토 레지스트의 물성에 따라 그 온도를 조정할 수 있다.After filling the via hole 6 with the liquid photoresist, the liquid photoresist 22 filled with the via hole is dried. As a method of drying a liquid photoresist, a heat convection type dryer can be used, and the temperature can be adjusted according to the physical property of a liquid photoresist.

본 발명의 제1 실시예에 따르면 비아홀에 충전된 액상 포토 레지스트(22)를 건조시키는 공정(S450)을 통하여 비아홀에 충전된 포토 레지스트(24), 즉 경화된 포토 레지스트가 형성된다.According to the first embodiment of the present invention, the photoresist 24 filled in the via hole, that is, the cured photoresist is formed through the step S450 of drying the liquid photoresist 22 filled in the via hole.

한편, 비아홀에 충전된 액상 포토 레지스트(22)를 건조시키는 공정 후, 필요 에 따라 연마 공정을 통하여 비아홀의 충전면(16), 즉 비아홀에 충전된 포토 레지스트(24)의 돌출부를 평탄화하는 공정을 더 수행할 수 있다. 비아홀에 충전된 포토 레지스트(24)의 돌출부는 액상 포토 레지스트(22)가 인쇄되는 과정에서 돌출되어 경화된 부분이다. 비아홀에 충전된 포토 레지스트(24)의 돌출부를 버프(buff) 연마를 통해 제거함으로써 비아홀의 충전면(16)을 평평하게 하고 기판 전체를 평탄하게 할 수 있다.On the other hand, after the process of drying the liquid photoresist 22 filled in the via hole, if necessary, the process of flattening the filling surface 16 of the via hole, that is, the projection of the photoresist 24 filled in the via hole, is carried out through a polishing process. You can do more. The protrusion of the photoresist 24 filled in the via hole is a portion that protrudes and hardens during the process of printing the liquid photoresist 22. By removing the protrusions of the photoresist 24 filled in the via holes through buff polishing, the filling surface 16 of the via holes can be flattened and the entire substrate can be flattened.

본 발명의 제1 실시예에 따르면 비아홀(6) 충전된 액상 포토 레지스트를 건조시키고 나서 도 6 및 도 7에 도시된 바와 같이 금속층(14)에 에칭 레지스트(32)를 형성한다(S500).According to the first exemplary embodiment of the present invention, after the liquid photoresist filled with the via hole 6 is dried, an etching resist 32 is formed in the metal layer 14 as shown in FIGS. 6 and 7 (S500).

금속층(14)에 에칭 레지스트를 형성하기 위해 먼저 도 6과 같이 금속층(14)에 액상 포토 레지스트(20)를 도포한다(S511). In order to form an etching resist on the metal layer 14, first, a liquid photoresist 20 is applied to the metal layer 14 as shown in FIG. 6 (S511).

그리고 나서 액상 포토 레지스트(20)에 아트워크 필름을 적층한다. 아트워크 필름에는 인쇄회로기판에 형성하고자 하는 회로 및 비아의 패턴이 출력되어 있다. 그리고 아트워크 필름이 적층된 액상 포토 레지스트(20)를 자외선에 노광시킴으로써(S512) 액상 포토 레지스트(20)를 선택적으로 경화시킨다. Then, the artwork film is laminated on the liquid photoresist 20. The artwork film outputs a pattern of circuits and vias to be formed on a printed circuit board. The liquid photoresist 20 is selectively cured by exposing the liquid photoresist 20 on which the artwork film is laminated to ultraviolet rays (S512).

그리고 나서 아트워크 필름을 제거한 후 경화되지 않은 액상 포토 레지스트(20)를 선택적으로 제거할 수 있는 현상액을 공급함으로써 도 7과 같이 액상 포토 레지스트를 이용한 에칭 레지스트(32)를 형성할 수 있다.Then, the etching film 32 using the liquid photoresist may be formed by supplying a developer capable of selectively removing the uncured liquid photoresist 20 after removing the artwork film.

본 발명의 제1 실시예에 따르면 액상 포토 레지스트(20)를 금속층(14)에 도포함으로써 금속층에 대한 밀착력 및 패턴의 해상도가 높은 에칭 레지스트(32)를 형성할 수 있다.According to the first embodiment of the present invention, by applying the liquid photoresist 20 to the metal layer 14, the etching resist 32 having high adhesion to the metal layer and resolution of the pattern can be formed.

도 7에 도시된 에칭 레지스트(32)는 인쇄회로기판에 형성하고자 하는 회로 및 비아의 패턴에 상응하여 형성된다.The etching resist 32 shown in FIG. 7 is formed corresponding to the pattern of circuits and vias to be formed on the printed circuit board.

다음으로 도 8에 도시된 바와 같이 금속층(14)에 에칭 용액을 공급함으로써 에칭 레지스트(32)에 의해 커버되지 않은 금속층(14)을 식각한다(S600).Next, as shown in FIG. 8, the etching solution is supplied to the metal layer 14 to etch the metal layer 14 which is not covered by the etching resist 32 (S600).

그리고 나서 도 9에 도시된 바와 같이 에칭 레지스트(32) 및 비아홀에 충전된 포토 레지스트(24)를 제거한다(S700). 에칭 레지스트(32) 및 비아홀에 충전된 포토 레지스트(24)는 노즐에서 분사되는 고압의 식각액을 이용함으로써 제거할 수 있다.Then, as shown in FIG. 9, the etching resist 32 and the photoresist 24 filled in the via hole are removed (S700). The etching resist 32 and the photoresist 24 filled in the via holes can be removed by using a high-pressure etching solution sprayed from the nozzle.

금속층(14)에 형성된 에칭 레지스트 및 비아홀에 충전된 포토 레지스트(24)를 제거함으로써 도 9와 같이 절연 기판(10)에는 회로패턴(40), 블라인드 비아(42), 비아(44)가 형성될 수 있다.By removing the etching resist formed in the metal layer 14 and the photoresist 24 filled in the via hole, the circuit pattern 40, the blind via 42, and the via 44 are formed in the insulating substrate 10 as shown in FIG. 9. Can be.

본 실시예에 따르면 액상 포토 레지스트(20)를 이용하여 비아홀(6)을 충전하고 밀착력 및 해상도가 높은 에칭 레지스트(32)를 형성함으로써 비아(44)와 회로패턴(40)의 피치를 줄일 수 있다. According to the present exemplary embodiment, the pitch of the via 44 and the circuit pattern 40 may be reduced by filling the via hole 6 using the liquid photoresist 20 and forming the etching resist 32 having high adhesion and resolution. .

이하 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to a second embodiment of the present invention will be described.

도 10은 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 11 내지 도 14는 제2 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 11 내지 도 14를 참조하면, 블라인드 비아(8), 절연 기판(10), 금속층(14), 비아홀의 충전면(16), 비아홀에 충전된 포토 레지스트(24), 포토 레지스 트 필름(28), 포토 레지스트 필름을 이용한 에칭 레지스트(34), 회로패턴(40), 블라인드 비아(42), 비아(44)가 도시되어 있다.10 is a flowchart illustrating a method of manufacturing a printed circuit board according to the second embodiment of the present invention, and FIGS. 11 to 14 are flowcharts illustrating a process of manufacturing a printed circuit board according to the second embodiment. 11 to 14, the blind via 8, the insulating substrate 10, the metal layer 14, the filling surface 16 of the via hole, the photoresist 24 filled in the via hole, and the photo resist film 28 are described. ), An etching resist 34 using a photoresist film, a circuit pattern 40, a blind via 42, and a via 44 are shown.

본 발명의 제2 실시예에서 비아홀(6)이 가공된 절연 기판(10)을 제공하는 단계(S100), 무전해 도금을 통하여 절연 기판(10)의 표면 및 비아홀(6) 내벽에 시드층(12)을 형성하는 단계(S200), 전해 도금을 통하여 시드층(12)에 금속층(14)을 형성하는 단계(S300) 및 비아홀 내부에 액상 포토 레지스트를 충전하는 단계(S400)는, 도 2 내지 도 5에서 도시된 본 발명의 제1 실시예의 공정과 동일하게 수행된다.In the second embodiment of the present invention to provide an insulating substrate 10 in which the via hole 6 is processed (S100), the seed layer (on the surface of the insulating substrate 10 and the inner wall of the via hole 6 through electroless plating) 12) forming the metal layer 14 in the seed layer 12 through electroplating (S200) and filling the liquid photoresist in the via hole (S400) are shown in FIGS. It is carried out in the same manner as the process of the first embodiment of the present invention shown in FIG.

즉, 본 발명의 제2 실시예는 본 발명의 제1 실시예와 동일한 방식으로 금속층(14)이 형성된 절연 기판(10)의 비아홀(6)에 액상 포토 레지스트를 충전시킨다. 그리고 나서 전술한 바와 같이 비아홀에 충전된 액상 포토 레지스트를 건조시킴으로써(S450) 경화된 상태의 비아홀에 충전된 포토 레지스트(24)가 형성된다. 또한 필요에 따라서 연마 공정을 통하여 비아홀의 충전면(16)을 평탄화할 수 있다.That is, the second embodiment of the present invention fills the via hole 6 of the insulating substrate 10 on which the metal layer 14 is formed in the same manner as the first embodiment of the present invention. Then, as described above, by drying the liquid photoresist filled in the via hole (S450), the photoresist 24 filled in the via hole in the hardened state is formed. In addition, if necessary, the filling surface 16 of the via hole may be planarized through a polishing process.

다음으로 도 11 및 도 12에 도시된 바와 같이 금속층(14)에 에칭 레지스트(34)를 형성한다(S500). 본 발명의 제2 실시예에 따르면 에칭 레지스트(34)를 형성하기 위하여 먼저 도 11과 같이 금속층(14)에 포토 레지스트 필름(28)을 적층한다(S521).Next, as shown in FIGS. 11 and 12, an etching resist 34 is formed on the metal layer 14 (S500). According to the second embodiment of the present invention, in order to form the etching resist 34, the photoresist film 28 is laminated on the metal layer 14 as shown in FIG. 11 (S521).

그리고 나서 포토 레지스트 필름(28)에 아트워크 필름을 적층한다. 아트워크 필름에는 인쇄회로기판에 형성하고자 하는 회로 및 비아의 패턴이 출력되어 있다. 그리고 아트워크 필름이 적층된 포토 레지스트 필름(28)을 자외선에 노광시킴으로 써(S522) 포토 레지스트 필름(28)을 선택적으로 경화시킨다. Then, the artwork film is laminated on the photoresist film 28. The artwork film outputs a pattern of circuits and vias to be formed on a printed circuit board. The photoresist film 28 having the artwork film laminated thereon is exposed to ultraviolet rays (S522) to selectively cure the photoresist film 28.

그리고 나서 아트워크 필름을 제거한 후, 경화되지 않은 포토 레지스트 필름(28)을 선택적으로 제거할 수 있는 현상액을 공급함으로써 도 7과 같이 포토 레지스트 필름을 이용한 에칭 레지스트(34)를 형성할 수 있다.Then, after the artwork film is removed, the etching resist 34 using the photoresist film can be formed by supplying a developer capable of selectively removing the uncured photoresist film 28.

도 12에 도시된 에칭 레지스트(34)는 인쇄회로기판에 형성하고자 하는 회로 및 비아의 패턴에 상응하여 형성된다.The etching resist 34 shown in FIG. 12 is formed corresponding to the pattern of circuits and vias to be formed on the printed circuit board.

다음으로 도 13에 도시된 바와 같이 금속층(14)에 에칭 용액을 공급함으로써 에칭 레지스트(34)에 의해 커버되지 않은 금속층(14)을 식각한다(S600).Next, as shown in FIG. 13, the etching solution is supplied to the metal layer 14 to etch the metal layer 14 not covered by the etching resist 34 (S600).

그리고 나서 도 14에 도시된 바와 같이 에칭 레지스트(34) 및 비아홀에 충전된 포토 레지스트(24)를 제거한다(S700). 전술한 바와 같이 에칭 레지스트(34) 및 비아홀에 충전된 포토 레지스트(24)는 노즐에서 분사되는 고압의 식각액을 이용함으로써 제거할 수 있다.Then, as shown in FIG. 14, the etching resist 34 and the photoresist 24 filled in the via hole are removed (S700). As described above, the etching resist 34 and the photoresist 24 filled in the via holes can be removed by using a high-pressure etching solution sprayed from the nozzle.

금속층(14)에 형성된 에칭 레지스트(34) 및 비아홀에 충전된 포토 레지스트(24)를 제거함으로써 도 14와 같이 본 발명의 제2 실시예에 따른 회로패턴(40), 블라인드 비아(42), 비아(44)가 형성될 수 있다.By removing the etching resist 34 formed in the metal layer 14 and the photoresist 24 filled in the via holes, as shown in FIG. 14, the circuit pattern 40, the blind via 42, and the via according to the second embodiment of the present invention are illustrated in FIG. 14. 44 may be formed.

이하 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to a third embodiment of the present invention will be described.

도 15는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 16 내지 도 19는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 16 내지 도 19를 참조하면, 비아홀(6), 블라인드 비아(8), 절연 기판(10), 금속층(14), 액상 포토 레지스트(20), 비아홀에 충전된 포 토 레지스트(24), 스크린 인쇄방식을 이용한 에칭 레지스트(36)가 도시되어 있다.15 is a flowchart illustrating a method of manufacturing a printed circuit board according to the third embodiment of the present invention, and FIGS. 16 to 19 are flowcharts illustrating a process of manufacturing a printed circuit board according to the third embodiment of the present invention. 16 through 19, via holes 6, blind vias 8, insulating substrate 10, metal layer 14, liquid photoresist 20, photoresist 24 filled in via holes, and a screen. An etching resist 36 using a printing method is shown.

본 발명의 제3 실시예에서 비아홀(6)이 가공된 절연 기판(10)을 제공하는 단계(S100), 무전해 도금을 통하여 절연 기판(10)의 표면 및 비아홀(6)의 내벽에 시드층(12)을 형성하는 단계(S200), 전해 도금을 통하여 시드층(12)에 금속층(14)을 형성하는 단계(S300)는 도 2 내지 도 4에서 도시된 본 발명의 제1 실시예의 공정과 동일하게 수행된다.In the third embodiment of the present invention to provide an insulating substrate 10 in which the via hole 6 is processed (S100), the seed layer on the surface of the insulating substrate 10 and the inner wall of the via hole 6 through electroless plating (S200), the step (S300) of forming the metal layer 14 on the seed layer 12 through electroplating is the process of the first embodiment of the present invention shown in Figs. The same is done.

본 발명의 제3 실시예는 전술한 본 발명의 제1 실시예 및 제2 실시예와 달리 스크린 인쇄 방식을 통하여 동시에 비아홀(6) 내부 및 금속층(14)에 액상 포토 레지스트(20)를 인쇄한다(S400, S531).Unlike the first and second embodiments of the present invention, the third embodiment of the present invention simultaneously prints the liquid photoresist 20 inside the via hole 6 and the metal layer 14 through screen printing. (S400, S531).

도 16에 도시된 바와 같이 한번의 스퀴즈 공정을 통하여 비아홀(6) 내부 및 금속층(14)에 액상 포토 레지스트(20)가 충전 및 인쇄된다.As shown in FIG. 16, the liquid photoresist 20 is filled and printed into the via hole 6 and the metal layer 14 through one squeeze process.

본 발명의 제3 실시예에 따르면 인쇄회로기판에 형성하고자 하는 회로 및 비아에 상응하는 패턴을 구비한 스크린을 이용하여 액상 포토 레지스트(20)를 스퀴즈한다. 이 과정에서 비아홀(6)의 내부에 액상 포토 레지스트(20)가 충전됨과 동시에 금속층(14)에 액상 포토 레지스트(20)가 인쇄될 수 있다.According to the third embodiment of the present invention, the liquid photoresist 20 is squeezed using a screen having a pattern corresponding to a circuit and vias to be formed on a printed circuit board. In this process, the liquid photoresist 20 may be filled in the via hole 6 and the liquid photoresist 20 may be printed on the metal layer 14.

즉 본 실시예에 따르면 비아홀(6) 내부에 액상 포토 레지스트(20)를 충전하는 단계(S400) 및 금속층(14)에 액상 포토 레지스트(20)를 인쇄하는 단계(S531)는 동일한 스크린 인쇄 공정을 통하여 액상 포토 레지스트(20)를 스퀴즈하는 과정에서 동시에 수행될 수 있다.That is, according to the present exemplary embodiment, the filling of the liquid photoresist 20 into the via hole 6 (S400) and the printing of the liquid photoresist 20 on the metal layer 14 (S531) may be performed in the same screen printing process. It can be performed simultaneously in the process of squeezing the liquid photo resist 20 through.

그리고 나서 금속층에 인쇄된 액상 포토 레지스트(20)를 건조시킨다(S532). 또한 비아홀 내부에 충전된 액상 포토 레지스트(20)도 건조 과정에서 동시에 경화됨으로써 비아홀 내부에 충전된 포토 레지스트(24)가 형성될 수 있다. 액상 포토 레지스트(20)를 건조시키는 공정은 전술한 바와 동일하게 수행될 수 있다.Then, the liquid photoresist 20 printed on the metal layer is dried (S532). In addition, since the liquid photoresist 20 filled in the via hole is also simultaneously cured in a drying process, the photoresist 24 filled in the via hole may be formed. The process of drying the liquid photoresist 20 may be performed in the same manner as described above.

금속층에 인쇄된 액상 포토 레지스트(20)를 건조시킴으로써 도 17에 도시된 바와 같이 금속층(14)에 스크린 인쇄 방식을 이용한 에칭 레지스트(36)가 형성될 수 있다. 도 17에 도시된 에칭 레지스트(36)는 스크린이 구비한 회로 및 비아의 패턴에 상응하여 형성된다.By drying the liquid photoresist 20 printed on the metal layer, an etching resist 36 using a screen printing method may be formed on the metal layer 14 as shown in FIG. 17. The etching resist 36 shown in FIG. 17 is formed corresponding to the pattern of circuits and vias provided with the screen.

다음으로 도 18에 도시된 바와 같이 금속층(14)에 에칭 용액을 공급함으로써 에칭 레지스트(36)에 의해 커버되지 않은 금속층(14)을 식각한다(S600).Next, as shown in FIG. 18, the metal layer 14 which is not covered by the etching resist 36 is etched by supplying the etching solution to the metal layer 14 (S600).

그리고 나서 도 19에 도시된 바와 같이 에칭 레지스트(36) 및 비아홀에 충전된 포토 레지스트(24)를 제거한다(S700). 전술한 바와 같이 에칭 레지스트(36) 및 비아홀에 충전된 포토 레지스트(24)는 노즐에서 분사되는 고압의 식각액을 이용함으로써 제거할 수 있다.Thereafter, as shown in FIG. 19, the etching resist 36 and the photoresist 24 filled in the via hole are removed (S700). As described above, the etching resist 36 and the photoresist 24 filled in the via holes can be removed by using a high-pressure etching solution sprayed from the nozzle.

금속층(14)에 형성된 에칭 레지스트(36) 및 비아홀에 충전된 포토 레지스트(24)를 제거함으로써 도 18와 같이 본 발명의 제3 실시예에 따른 회로패턴(40), 블라인드 비아(42), 비아(44)가 형성될 수 있다.By removing the etching resist 36 formed in the metal layer 14 and the photoresist 24 filled in the via holes, as shown in FIG. 18, the circuit pattern 40, the blind via 42, and the via according to the third embodiment of the present invention are illustrated in FIG. 18. 44 may be formed.

본 실시예에 따르면 액상 포토 레지스트(20)를 이용한 스크린 인쇄방식을 통하여 밀착력 및 해상도가 높은 에칭 레지스트(36)를 형성함으로써 비아(44)와 회로패턴(40)의 피치를 줄일 수 있다.According to the present exemplary embodiment, the pitch of the via 44 and the circuit pattern 40 may be reduced by forming the etching resist 36 having high adhesion and resolution through the screen printing method using the liquid photoresist 20.

이하 본 발명의 제4 실시예에 따른 인쇄회로기판 제조방법을 설명한다.Hereinafter, a method of manufacturing a printed circuit board according to a fourth exemplary embodiment of the present invention will be described.

도 20은 본 발명의 제4 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 21 내지 도 25는 본 발명의 제4 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 21 내지 도 25를 참조하면, 비아홀(6), 절연 기판(10), 금속층(14), 비아홀의 충전면(16), 액상 포토 레지스트(20), 비아홀에 충전된 포토 레지스트(24), 에칭 레지스트(30), 회로패턴(40), 블라인드 비아(42)가 도시되어 있다.20 is a flowchart illustrating a method of manufacturing a printed circuit board according to the fourth embodiment of the present invention, and FIGS. 21 to 25 are flowcharts illustrating a process of manufacturing a printed circuit board according to the fourth embodiment of the present invention. 21 through 25, the via hole 6, the insulating substrate 10, the metal layer 14, the filling surface 16 of the via hole, the liquid photo resist 20, the photo resist 24 filled in the via hole, Etch resist 30, circuit pattern 40, and blind via 42 are shown.

본 발명의 제4 실시예에서 비아홀(6)이 가공된 절연 기판(10)을 제공하는 단계(S100), 무전해 도금을 통하여 절연 기판(10)의 표면 및 비아홀(6)의 내벽에 시드층(12)을 형성하는 단계(S200), 전해 도금을 통하여 시드층(12)에 금속층(14)을 형성하는 단계(S300) 및 비아홀(6) 내부에 액상 포토 레지스트를 충전하는 단계(S400)는 도 2 내지 도 5에서 도시된 본 발명의 제1 실시예의 공정과 동일하게 수행된다.In the fourth exemplary embodiment of the present invention, a step of providing an insulating substrate 10 having a via hole 6 processed therein (S100), and a seed layer on the surface of the insulating substrate 10 and the inner wall of the via hole 6 through electroless plating. (S200), forming the metal layer 14 in the seed layer 12 through electroplating (S300) and filling the liquid photoresist in the via hole 6 (S400) It is carried out in the same manner as the process of the first embodiment of the present invention shown in Figs.

즉, 본 발명의 제4 실시예는 본 발명의 제1 실시예와 동일한 방식으로 금속층(14)이 형성된 절연 기판(10)의 비아홀(6)에 액상 포토 레지스트를 충전시킨다. 그리고 나서 전술한 바와 같이 비아홀에 충전된 액상 포토 레지스트를 건조시킨다(S450). 비아홀에 충전된 액상 포토 레지스트를 건조시킴으로써 도 21에 도시된 비아홀에 충전된 포토 레지스트(24)가 형성된다. 또한 필요에 따라서 연마 공정을 통하여 비아홀의 충전면(16)을 평탄화할 수 있다.That is, in the fourth embodiment of the present invention, the liquid photoresist is filled in the via hole 6 of the insulating substrate 10 on which the metal layer 14 is formed in the same manner as the first embodiment of the present invention. Then, as described above, the liquid photoresist filled in the via hole is dried (S450). The photoresist 24 filled in the via holes shown in FIG. 21 is formed by drying the liquid photo resist filled in the via holes. In addition, if necessary, the filling surface 16 of the via hole may be planarized through a polishing process.

다음으로 도 21 내지 도 23에 도시된 바와 같이 금속층(14)에 에칭 레지스트(30)를 형성한다(S505). 본 발명의 제4 실시예에서 에칭 레지스트(30)는 비아 홀(6)의 일측만을 커버한 상태에서 비아홀(6) 주변의 금속층(14)이 노출되도록 형성되어 있다.Next, as shown in FIGS. 21 to 23, an etching resist 30 is formed on the metal layer 14 (S505). In the fourth exemplary embodiment of the present invention, the etching resist 30 is formed such that the metal layer 14 around the via hole 6 is exposed while only covering one side of the via hole 6.

본 발명의 제4 실시예에 따르면, 에칭 레지스트(30)를 형성하기 위하여 먼저 도 21과 같이 금속층(14)에 액상 포토 레지스트(20)를 도포한다.According to the fourth embodiment of the present invention, in order to form the etching resist 30, the liquid photoresist 20 is first applied to the metal layer 14 as shown in FIG. 21.

그리고 나서 전술한 본 발명의 제1 실시예와 동일한 방식으로 에칭 레지스트를 형성할 수 있다. 즉 액상 포토 레지스트(20)를 선택적으로 노광시킨 후 현상함으로써 에칭 레지스트(30)가 형성된다.The etching resist can then be formed in the same manner as in the first embodiment of the present invention described above. That is, the etching resist 30 is formed by selectively exposing and developing the liquid photoresist 20.

본 발명의 제4 실시예에 따르면 에칭 레지스트(30)는 비아홀(6)의 일측만을 커버하도록 형성되어 있다. 즉 도 22에 도시된 바와 같이 에칭 레지스트(30)가 비아홀(6)의 전면을 커버하여 형성되지 않고 비아홀(6)의 일측만을 커버한다.According to the fourth embodiment of the present invention, the etching resist 30 is formed to cover only one side of the via hole 6. That is, as shown in FIG. 22, the etching resist 30 is not formed to cover the entire surface of the via hole 6, but only one side of the via hole 6.

도 23는 본 발명의 제4 실시예에 따른 인쇄회로기판 제조 방법에서 금속층(14)에 에칭 레지스트(30)를 형성하는 공정을 나타낸 평면도이다.FIG. 23 is a plan view illustrating a process of forming an etching resist 30 on a metal layer 14 in the method of manufacturing a printed circuit board according to the fourth embodiment of the present invention.

도 23에 도시된 바와 같이 에칭 레지스트(30)는 포토 레지스트(24)로 충전된 비아홀(6)의 일부만을 커버하여 형성되어 있다. 그러므로 비아홀(6) 주변의 금속층(14)은 에칭 레지스트(30)가 형성되지 않고 노출되어 있다.As shown in FIG. 23, the etching resist 30 is formed to cover only a part of the via hole 6 filled with the photoresist 24. Therefore, the metal layer 14 around the via hole 6 is exposed without forming the etching resist 30.

도 22 및 도 23와 같이 에칭 레지스트(30)를 형성(S505)하고 나서, 도 24에 도시된 바와 같이 금속층(14)에 에칭 용액을 공급함으로써 에칭 레지스트(30)에 의해 커버되지 않은 금속층(14)을 식각한다(S600).After forming the etching resist 30 (S505) as shown in FIGS. 22 and 23, and then supplying the etching solution to the metal layer 14 as shown in FIG. 24, the metal layer 14 not covered by the etching resist 30 is shown. Etch) (S600).

그리고 나서 도 25에 도시된 바와 같이 에칭 레지스트(30) 및 비아홀에 충전된 포토 레지스트(24)를 제거한다(S700). 전술한 바와 같이 에칭 레지스트(30) 및 비아홀에 충전된 포토 레지스트(24)는 노즐에서 분사되는 고압의 식각액을 이용함으로써 제거할 수 있다.Then, as shown in FIG. 25, the etching resist 30 and the photoresist 24 filled in the via holes are removed (S700). As described above, the photoresist 24 filled in the etching resist 30 and the via hole may be removed by using a high-pressure etching solution sprayed from the nozzle.

금속층(14)에 형성된 에칭 레지스트(30) 및 비아홀에 충전된 포토 레지스트(24)를 제거함으로써 도 25와 같이 본 발명의 제3 실시예에 따른 회로패턴(40) 및 블라인드 비아(42)가 형성될 수 있다.By removing the etching resist 30 formed in the metal layer 14 and the photoresist 24 filled in the via holes, the circuit pattern 40 and the blind via 42 according to the third embodiment of the present invention are formed as shown in FIG. 25. Can be.

본 발명의 제4 실시예에 따라 에칭 레지스트(30)를 도 22 및 도 23와 같이 형성함으로써 랜드리스 비아를 형성할 수 있다. 도 25에 도시된 바와 같이 블라인드 비아 주변의 금속층(14)은 식각되어 없어진다. 즉 도 22 및 도 23에서 에칭 레지스트(30)에 의해 커버되지 않은 비아홀(6) 주변의 금속층(14)은 에칭 공정에서 식각된다. 따라서 도 25와 같이 비아와 연결되는 회로패턴을 제외한 비아 주변 금속층이 없는 랜드리스 비아가 형성될 수 있다.According to the fourth exemplary embodiment of the present invention, landless vias may be formed by forming the etching resist 30 as shown in FIGS. 22 and 23. As shown in FIG. 25, the metal layer 14 around the blind via is etched away. That is, in FIGS. 22 and 23, the metal layer 14 around the via hole 6 not covered by the etching resist 30 is etched in the etching process. Therefore, as shown in FIG. 25, a landless via having no metal layer around the via except for a circuit pattern connected to the via may be formed.

본 실시예에 따르면 액상 포토 레지스트(20)를 이용하여 비아홀(6) 충전하고 비아홀(6)의 일부를 커버함으로써 비아홀(6) 주변의 금속층(14)을 노출시키는 에칭 레지스트(30)를 형성함으로써 랜드리스 비아의 형성이 가능하여 비아와 회로패턴의 피치를 미세하게 형성할 수 있다.According to this embodiment, by forming the etching resist 30 which exposes the metal layer 14 around the via hole 6 by filling the via hole 6 using the liquid photoresist 20 and covering a part of the via hole 6. Landless vias can be formed to form fine pitches of vias and circuit patterns.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재하며 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention and described above with reference to the preferred embodiments of the present invention, but those of ordinary skill in the art will have the following claims It will be understood that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as described.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to a first embodiment of the present invention.

도 2 내지 도 9는 본 발명의 제1 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.2 to 9 are flow charts showing a printed circuit board manufacturing process according to the first embodiment of the present invention.

도 10은 본 발명의 제2 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.10 is a flowchart illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention.

도 11 내지 도 14는 제2 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.11 to 14 are flowcharts showing a printed circuit board manufacturing process according to the second embodiment.

도 15는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.15 is a flowchart illustrating a method of manufacturing a printed circuit board according to a third embodiment of the present invention.

도 16 내지 도 19는 본 발명의 제3 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.16 to 19 are flow charts showing a printed circuit board manufacturing process according to the third embodiment of the present invention.

도 20은 본 발명의 제4 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도. 20 is a flowchart illustrating a method of manufacturing a printed circuit board according to a fourth embodiment of the present invention.

도 21 내지 도 25는 본 발명의 제4 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.21 to 25 are flow charts showing a printed circuit board manufacturing process according to the fourth embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

2: 블라인드 비아홀 4: 관통 비아홀2: blind via hole 4: through via hole

6: 비아홀 8: 블라인드 비아6: via hole 8: blind via

10: 절연 기판 12: 시드층10: insulating substrate 12: seed layer

14: 금속층 14: metal layer

16: 비아홀의 충전면16: filling surface of via hole

20: 액상 포토 레지스트20: liquid photoresist

22: 비아홀에 충전된 액상 포토 레지스트22: liquid photoresist filled in via holes

24: 비아홀에 충전된 포토 레지스트24: Photoresist Filled in Via Hole

28: 포토 레지스트 필름28: photoresist film

30: 에칭 레지스트30: etching resist

32: 액상 포토 레지스트를 이용한 에칭 레지스트32: etching resist using liquid photoresist

34: 포토 레지스트 필름을 이용한 에칭 레지스트34: etching resist using a photoresist film

36: 스크린 인쇄 방식을 이용한 에칭 레지스트36: etching resist using screen printing method

40: 회로패턴40: circuit pattern

42: 블라인드 비아 44: 비아42: blind via 44: via

Claims (11)

비아홀이 형성된 절연 기판을 제공하는 단계;Providing an insulating substrate having via holes formed therein; 상기 절연 기판의 표면 및 상기 비아홀의 내벽에 금속층을 형성하는 단계;Forming a metal layer on a surface of the insulating substrate and an inner wall of the via hole; 상기 비아홀 내부에 액상 포토 레지스트를 충전하는 단계;Filling a liquid photoresist into the via hole; 상기 금속층에 회로패턴 및 비아패턴에 상응하는 에칭 레지스트를 형성하는 단계;Forming an etching resist on the metal layer corresponding to the circuit pattern and the via pattern; 상기 금속층에 에칭 용액을 공급하는 단계; 및Supplying an etching solution to the metal layer; And 상기 에칭 레지스트 및 상기 비아홀에 충전된 포토 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.Removing the etching resist and the photoresist filled in the via hole. 제1항에 있어서,The method of claim 1, 상기 절연 기판의 표면 및 상기 비아홀의 내벽에 금속층을 형성하는 단계는,Forming a metal layer on the surface of the insulating substrate and the inner wall of the via hole, 무전해 도금을 통하여 상기 절연 기판의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계; 및Forming a seed layer on a surface of the insulating substrate and an inner wall of the via hole through electroless plating; And 전해 도금을 통하여 상기 시드층에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.And forming a metal layer in the seed layer through electroplating. 제1항에 있어서,The method of claim 1, 상기 비아홀 내부에 액상 포토 레지스트를 충전하는 단계는,Filling the liquid photoresist inside the via hole, 스크린 인쇄 방식을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.Printed circuit board manufacturing method characterized in that carried out through the screen printing method. 제1항에 있어서,The method of claim 1, 상기 비아홀 내부에 액상 포토 레지스트를 충전하는 단계와 상기 금속층에 에칭 레지스트를 형성하는 단계 사이에,Between filling a liquid photoresist in the via hole and forming an etching resist in the metal layer, 상기 비아홀에 충전된 액상 포토 레지스트를 건조시키는 단계를 더 포함하는 인쇄회로기판 제조방법.And drying the liquid photoresist filled in the via hole. 제4항에 있어서,The method of claim 4, wherein 상기 비아홀에 충전된 액상 포토 레지스트를 건조시키는 단계와 상기 금속층에 에칭 레지스트를 형성하는 단계 사이에,Between the step of drying the liquid photoresist filled in the via hole and forming an etching resist in the metal layer, 연마 공정을 통하여 상기 비아홀의 충전면을 평탄화하는 단계를 더 포함하는 인쇄회로기판 제조방법.And flattening the filling surface of the via hole through a polishing process. 제1항에 있어서,The method of claim 1, 상기 금속층에 에칭 레지스트를 형성하는 단계는,Forming an etching resist on the metal layer, 상기 금속층에 액상 포토 레지스트를 도포하는 단계; 및Applying a liquid photoresist to the metal layer; And 상기 금속층에 도포된 액상 포토 레지스트를 선택적으로 노광하고 현상하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.And selectively exposing and developing the liquid photoresist applied to the metal layer. 제1항에 있어서,The method of claim 1, 상기 금속층에 에칭 레지스트를 형성하는 단계는,Forming an etching resist on the metal layer, 상기 금속층에 포토 레지스트 필름을 적층하는 단계; 및Stacking a photoresist film on the metal layer; And 상기 포토 레지스트 필름을 선택적으로 노광하고 현상하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.And selectively exposing and developing the photoresist film. 제1항에 있어서,The method of claim 1, 상기 금속층에 에칭 레지스트를 형성하는 단계는,Forming an etching resist on the metal layer, 스크린 인쇄 방식을 통하여 상기 금속층에 액상 포토 레지스트를 인쇄하는 단계; 및Printing a liquid photoresist on the metal layer through a screen printing method; And 상기 금속층에 인쇄된 액상 포토 레지스트를 건조시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.The method of manufacturing a printed circuit board comprising the step of drying the liquid photoresist printed on the metal layer. 제8항에 있어서,The method of claim 8, 상기 비아홀 내부에 액상 포토 레지스트를 충전하는 단계 및 상기 금속층에 액상 포토 레지스트를 인쇄하는 단계는,Filling the liquid photoresist in the via hole and printing the liquid photoresist on the metal layer, 스크린 인쇄 방식을 통하여 동시에 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.Printed circuit board manufacturing method characterized in that carried out at the same time through the screen printing method. 제1항에 있어서,The method of claim 1, 상기 금속층에 에칭 레지스트를 형성하는 단계는,Forming an etching resist on the metal layer, 상기 에칭 레지스트가 상기 비아홀의 일부를 커버함으로써 상기 비아홀 주변의 금속층이 노출되도록 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.And the etching resist covers a portion of the via hole so that the metal layer around the via hole is exposed. 제1항에 있어서,The method of claim 1, 상기 금속층은 동 도금층인 것을 특징으로 하는 인쇄회로기판 제조방법.Printed circuit board manufacturing method, characterized in that the metal layer is a copper plating layer.
KR1020080005289A 2008-01-17 2008-01-17 Manufacturing Method for Printed Circuit Board KR100924810B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080005289A KR100924810B1 (en) 2008-01-17 2008-01-17 Manufacturing Method for Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080005289A KR100924810B1 (en) 2008-01-17 2008-01-17 Manufacturing Method for Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20090079373A KR20090079373A (en) 2009-07-22
KR100924810B1 true KR100924810B1 (en) 2009-11-03

Family

ID=41290577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080005289A KR100924810B1 (en) 2008-01-17 2008-01-17 Manufacturing Method for Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR100924810B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177779B1 (en) 2011-08-08 2012-08-30 대명전자주식회사 Method for disposing of via-hole of pcb, and suction plate using the same
KR101555673B1 (en) * 2013-11-20 2015-09-24 주식회사 비에이치 Manufacturing method for flexible printed circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089986B1 (en) 2009-12-24 2011-12-05 삼성전기주식회사 Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187925A (en) 1997-09-08 1999-03-30 Asahi Chem Res Lab Ltd Manufacture of multilayered circuit board
KR100195925B1 (en) 1996-11-07 1999-06-15 구자홍 Control method of full automatic washing machine having microphone
KR100619349B1 (en) 2004-12-06 2006-09-08 삼성전기주식회사 Method for forming circuit pattern of printed circuit board
KR20070106173A (en) * 2006-04-28 2007-11-01 삼성전기주식회사 Printed circuit board and preparing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195925B1 (en) 1996-11-07 1999-06-15 구자홍 Control method of full automatic washing machine having microphone
JPH1187925A (en) 1997-09-08 1999-03-30 Asahi Chem Res Lab Ltd Manufacture of multilayered circuit board
KR100619349B1 (en) 2004-12-06 2006-09-08 삼성전기주식회사 Method for forming circuit pattern of printed circuit board
KR20070106173A (en) * 2006-04-28 2007-11-01 삼성전기주식회사 Printed circuit board and preparing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177779B1 (en) 2011-08-08 2012-08-30 대명전자주식회사 Method for disposing of via-hole of pcb, and suction plate using the same
KR101555673B1 (en) * 2013-11-20 2015-09-24 주식회사 비에이치 Manufacturing method for flexible printed circuit board

Also Published As

Publication number Publication date
KR20090079373A (en) 2009-07-22

Similar Documents

Publication Publication Date Title
KR100643934B1 (en) Method of forming circuit pattern of pcb
KR960020642A (en) Printed Circuit Board with Optional Filled Plated Through Hole
KR19980086612A (en) Printed wiring board hole filling method and printed wiring board
JP2007324559A (en) Multilayer circuit board with fine pitch and fabricating method thereof
KR100924810B1 (en) Manufacturing Method for Printed Circuit Board
US20090159317A1 (en) Printed circuit board and method for manufacturing the same
US6290860B1 (en) Process for design and manufacture of fine line circuits on planarized thin film dielectrics and circuits manufactured thereby
TWI524441B (en) Circuit board and method of manufacturing the same
KR101862243B1 (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
JP2004022729A (en) Mounting board and manufacturing method thereof
KR100455892B1 (en) Build-up printed circuit board and manufacturing method thereof
KR100917777B1 (en) Method of manufacturing a printed circuit boardPCB, method of forming a pattern on a base board and PCB
KR20130068660A (en) The printed circuit board and the method for manufacturing the same
KR100997803B1 (en) Manufacturing method of PCB
KR101008676B1 (en) Method For Manufacturing Printed Circuit Board
JP4479180B2 (en) Multilayer circuit board manufacturing method
KR101715941B1 (en) The method for manufacturing the printed circuit board
KR100688865B1 (en) Bump forming method and manufacturing method for printed circuit board using the same
US20030215566A1 (en) Fine patterning and fine solid via process for multi-layer substrate
KR100832649B1 (en) Embedded Resistor Printed Circuit Board and Fabricating Method of the same
JP2003324027A (en) Method of manufacturing laminated electronic component
KR100932535B1 (en) Printed circuit board with embedded resistor and manufacturing method
KR100871034B1 (en) Fabricating method of paste bump for printed circuit board
KR100871030B1 (en) Fabricating method of embedded resistor printed circuit board
KR20110083984A (en) Method for fabricating printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee