KR100919366B1 - Method of forming patterns in semiconductor device - Google Patents

Method of forming patterns in semiconductor device Download PDF

Info

Publication number
KR100919366B1
KR100919366B1 KR1020070140328A KR20070140328A KR100919366B1 KR 100919366 B1 KR100919366 B1 KR 100919366B1 KR 1020070140328 A KR1020070140328 A KR 1020070140328A KR 20070140328 A KR20070140328 A KR 20070140328A KR 100919366 B1 KR100919366 B1 KR 100919366B1
Authority
KR
South Korea
Prior art keywords
pattern
exposure
photoresist
forming
energy
Prior art date
Application number
KR1020070140328A
Other languages
Korean (ko)
Other versions
KR20090072266A (en
Inventor
정우영
심귀황
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140328A priority Critical patent/KR100919366B1/en
Priority to US12/163,463 priority patent/US20090170033A1/en
Priority to CNA2008101320355A priority patent/CN101471234A/en
Priority to JP2008199210A priority patent/JP2009164563A/en
Publication of KR20090072266A publication Critical patent/KR20090072266A/en
Application granted granted Critical
Publication of KR100919366B1 publication Critical patent/KR100919366B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 반도체 기판 상에 포토레지스트막을 형성하는 단계, 노광 공정을 실시하여 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 빛이 조사된 포토레지스트막에 노광영역을 형성하는 단계, 노광영역을 제거하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법으로 이루어진다.The present invention provides a method of forming a photoresist film on a semiconductor substrate, performing an exposure process to form an exposure area on a photoresist film irradiated with light corresponding to an intermediate value between maximum exposure energy and minimum exposure energy, and exposing the exposure area. And forming a photoresist pattern to form the pattern of the semiconductor device.

노광 공정, 포토레지스트, 광원, 중간 에너지, 현상공정, 미세패턴 Exposure process, photoresist, light source, intermediate energy, development process, fine pattern

Description

반도체 소자의 패턴 형성 방법{Method of forming patterns in semiconductor device}Method of forming patterns in semiconductor device

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 노광 공정 시 광원의 서로 다른 에너지 영역에서 노광되는 포토레지스트막을 사용하여 미세한 패턴을 형성하는 반도체 소자의 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly, to a pattern forming method of a semiconductor device using a photoresist film exposed in different energy regions of a light source during an exposure process to form a fine pattern.

반도체 소자를 형성하기 위해서는 증착(deposition) 및 식각(etching) 공정을 반복하게 된다. 예를 들면, 증착 공정은 도전막이나 절연막과 같은 층(layer)을 형성하는 공정이며, 식각 공정은 증착된 층(layer)을 제거하거나, 일부를 제거하여 패턴을 형성하는 공정이라 할 수 있으며, 패턴을 형성하는 공정을 패터닝(patterning) 공정이라 할 수 있다. In order to form a semiconductor device, deposition and etching processes are repeated. For example, the deposition process may be a process of forming a layer such as a conductive film or an insulating film, and the etching process may be referred to as a process of removing a layer or removing a portion to form a pattern. The process of forming the pattern may be referred to as a patterning process.

특히, 반도체 소자의 집적도가 증가함에 따라 패턴(pattern)의 폭이 점차 좁아지면서 더욱 미세한 패턴이 요구되고 있다. 이를 위해서, 패터닝 공정 또한 개선되어야 하는데, 패터닝 공정은 다음과 같이 실시할 수 있다.In particular, as the degree of integration of semiconductor devices increases, the width of the pattern gradually decreases, and thus a finer pattern is required. To this end, the patterning process must also be improved, and the patterning process can be carried out as follows.

도 1은 종래의 반도체 소자의 패턴 형성 방법을 설명하기 위한 도면이다.1 is a view for explaining a pattern formation method of a conventional semiconductor device.

도 1을 참조하면, 식각 하고자하는 식각 대상막(10)의 상부에 포토레지스트 패턴(12)을 형성하고, 포토레지스트 패턴(12)에 따라 식각 공정을 실시하여 식각 대상막(10)을 패터닝 한다. 이때, 포토레지스트 패턴(12)은 포토레지스트막을 형성한 후에, 노광(expose) 및 현상(develop) 공정을 실시하여 형성할 수 있다.Referring to FIG. 1, the photoresist pattern 12 is formed on the etching target layer 10 to be etched, and the etching target layer 10 is patterned by performing an etching process according to the photoresist pattern 12. . In this case, the photoresist pattern 12 may be formed by performing an exposure and development process after forming a photoresist film.

구체적으로, 식각 대상막(10)의 상부에 포토레지스트막을 형성하고, 패터닝 하고자 하는 패턴이 형성된 슬릿(20)을 사용하여 광원(light)을 조사한다. 이때, 슬릿(20)의 개구부를 통과한 광원이 포토레지스트(12)에 노광되고, 현상 공정 시 포토레지스트막의 종류(예를 들면, 포지티브(positive) 또는 네거티브(negative))에 따라 노광된 영역이 제거되거나 잔류되어 포토레지스트 패턴(12)을 형성할 수 있다. 일반적으로, 포토레지스트 패턴(12) 중 노광영역(12a)은 광원의 에너지(intensity)가 가장 높게 조사된 영역이 된다. 예를 들어, 광원의 최하(minimum) 에너지를 'B'라 하고, 최대(maximum) 에너지를 'A'라고 하면, 최대 에너지(A)가 조사된 영역이 노광되어 후속 현상 공정 시 제거될 수 있다.Specifically, a photoresist film is formed on the etching target layer 10, and a light source is irradiated using the slit 20 on which the pattern to be patterned is formed. At this time, the light source passing through the opening of the slit 20 is exposed to the photoresist 12, and the exposed area according to the kind of photoresist film (for example, positive or negative) during the development process It may be removed or left to form the photoresist pattern 12. In general, the exposure area 12a of the photoresist pattern 12 is a region where the energy of the light source is highest. For example, when the minimum energy of the light source is referred to as 'B' and the maximum energy is referred to as 'A', a region irradiated with the maximum energy A may be exposed and removed in a subsequent development process. .

하지만, 노광 공정에 사용되는 광원에는 패터닝이 가능한 파장(λ)에 한계가 있기 때문에, 반도체 소자의 집적도의 증가로 인하여 더욱 미세패턴을 형성하는 데에 한계가 발생할 수 있다. However, since the light source used in the exposure process has a limit in the wavelength λ that can be patterned, there may be a limit in forming a fine pattern due to an increase in the degree of integration of the semiconductor device.

본 발명이 해결하고자 하는 과제는, 노광 공정 시 광원의 특정 에너지에서 노광되는 포토레지스트막을 사용함으로써 노광 공정의 한계 피치(pitch)보다 좁은 폭의 피치(pitch)를 갖는 포토레지스트 패턴을 형성할 수 있고, 이를 이용하여 미세패턴을 형성할 수 있다.The problem to be solved by the present invention is to form a photoresist pattern having a pitch narrower than the limit pitch of the exposure process by using a photoresist film exposed at a specific energy of the light source during the exposure process By using this, a fine pattern can be formed.

본 발명의 일 실시 예에 따른 반도체 소자의 패턴 형성 방법은, 반도체 기판 상에 포토레지스트막을 형성한다. 노광 공정을 실시하여 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 빛이 조사된 포토레지스트막에 노광영역을 형성한다. 노광영역을 제거하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법으로 이루어진다.In the method of forming a pattern of a semiconductor device according to an embodiment of the present invention, a photoresist film is formed on a semiconductor substrate. An exposure process is performed to form an exposure area in the photoresist film to which light corresponding to the intermediate value between the maximum exposure energy and the lowest exposure energy is irradiated. And forming a photoresist pattern by removing the exposure area.

노광영역을 형성하는 단계는, 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 빛이 목표영역에 조사되도록 슬릿(slit)의 높이를 조절하거나, 반도체 기판의 높이를 조절한 후 실시한다. 이때, 슬릿은 최종 형성하고자 하는 피치의 두 배인 제1 피치의 패턴을 포함한다.The forming of the exposure area may be performed after adjusting the height of the slit or adjusting the height of the semiconductor substrate so that light corresponding to the intermediate value between the maximum exposure energy and the lowest exposure energy is irradiated to the target area. At this time, the slit includes a pattern of the first pitch which is twice the pitch to be finally formed.

본 발명의 다른 실시 예에 따른 반도체 소자의 패턴 형성 방법은, 제1 영역 및 제2 영역이 구획된 반도체 기판 상에 식각 대상막을 형성한다. 식각 대상막의 상부에 하드 마스크막을 형성한다. 하드 마스크막의 상부에 제1 포토레지스트막을 형성한다. 제1 영역의 일부가 개방된 제1 슬릿을 사용한 노광 공정을 실시하되, 제1 슬릿의 패턴보다 좁은 폭의 제1 노광영역을 형성한다. 제1 노광영역을 제거하여 제1 포토레지스트 패턴을 형성한다. 제1 포토레지스트 패턴에 따라 제1 영역 상의 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성 방법으로 이루어진다.In the method of forming a pattern of a semiconductor device according to another embodiment of the present disclosure, an etching target layer is formed on a semiconductor substrate in which first and second regions are partitioned. A hard mask layer is formed on the etching target layer. A first photoresist film is formed on the hard mask film. An exposure process using a first slit in which a part of the first region is opened is performed, but a first exposure region having a width narrower than that of the pattern of the first slit is formed. The first exposure area is removed to form a first photoresist pattern. And patterning the hard mask layer on the first region according to the first photoresist pattern.

제1 영역 상의 하드 마스크막을 패터닝하는 단계 이후에, 제1 포토레지스트 패턴을 제거한다. 제1 영역이 패터닝된 하드 마스크막을 포함한 반도체 기판의 상부에 제2 포토레지스트막을 형성한다. 제2 영역의 일부가 개방된 제2 슬릿을 사용한 노광 공정을 실시하여 제2 슬릿을 패턴과 동일한 폭의 제2 노광영역을 형성한다. 제2 노광영역을 제거하여 제2 포토레지스트 패턴을 형성한다. 제2 포토레지스트 패턴에 따라 제2 영역 상의 하드 마스크막을 패터닝한다. 제2 포토레지스트 패턴을 제거한다. 제1 및 제2 영역이 패터닝된 하드 마스크 패턴에 따라 식각 대상막을 패터닝하는 단계를 더 포함한다.After patterning the hard mask film on the first region, the first photoresist pattern is removed. A second photoresist film is formed on the semiconductor substrate including the hard mask film on which the first region is patterned. An exposure process using a second slit in which part of the second region is opened is performed to form a second exposure region having the same width as the pattern of the second slit. The second exposure area is removed to form a second photoresist pattern. The hard mask film on the second region is patterned according to the second photoresist pattern. The second photoresist pattern is removed. The method may further include patterning the etch target layer according to the hard mask pattern on which the first and second regions are patterned.

제1 포토레지스트막은 노광 공정 시 광원의 중간 에너지 영역의 빛이 조사되는 부분이 반응하여 노광된다.In the exposure process, the first photoresist film is exposed by reacting a portion of the light source in the middle energy region.

제1 포토레지스트막은 노광 공정 시 광원의 최대 및 최저 에너지 영역의 빛에 조사되는 부분이 노광되지 않는다.In the first photoresist film, a portion irradiated with light in the maximum and minimum energy regions of the light source is not exposed during the exposure process.

본 발명은, 노광 공정 시 광원의 특정 에너지에서 노광되는 포토레지스트막 을 사용함으로써 노광 공정의 한계 피치(pitch)보다 좁은 폭의 피치(pitch)를 갖는 포토레지스트 패턴을 형성할 수 있으므로, 노광 장비의 교체 없이 미세패턴을 형성할 수 있다.The present invention can form a photoresist pattern having a pitch that is narrower than the limit pitch of the exposure process by using a photoresist film exposed at a specific energy of the light source during the exposure process. Fine patterns can be formed without replacement.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도이다.2A and 2B are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(200)의 상부에 식각 대상막(202)을 형성한다. 예를 들면, 식각 대상막(202)은 절연막, 금속막, 게이트 전극막 또는 하드 마스크막으로 형성할 수 있다. 이어서, 식각 대상막(202)의 상부에 식각 대상막(202)을 패터닝하기 위한 포토레지스트막(204)을 형성한다. 포토레지스트막(204)은 노광 공정 시 조사되는 광원의 에너지(intensity)에 의해 결합력이 저하되는데, 이처럼 결합력이 저하된 영역(노광영역)은 후속 현상(develop) 공정을 실시하면 용이하게 제거된다. 이러한 방식으로 포토레지스트막(204)을 패터닝 할 수 있다. 특히, 본 발명에서는 노광 공정 시 조사되는 광원의 중간 에너지(intensity)에 해당하는 에 너지에 반응하는 포토레지스트막(204)을 사용한다.Referring to FIG. 2A, an etching target layer 202 is formed on the semiconductor substrate 200. For example, the etching target layer 202 may be formed of an insulating film, a metal film, a gate electrode film, or a hard mask film. Next, a photoresist film 204 for patterning the etching target film 202 is formed on the etching target film 202. The photoresist film 204 is degraded by the energy of the light source irradiated during the exposure process, and thus the region (exposure region) where the bond strength is reduced is easily removed by a subsequent development process. In this manner, the photoresist film 204 can be patterned. In particular, the present invention uses a photoresist film 204 that responds to energy corresponding to the intermediate energy of the light source irradiated during the exposure process.

구체적으로 설명하면, 패턴이 형성된 슬릿(slit)을 사용하여 노광 공정을 실시하면 광원에 파장이 생기는데, 예를 들면 파동은 사인(sine) 곡선 형태를 가진다. 그리고, 파장은 사용하는 슬릿의 패턴에 따라 달라지지만 최대 및 최저 에너지(intensity) 값은 광원의 고유한 값(value) 이므로 변하지 않는다. 이때, 광원의 최대 에너지(maximum intensity) 값을 'A'라고 하고, 최저 에너지(minimum intensity) 값을 'B'라고 가정한다. 설명의 편의를 위하여 최저 에너지를 '0'이라고 하면, 최대 에너지(A)와 최저 에너지(B)의 절반(A/2)에 해당하는 에너지가 포토레지스트막(204)의 목표영역에 조사되도록 슬릿(206)의 위치를 조절하거나 반도체 기판(200)의 높이를 조절한다. 그러면, 광원의 A/2 에너지 영역대(E)에 해당하는 광원이 조사된 포토레지스트막(204)에는 노광영역(204a)이 형성된다. 즉, 포토레지스트막(204) 중에서 광원의 최대 에너지(A)의 빛이 조사되는 영역(L)과 최저 에너지(0)의 빛이 조사되는 영역(N)의 일부에서는 노광 반응이 일어나지 않고, 이들의 중간 영역(P)에서 노광 반응이 일어난다.Specifically, when the exposure process is performed using a slit in which a pattern is formed, a wavelength is generated in the light source. For example, the wave has a sine curve shape. In addition, the wavelength varies depending on the pattern of the slit to be used, but the maximum and minimum energy values do not change because they are intrinsic values of the light source. In this case, it is assumed that the maximum energy value of the light source is 'A' and the minimum energy value is 'B'. For convenience of explanation, when the lowest energy is '0', the slit is applied so that energy corresponding to half (A / 2) of the maximum energy (A) and the minimum energy (B) is irradiated to the target region of the photoresist film 204. The position of 206 is adjusted or the height of the semiconductor substrate 200 is adjusted. Then, the exposure region 204a is formed in the photoresist film 204 to which the light source corresponding to the A / 2 energy region band E of the light source is irradiated. That is, in the photoresist film 204, the exposure reaction does not occur in a part of the region L to which the light of the maximum energy A of the light source is irradiated and the region N to which the light of the lowest energy 0 is irradiated. The exposure reaction takes place in the middle region P of.

즉, 노광영역(204a)은 빛이 최대 에너지로 조사되는 영역과 최저 에너지로 조사되는 영역들 사이마다 형성된다. 따라서, 노광영역(204a)은 빛이 최대 에너지 또는 최저 에너지로 조사되어 형성되는 노광 영역보다 2배 조밀하게 형성된다.That is, the exposure area 204a is formed between the area where the light is irradiated with maximum energy and the area where the lowest energy is irradiated. Therefore, the exposure area 204a is formed twice as densely as the exposure area formed by irradiating light with maximum energy or minimum energy.

도 1b를 참조하면, 현상(develop) 공정을 실시하여 노광영역(도 2a의 204a)을 제거한다. 이로써, 포지티브 또는 네거티브 포토레지스트막을 사용하는 경우보다 절반 피치를 갖는 조밀한 포토레지스트 패턴(204b)을 형성할 수 있다. 이어서, 포토레지스트 패턴(204b)에 따라 식각 대상막(도 2a의 202)을 패터닝하여 식각 대상막 패턴(202a)을 형성할 수 있다. Referring to FIG. 1B, a development process is performed to remove the exposure area (204a of FIG. 2A). Thereby, a dense photoresist pattern 204b having a half pitch can be formed than in the case of using a positive or negative photoresist film. Subsequently, the etching target layer 202 of FIG. 2A may be patterned according to the photoresist pattern 204b to form the etching target layer pattern 202a.

도 3a 내지 도 3g는 본 발명의 다른 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도이다.3A to 3G are cross-sectional views illustrating a method of forming a pattern of a semiconductor device in accordance with another embodiment of the present invention.

도 3a를 참조하면, 워드라인 영역(WL), 셀렉트라인 영역(SL) 및 주변회로 영역(PE)이 구획된 반도체 기판(300)이 제공된다. 반도체 기판(300)의 상부에 식각 대상막(302)을 형성한다. 식각 대상막(302)은 사용 목적에 따라 금속막, 절연막 또는 게이트막으로 형성할 수 있다. 식각 대상막(302)의 상부에 제1 하드 마스크막(304), 제2 하드 마스크막(306), 제3 하드 마스크막(308) 및 반사 방지막(310)을 순차적으로 적층한다. 예를 들면, 제1 하드 마스크막(304)은 SOC(spin on carbon)막 또는 비정질 카본(amorphous carbon)막으로 형성할 수 있다. 그리고, 제2 하드 마스크막(306)과 제3 하드 마스크막(308)은 각각은 식각 선택비가 서로 다른 물질로 형성하는 것이 바람직하다. 제2 하드 마스크막(306)은 SiON막(또는, 폴리실리콘막)으로 형성하고, 제3 하드 마스크막(308)은 폴리실리콘막(또는, SiON막)으로 형성할 수 있다. 반사 방지막(310)의 상부에는 광원(노광 공정 시 조사하는 광원)의 중간 에너지 대역(도 3b의 A/2)에서 노광되는 제1 포토레지스트막(312)을 형성한다.Referring to FIG. 3A, a semiconductor substrate 300 in which a word line region WL, a select line region SL, and a peripheral circuit region PE are partitioned is provided. An etching target layer 302 is formed on the semiconductor substrate 300. The etching target layer 302 may be formed of a metal film, an insulating film, or a gate film according to the purpose of use. The first hard mask layer 304, the second hard mask layer 306, the third hard mask layer 308, and the anti-reflection layer 310 are sequentially stacked on the etching target layer 302. For example, the first hard mask layer 304 may be formed of a spin on carbon (SOC) film or an amorphous carbon film. The second hard mask layer 306 and the third hard mask layer 308 are preferably formed of materials having different etching selectivity. The second hard mask film 306 may be formed of a SiON film (or polysilicon film), and the third hard mask film 308 may be formed of a polysilicon film (or SiON film). A first photoresist film 312 is formed on the anti-reflection film 310 to be exposed in the intermediate energy band (A / 2 in FIG. 3B) of the light source (light source irradiated during the exposure process).

도 3b를 참조하면, 워드라인 영역(WL)에 개구부가 형성된 제1 슬릿을 사용하여 노광 공정을 실시한다. 구체적으로, 제1 슬릿의 워드라인 영역(WL)에 형성된 패턴은 후속 형성하고자 하는 피치의 두 배에 해당하는 제1 피치로 형성한다. 제1 슬 릿에 따라 노광 공정을 실시하여 제1 포토레지스트막(312)의 워드라인 영역(WL)에 노광영역(312a)을 형성한다. 이때, 슬릿(314)의 높이를 조절하거나 반도체 기판(300)의 높이를 조절하여 광원 에너지의 절반에 해당하는 에너지(A/2)가 제1 포토레지스트막(312)의 목표 영역에 조사되도록 한다. 그러면, 제1 포토레지스트막(312) 중에서 광원 에너지의 절반에 해당하는 에너지(A/2)의 빛이 조사된 영역이 반응하여 노광영역(312a)이 형성된다.Referring to FIG. 3B, an exposure process is performed using a first slit having an opening formed in a word line region WL. In detail, the pattern formed in the word line region WL of the first slit is formed to have a first pitch corresponding to twice the pitch to be subsequently formed. An exposure process is performed according to the first slit to form the exposure area 312a in the word line area WL of the first photoresist film 312. At this time, the height of the slit 314 or the height of the semiconductor substrate 300 is adjusted so that energy A / 2 corresponding to half of the light source energy is irradiated to the target region of the first photoresist film 312. . Then, the exposure region 312a is formed by reacting a region of the first photoresist layer 312 to which light of energy A / 2 corresponding to half of the light source energy is irradiated.

도 3c를 참조하면, 현상 공정을 실시하여 제1 포토레지스트막(도 3b의 312)의 노광영역(312a)을 제거한다. 이로써, 워드라인 영역(WL)에 제1 피치의 절반에 해당하는 제2 피치를 갖는 제1 포토레지스트 패턴(312b)을 형성할 수 있다. 제1 포토레지스트 패턴(312b)에 따라 식각 공정을 실시하여 워드라인 영역의 반사 방지막(310)을 패터닝 한다.Referring to FIG. 3C, the development process is performed to remove the exposure area 312a of the first photoresist film 312 of FIG. 3B. As a result, the first photoresist pattern 312b having the second pitch corresponding to half of the first pitch may be formed in the word line region WL. An etch process is performed according to the first photoresist pattern 312b to pattern the anti-reflection film 310 in the word line region.

도 3d를 참조하면, 제1 포토레지스트 패턴(도 3c의 312b) 및 패터닝된 반사 방지막(도 3c의 310)에 따라 식각 공정을 실시하여 제3 하드 마스크막(308)을 패터닝한다. 이어서, 잔류하는 제1 포토레지스트 패턴(도 3c의 312b) 및 반사 방지막(308)을 제거한다.Referring to FIG. 3D, the third hard mask layer 308 is patterned by performing an etching process according to the first photoresist pattern (312b of FIG. 3C) and the patterned anti-reflective layer (310 of FIG. 3C). Subsequently, the remaining first photoresist pattern (312b in FIG. 3C) and the anti-reflection film 308 are removed.

도 3e를 참조하면, 워드라인 영역(WL)의 일부가 패터닝된 제3 하드 마스크막(308) 및 패터닝된 제3 하드 마스크막(308)의 사이로 노출된 제2 하드 마스크막(306)의 상부에 제2 포토레지스트막(316)을 형성한다. 제2 포토레지스트막(316)은 광원(노광 공정 시 사용하는 광원)의 최대 에너지 영역대에 해당하는 빛에 의해서 반응하는 포토레지스트막(316)을 사용한다.Referring to FIG. 3E, a portion of the word line region WL is exposed over the patterned third hard mask layer 308 and the patterned third hard mask layer 308. The second photoresist film 316 is formed on the substrate. The second photoresist film 316 uses a photoresist film 316 that reacts with light corresponding to the maximum energy region of the light source (light source used in the exposure process).

이어서, 셀렉트라인 영역(SL) 및 주변회로 영역(PE)의 일부에 개구부가 형성된 제2 슬릿(318)을 로딩한다. 그리고, 제2 슬릿(318)에 따라 노광 공정을 실시하여 셀렉트라인 영역(SL) 및 주변회로 영역(PE)의 제2 포토레지스트막(316)에 노광영역(316a)을 형성한다. 이때, 광원의 최대 에너지에 해당하는 빛이 제2 포토레지스트막(316)에 조사되도록 하기 위하여 슬릿(318) 또는 반도체 기판(300)의 높이를 조절한 후 노광 공정을 실시하는 것이 바람직하다.Subsequently, a second slit 318 having an opening is loaded in a portion of the select line region SL and the peripheral circuit region PE. An exposure process is performed according to the second slit 318 to form the exposure area 316a in the second photoresist film 316 of the select line area SL and the peripheral circuit area PE. In this case, in order to irradiate the light corresponding to the maximum energy of the light source to the second photoresist film 316, it is preferable to perform an exposure process after adjusting the height of the slit 318 or the semiconductor substrate 300.

도 3f를 참조하면, 현상 공정을 실시하여 제2 포토레지스트막(도 3e의 316)의 노광영역(도 3e의 316a)을 제거한다. 이로써, 셀렉트라인 영역(SL) 및 주변회로 영역(PE)이 패터닝된 제2 포토레지스트 패턴(316b)을 형성할 수 있다. 이어서, 제2 포토레지스트 패턴(316b)에 따라 제3 하드 마스크막(도 3e의 308)을 패터닝하여 제3 하드 마스크 패턴(308a)을 형성한다. 이로써, 제3 하드 마스크 패턴(308a)은 워드라인 영역(WL), 셀렉트라인 영역(SL) 및 주변회로 영역(PE) 각각에 패턴을 형성할 수 있다.Referring to FIG. 3F, a developing step is performed to remove the exposure area (316a in FIG. 3E) of the second photoresist film (316 in FIG. 3E). As a result, the second photoresist pattern 316b may be formed by patterning the select line region SL and the peripheral circuit region PE. Next, the third hard mask film 308 of FIG. 3E is patterned according to the second photoresist pattern 316b to form a third hard mask pattern 308a. As a result, the third hard mask pattern 308a may form a pattern in each of the word line region WL, the select line region SL, and the peripheral circuit region PE.

도 3g를 참조하면, 제2 포토레지스트 패턴(도 3f의 316b)을 제거한다. 그리고, 제3 하드 마스크 패턴(308a)에 따라 제2 및 제1 하드 마스크막(도 3f의 306 및 304)을 패터닝하여 제2 하드 마스크 패턴(306a) 및 제1 하드 마스크 패턴(304a)을 형성한다. Referring to FIG. 3G, the second photoresist pattern 316b of FIG. 3F is removed. The second and first hard mask films 306 and 304 of FIG. 3F are patterned according to the third hard mask pattern 308a to form the second hard mask pattern 306a and the first hard mask pattern 304a. do.

도면에는 도시되지 않았지만, 제3, 제2 및 제1 하드 마스크 패턴(308a, 306a 및 304a)에 따라 식각 대상막(302)을 패터닝한다.Although not shown in the drawing, the etching target layer 302 is patterned according to the third, second and first hard mask patterns 308a, 306a, and 304a.

이처럼, 광원의 중간 에너지 영역대에서 노광되는 포토레지스트막을 사용하 여 노광장비의 한계 피치보다 더 좁은 피치의 패턴을 형성할 수 있으므로 노광장비의 교체 없이 미세한 패턴을 형성할 수 있다. As such, since the photoresist film exposed in the middle energy region of the light source may be used to form a pattern having a narrower pitch than the limit pitch of the exposure equipment, a fine pattern may be formed without replacing the exposure equipment.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래의 반도체 소자의 패턴 형성 방법을 설명하기 위한 도면이다.1 is a view for explaining a pattern formation method of a conventional semiconductor device.

도 2a 및 도 2b는 본 발명의 일 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도이다.2A and 2B are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.

도 3a 내지 도 3g는 본 발명의 다른 실시 예에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위한 단면도이다.3A to 3G are cross-sectional views illustrating a method of forming a pattern of a semiconductor device in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

200, 300 : 반도체 기판 202, 302 : 식각 대상막200, 300: semiconductor substrate 202, 302: etching target film

204 : 포토레지스트막 206 : 슬릿204 photoresist film 206 slit

304 : 제1 하드 마스크막 306 : 제2 하드 마스크막304: first hard mask film 306: second hard mask film

308 : 제3 하드 마스크막 310 : 반사 방지막308: third hard mask film 310: antireflection film

312 : 제1 포토레지스트막 314 : 제1 슬릿312: First Photoresist Film 314: First Slit

316 : 제2 포토레지스트막316: second photoresist film

318 : 제2 슬릿318: second slit

Claims (7)

반도체 기판 상에 포토레지스트막을 형성하는 단계;Forming a photoresist film on the semiconductor substrate; 노광 공정을 실시하여 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 빛이 조사된 상기 포토레지스트막에 노광영역을 형성하는 단계; 및Performing an exposure process to form an exposure area in the photoresist film to which light corresponding to an intermediate value between the maximum exposure energy and the lowest exposure energy is irradiated; And 상기 노광영역을 제거하여 포토레지스트 패턴을 형성하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.Removing the exposure area to form a photoresist pattern. 제 1 항에 있어서, 상기 노광영역을 형성하는 단계는,The method of claim 1, wherein the forming of the exposure area comprises: 상기 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 상기 빛이 목표영역에 조사되도록 슬릿(slit)의 높이를 조절하거나, 상기 반도체 기판의 높이를 조절한 후 실시하는 반도체 소자의 패턴 형성 방법.And adjusting the height of the slit or adjusting the height of the semiconductor substrate so that the light corresponding to the intermediate value between the maximum exposure energy and the lowest exposure energy is irradiated to the target area. 제 2 항에 있어서,The method of claim 2, 상기 슬릿은 최종 형성하고자 하는 피치의 두 배인 제1 피치의 패턴을 포함하는 반도체 소자의 패턴 형성 방법.The slit is a pattern forming method of a semiconductor device comprising a pattern of a first pitch which is twice the pitch to be finally formed. 제1 영역 및 제2 영역이 구획된 반도체 기판 상에 식각 대상막을 형성하는 단계;Forming an etching target layer on a semiconductor substrate having first and second regions defined therein; 상기 식각 대상막의 상부에 하드 마스크막을 형성하는 단계;Forming a hard mask layer on the etching target layer; 상기 하드 마스크막의 상부에 제1 포토레지스트막을 형성하는 단계;Forming a first photoresist film on the hard mask film; 상기 제1 영역의 일부가 개방된 제1 슬릿을 사용한 노광 공정을 실시하여, 상기 제1 포토레지스트막 중 최대 노광 에너지와 최저 노광 에너지의 중간값에 대응하는 빛이 조사된 영역에 상기 제1 슬릿의 패턴보다 좁은 폭의 제1 노광영역을 형성하는 단계;An exposure process using a first slit in which a part of the first region is opened is performed, and the first slit is applied to a region of the first photoresist film to which light corresponding to the intermediate value between the maximum exposure energy and the lowest exposure energy is irradiated. Forming a first exposure area of a width narrower than the pattern of; 상기 제1 노광영역을 제거하여 제1 포토레지스트 패턴을 형성하는 단계; 및Removing the first exposure area to form a first photoresist pattern; And 상기 제1 포토레지스트 패턴에 따라 상기 제1 영역 상의 상기 하드 마스크막을 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.Patterning the hard mask layer on the first region according to the first photoresist pattern. 제 4 항에 있어서, 상기 제1 영역 상의 상기 하드 마스크막을 패터닝하는 단계 이후에,The method of claim 4, wherein after the patterning of the hard mask layer on the first region, 상기 제1 포토레지스트 패턴을 제거하는 단계;Removing the first photoresist pattern; 상기 제1 영역이 패터닝된 상기 하드 마스크막을 포함한 상기 반도체 기판의 상부에 제2 포토레지스트막을 형성하는 단계;Forming a second photoresist film on the semiconductor substrate including the hard mask film on which the first region is patterned; 상기 제2 영역의 일부가 개방된 제2 슬릿을 사용한 노광 공정을 실시하여 상기 제2 슬릿을 패턴과 동일한 폭의 제2 노광영역을 형성하는 단계;Performing an exposure process using a second slit in which a portion of the second area is opened to form a second exposure area having the same width as the pattern of the second slit; 상기 제2 노광영역을 제거하여 제2 포토레지스트 패턴을 형성하는 단계;Removing the second exposure area to form a second photoresist pattern; 상기 제2 포토레지스트 패턴에 따라 상기 제2 영역 상의 상기 하드 마스크막 을 패터닝하는 단계;Patterning the hard mask layer on the second region according to the second photoresist pattern; 상기 제2 포토레지스트 패턴을 제거하는 단계; 및Removing the second photoresist pattern; And 상기 제1 및 제2 영역이 패터닝된 하드 마스크 패턴에 따라 상기 식각 대상막을 패터닝하는 단계를 더 포함하는 반도체 소자의 패턴 형성 방법.And patterning the etch target layer in accordance with a hard mask pattern in which the first and second regions are patterned. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 포토레지스트막은 노광 공정 시 광원의 중간 에너지 영역의 빛이 조사되는 부분이 반응하여 노광되는 반도체 소자의 패턴 형성 방법.The first photoresist film is a pattern forming method of a semiconductor device is exposed by the reaction of the portion irradiated with light in the intermediate energy region of the light source during the exposure process. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 포토레지스트막은 노광 공정 시 광원의 최대 및 최저 에너지 영역의 빛에 조사되는 부분이 노광되지 않는 반도체 소자의 패턴 형성 방법.The method of forming a pattern of a semiconductor device in which the first photoresist film is not exposed to portions irradiated with light in the maximum and minimum energy regions of the light source during the exposure process.
KR1020070140328A 2007-12-28 2007-12-28 Method of forming patterns in semiconductor device KR100919366B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070140328A KR100919366B1 (en) 2007-12-28 2007-12-28 Method of forming patterns in semiconductor device
US12/163,463 US20090170033A1 (en) 2007-12-28 2008-06-27 Method of forming pattern of semiconductor device
CNA2008101320355A CN101471234A (en) 2007-12-28 2008-07-18 Method of forming a semiconductor device pattern
JP2008199210A JP2009164563A (en) 2007-12-28 2008-08-01 Pattern forming method for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140328A KR100919366B1 (en) 2007-12-28 2007-12-28 Method of forming patterns in semiconductor device

Publications (2)

Publication Number Publication Date
KR20090072266A KR20090072266A (en) 2009-07-02
KR100919366B1 true KR100919366B1 (en) 2009-09-25

Family

ID=40798884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140328A KR100919366B1 (en) 2007-12-28 2007-12-28 Method of forming patterns in semiconductor device

Country Status (4)

Country Link
US (1) US20090170033A1 (en)
JP (1) JP2009164563A (en)
KR (1) KR100919366B1 (en)
CN (1) CN101471234A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948480B1 (en) 2008-06-27 2010-03-17 주식회사 하이닉스반도체 Method of forming micro pattern for semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103439862B (en) * 2013-08-16 2016-04-27 上海华力微电子有限公司 Grid LELE double-pattern forming method
CN103441066B (en) * 2013-08-16 2016-01-27 上海华力微电子有限公司 Based on the grid LELE double-pattern forming method of DARC mask structure
CN105573045B (en) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 Photomask, manufacturing method of semiconductor device and semiconductor device
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283407A (en) * 1996-04-12 1997-10-31 Nikon Corp Aligner
KR20020073511A (en) * 2000-01-27 2002-09-26 어낵시스 발처스 악티엔게젤샤프트 Process for producing a grating structure, optical element, evanescent field sensor plate, microtitre plate, and optical coupler for communications technology as well as device for monitoring a wavelength
KR20030014760A (en) * 2001-05-18 2003-02-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Lithographic method of manufacturing a device
KR20040092451A (en) * 2003-04-23 2004-11-03 캐논 가부시끼가이샤 Projection optical system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303002A (en) * 1993-03-31 1994-04-12 Intel Corporation Method and apparatus for enhancing the focus latitude in lithography
KR100641952B1 (en) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 Method for Forming Fine Pattern of Semiconductor Device
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283407A (en) * 1996-04-12 1997-10-31 Nikon Corp Aligner
KR20020073511A (en) * 2000-01-27 2002-09-26 어낵시스 발처스 악티엔게젤샤프트 Process for producing a grating structure, optical element, evanescent field sensor plate, microtitre plate, and optical coupler for communications technology as well as device for monitoring a wavelength
KR20030014760A (en) * 2001-05-18 2003-02-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Lithographic method of manufacturing a device
KR20040092451A (en) * 2003-04-23 2004-11-03 캐논 가부시끼가이샤 Projection optical system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948480B1 (en) 2008-06-27 2010-03-17 주식회사 하이닉스반도체 Method of forming micro pattern for semiconductor device

Also Published As

Publication number Publication date
KR20090072266A (en) 2009-07-02
JP2009164563A (en) 2009-07-23
CN101471234A (en) 2009-07-01
US20090170033A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7851135B2 (en) Method of forming an etching mask pattern from developed negative and positive photoresist layers
US6416933B1 (en) Method to produce small space pattern using plasma polymerization layer
KR100913005B1 (en) Method for forming a mask pattern
US8101338B2 (en) Method of forming micro pattern of semiconductor device
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
KR100919366B1 (en) Method of forming patterns in semiconductor device
KR100895406B1 (en) Method for forming semiconductor device
US8815496B2 (en) Method for patterning a photosensitive layer
KR20090070674A (en) Method of forming metal wiring in flash memory device
US20060257749A1 (en) Method for reducing critical dimension
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
KR20010100767A (en) Method for fabricating mask
KR20090103147A (en) Method for Manufacturing Semiconductor Device
KR100933854B1 (en) Pattern formation method of semiconductor device
KR20090001078A (en) Method for forming the alignment key of semiconductor device
US6759328B2 (en) Masks and method for contact hole exposure
KR100948480B1 (en) Method of forming micro pattern for semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device
KR20090069091A (en) Method for forming overlay vernier
US20030117605A1 (en) Apparatus and method for contact hole exposure
KR100824198B1 (en) Method of manufacturing a semiconductor device
KR101095041B1 (en) Method for forming the fine pattern of semiconductor devices
KR20120037254A (en) Method for manufacturing semiconductor device
KR20120126717A (en) Method for forming the pattern in the semiconductor device
KR20090103145A (en) The Method for Manufacturing Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee