KR100912594B1 - 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 - Google Patents
칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100912594B1 KR100912594B1 KR1020070116407A KR20070116407A KR100912594B1 KR 100912594 B1 KR100912594 B1 KR 100912594B1 KR 1020070116407 A KR1020070116407 A KR 1020070116407A KR 20070116407 A KR20070116407 A KR 20070116407A KR 100912594 B1 KR100912594 B1 KR 100912594B1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- chip
- printed circuit
- circuit board
- copper foil
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 캐패시터 또는 인덕터와 같은 수동 소자 칩을 인쇄 회로 기판 내부에 내장하는 기판 제조 기술에 관한 것이다. 본 발명은 내층 코어의 회로에 캐비티를 가공하여 캐비티 내부에 수동 소자 칩을 삽입하여 내장함으로써 보드의 두께가 증가하더라도 전원 공급을 위한 배선 길이가 길어지는 문제를 해결할 수 있다. 그 결과, 본 발명은 인쇄 회로 기판에서 디바이스의 동작이 고속화되는 것을 가능하게 한다.
인쇄회로기판, 수동소자, 내장형 기판.
Description
본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 캐패시터 또는 인덕터와 같은 수동 소자 칩을 인쇄 회로 기판 내부에 내장(embed)하는 기판 제조 기술에 관한 것이다.
인쇄 회로 기판에는 상당수의 저항, 인덕터 또는 캐패시터와 같은 수동 소자가 실장되어 회로를 구성하게 된다. 통상적으로 인쇄 회로 기판에 수동 소자를 구현하기 위해서는 기판의 외층에 칩 형태의 수동 소자를 표면 실장(surface mount; SMT)하는 방식으로 구현하고 있다. 그런데, 최근들어 전자 제품이 소형화, 경량화되어 감에 따라 기판의 밀도를 증대시키고 소형화하기 위하여 수동 소자를 기판에 내장하는 기술이 적용되고 있다. 흔히, 저항 또는 캐패시터를 기판 내부에 내장하기 위하여, 필름 또는 카본 페이스트, 기타 유전체를 사용하여 기판을 적층하는 단계에서 수동 소자를 패턴 제작하여 성형하는 공법을 사용하고 있다.
이와 같은, 수동 소자 내장형 인쇄 회로 기판 제조 기술은 내장된 저항 또는 캐패시터의 공차 제어가 용이하지 않고 허용 오차내 튜닝이 쉽지 않은 단점이 있다. 더욱이, 종래 기술에 따라 수동 소자 칩을 기판의 표면에 실장하는 경우 소자 사이의 배선 거리가 길어져서, 특히 테스트 보드의 두께가 증가사는 경우 전원 공급 문제가 발생하게 되고, 배선 거리 증가로 인하여 기생 인덕턴스와 같은 기생 성분이 발생하는 기술적 문제가 대두된다.
따라서, 본 발명의 목적은 저항, 캐패시터, 또는 인덕터를 포함한 수동 소자를 칩 형태로 실장하되, 기판의 내부에 내장함으로써 공차 발생을 차단하고 기생 성분 발생을 최소화할 수 있는 인쇄 회로 기판 제조 기술을 제공하는데 있다.
상기 목적을 달성하기 위하여, 인쇄 회로 기판을 제조하는 방법에 있어서, (a) 복수의 절연층과 동박 회로층으로 구성된 내층 코어의 표면의 선정된 부위에 동박층이 나타날 때까지 절연층을 레이저 드릴 가공 제거함으로써 캐비티를 형성하는 단계; (b) 상기 단계 (a)에서 형성된 캐비티의 내부 노출 동박면에 비전도성 페이스트 또는 비전도성 테이프를 포함한 선정된 절연 물질을 형성하는 단계; (c) 수동 소자 칩을 상기 캐비티에 실장하는 단계; 및 (d) 상기 내층 회로에 프리프레그와 외층 회로를 적층하고 상기 캐비티에 삽입 실장된 캐패시터 전극에 전원 공급을 위해 레이저 비아홀을 형성하고 동도금을 진행하여 전원 공급선을 형성하는 단계를 포함하는 제조 방법을 제공한다.
본 발명은 내층 회로에 캐비티(cavity)를 가공하여 수동 소자 칩을 실장하고 외층을 적층한 후 레이저 비아 홀을 가공하여 전원 공급선을 확보함을 특징으로 하며, 칩 사이즈가 비교적 작은 0402(4mm × 2mm) 경우에는 제1 실시예를 적용하고 칩 사이즈가 0603(6mm ×3mm) 또는 1005(10mm × 5mm)인 경우에는 제2 실시예를 적용하는 것이 바람직하다.
본 발명은 내층 코어의 회로에 캐비티를 가공하여 캐비티 내부에 수동 소자 칩을 삽입하여 내장함으로써 보드의 두께가 증가하더라도 전원 공급을 위한 배선 길이가 길어지는 문제를 해결할 수 있다. 그 결과, 본 발명은 인쇄 회로 기판에서 디바이스의 동작이 고속화되는 것을 가능하게 한다.
이하에서는, 본 발명에 따른 수동 소자 칩 내장 인쇄 회로 기판의 제조 공법을 첨부 도면을 참조하여 상세히 설명하기로 한다. 또한, 아래의 상세한 설명에서는 캐패시터 칩을 일 실시예로서 설명하지만 저항 또는 인덕터 칩으로의 확장 적용이 가능하다.
도1a 내지 도1d는 본 발명의 제1 실시예에 따라 캐패시터 칩을 기판에 내장하는 공법을 나타낸 도면이다.
도1a를 참조하면, L1, L2, L3, L4, L5의 도전 동박층과 층간 절연층으로 구성된 내층 코어의 일 표면에 캐비티(cavity)를 가공 형성한다. 이때에, 캐비티는 레이저 드릴 가공을 통해 처리할 수 있으며, 형성할 캐비티 속에 장방형의 수동 소 자 칩이 삽입 내장될 것이므로 가공할 캐비티의 지름은 칩의 대각선 사이즈에 꼭 맞도록 가공하는 것이 바람직하다. 본 발명에 따라 내층 회로에 형성되는 캐비티의 형상에 대한 설명은 도2를 참조하여 이후에 상술하기로 한다.
다시 도1a를 참조하면, 본 발명의 제1 실시예는 캐비티(100)가 내층의 동박 L4 위에 만들어지는 것을 특징으로 한다. 즉, 내층 회로의 일측 표면에서 레이저 빔을 조사할 때에 반대 측에는 L4 동박층이 있어서 캐비티가 L4층과 L5층 사이에만 형성된다. 일단 캐비티(100)가 형성되면 수동 소자 칩을 캐비티(100) 속에 삽입 내장한다. 본 발명의 양호한 실시예에 따라, 수동 소자 칩을 내장하기 전에 노출된 캐비티의 내부 동박 표면(L4)에 비전도성 테이프를 부착하거나 또는 비전도성 페이스트를 도포할 수 있다.
도1b는 본 발명의 제1 실시예에 따라 캐패시터 칩을 캐비티에 삽입 실장한 모습을 나타낸 도면이다. 도1b를 참조하면, 캐비티의 내측 동박면(L4층) 위에 절연층(110)을 형성하고 그 위에 캐패시터 칩(200)을 삽입 내장하고 있다. 여기서, 절연층(110)은 앞서 언급한 비전도성 테이프 또는 비전도성 페이스트일 수 있다.
도1c는 본 발명의 제1 실시예에 따라 캐비티에 캐패시터 칩을 삽입 실장한 내층 회로에 외층을 적층한 모습을 나타낸 도면이다. 도1c를 참조하면, 캐비티에 캐패시터 칩(200)이 삽입 실장된 내층 회로(L1 ~ L5)에 프리프레그(210)와 외층 회로(L6)를 적층한다. 이어서, 외층 L6을 패터닝하여 캐패시터 칩(200)에 전원 공급선을 형성한다.
도1d는 본 발명의 제1 실시예에 따라 캐비티에 삽입 실장된 캐피시터 칩의 전극에 전원 공급선을 형성한 모습을 나타낸 도면이다. 도1d를 참조하면, 적층이 완료되면 레이저 드릴을 이용해서 캐패시터 칩(200)의 적극 부위로 프리프레그 층에 홀(220, 230)을 형성한다. 이어서, 동도금을 진행하면 L6층의 동박과 캐패시터 칩의 전극은 레이저 비아 홀(LVH)의 벽면에 형성된 동도금을 통해 서로 통전된다.
도2는 본 발명의 제1 실시예에 따라 내층 회로에 형성한 캐비티의 단면 모양을 나타낸 도면이다. 본 발명의 양호한 실시예에 따라 0402 규격 제품을 적용하는 경우 가로 세로 길이가 4mm × 2mm의 장방형 칩이 실장되므로 칩의 대각선 길이는 약 4.5mm가 되어 캐비티의 지름은 약 1.1φ 정도 되는 것이 바람직하다.
이때에, 더욱 바람직하게는 캐패시터 칩을 캐비티 내부에 타이트하게 움직임 없이 견고히 실장하기 위하여 메인 홀(50) 드릴 가공 외에 추가로 모서리 홀(55)을 형성하는 것이 바람직하다. 즉, 1.1φ 직경의 캐비티 공간 가공을 위한 메인 홀(50)을 형성하고, 장방형의 칩이 고정될 모서리 홀(55)을 0.25φ 크기로 메인 홀(50)의 원주 상에 추가로 형성할 수 있다.
도3a 내지 도3d는 본 발명의 제2 실시예에 따라 캐패시터 칩을 기판에 내장하는 공법을 나타낸 도면이다. 본 발명의 제2 실시예는 내층 회로에 형성되는 캐비티의 양면 모두에 동박층이 존재하지 않는 경우의 공법이다.
도3a를 참조하면, 내층 회로에 레이저 드릴을 이용해서 캐비티(320)를 형성한다. 이때에, 본 발명의 제2 실시예는 캐비티(320)의 양면에 어느 쪽에도 동박층이 없다. 이어서, 본 발명의 제2 실시예는 형성된 캐비티(320)의 일 측면에 비전도성 테이프(330)를 부착하여 캐비티의 한 면을 마감하는 것을 특징으로 한다.
즉, 도3b를 참조하면, 캐비티(320)의 일 측면, 즉 L4층에 비전도성 테이프(330)를 부분적으로 부착한다. 이어서, 캐패시터 칩을 캐비티(320)에 삽입 실장한 후 외층을 적층하고 레이저 비아 홀(LVH)을 형성하여 전원을 공급하는 것은 전술한 제1 실시예와 동일하다. 본 발명의 제2 실시예는 칩 사이즈가 0603(6㎜ × 3㎜) 및 1005 규격(10㎜ × 5㎜)에 적용될 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 카본 페이스트 또는 필름을 기판에 내장(embed)하여 저항체 또는 캐패시터를 형성하는 것이 아니라, 칩 형태로 제작된 수동 소자 부품을 기판 내부 의 캐비티 속에 직접 실실장하고 외층을 적층하게 되므로, 공차 발생을 원천 차단하면서도 배선 길이로 인한 기생 인덕턴스 발생을 현저히 감소시킬 수 있다. 본 발명에서 제안하는 기술은 저항, 캐패시터, 인덕터를 포함한 수동 소자 칩에 광범위하게 적용될 수 있다.
도1a 내지 도1d는 본 발명의 제1 실시예에 따라 캐패시터 칩을 기판에 내장하는 공법을 나타낸 도면.
도2는 본 발명의 제1 실시예에 따라 내층 회로에 형성한 캐비티의 단면 모양을 나타낸 도면.
도3a 내지 도3d는 본 발명의 제2 실시예에 따라 캐패시터 칩을 기판에 내장하는 공법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
50: 메인 홀
55: 모서리 홀
100, 320: 캐비티
110: 절연층
200: 캐패시터 칩
210: 프리프레그
330: 비전도성 테이프
Claims (4)
- 칩을 내장한 인쇄 회로 기판을 제조하는 방법에 있어서,(a) 복수의 절연층과 동박 회로층으로 구성된 내층 코어의 노출 절연층 표면을 레이저 드릴 가공하되, 하지 동박면에 도달할 때까지 상기 노출 절연층을 드릴 가공 제거함으로써 캐비티를 형성하거나, 하지 동박면이 없는 경우에는 상기 노출 절연층을 끝까지 드릴 가공 제거함으로써 관통 홀을 형성하고 상기 관통 홀의 일측 개구 부위를 비전도성 테이프로 덮음으로써 캐비티를 형성하고, 상기 캐비티 공간의 단면은 장방형의 칩을 실장하도록 칩의 대각선 길이보다 큰 직경을 지닌 홀을 형성하고, 상기 장방형의 칩의 모서리가 만나는 네 부위에 추가의 모서리 홀을 지닌 형태인 것을 특징으로 하는 캐비티 형성 단계;(b) 상기 단계(a)에서 형성된 캐비티의 내부 노출 동박 표면에 비전도성 페이스트 또는 비전도성 테이프를 포함한 선정된 접합 물질 도포하는 단계;(c) 상기 접합물질 위에 칩을 실장하는 단계; 및(d) 상기 내층 회로에 절연층과 외층 회로를 적층하고 상기 캐비티에 삽입 실장된 칩 전극에 전원 공급을 위해 레이저 비아 홀을 형성하고 동도금을 진행하여 전원 공급선을 형성하는 단계를 포함하는 제조 방법.
- 삭제
- 삭제
- 제1항에 따라 제조된 칩 내장 인쇄 회로 기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070116407A KR100912594B1 (ko) | 2007-11-15 | 2007-11-15 | 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070116407A KR100912594B1 (ko) | 2007-11-15 | 2007-11-15 | 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090050140A KR20090050140A (ko) | 2009-05-20 |
KR100912594B1 true KR100912594B1 (ko) | 2009-08-19 |
Family
ID=40858641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070116407A KR100912594B1 (ko) | 2007-11-15 | 2007-11-15 | 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100912594B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100966745B1 (ko) * | 2009-06-16 | 2010-06-29 | 엔셋주식회사 | 항온조 제어 수정 발진기 및 그 구동 방법 |
KR102038407B1 (ko) | 2012-02-27 | 2019-10-30 | 삼성전자주식회사 | 배선 기판 및 이를 포함하는 반도체 모듈 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709897B2 (en) | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
JP2006245574A (ja) * | 2005-02-28 | 2006-09-14 | Samsung Electro Mech Co Ltd | チップ内蔵型プリント回路基板およびその製造方法 |
KR20070029930A (ko) * | 2005-09-12 | 2007-03-15 | 삼성전기주식회사 | 전자부품을 내장하는 인쇄회로기판의 제조방법 |
KR20070037939A (ko) * | 2005-10-04 | 2007-04-09 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
-
2007
- 2007-11-15 KR KR1020070116407A patent/KR100912594B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709897B2 (en) | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
JP2006245574A (ja) * | 2005-02-28 | 2006-09-14 | Samsung Electro Mech Co Ltd | チップ内蔵型プリント回路基板およびその製造方法 |
KR20070029930A (ko) * | 2005-09-12 | 2007-03-15 | 삼성전기주식회사 | 전자부품을 내장하는 인쇄회로기판의 제조방법 |
KR20070037939A (ko) * | 2005-10-04 | 2007-04-09 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090050140A (ko) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1798479B (zh) | 包括嵌入式芯片的印刷电路板及其制造方法 | |
US9119322B2 (en) | Wiring board and method for manufacturing the same | |
US9215805B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
KR100673860B1 (ko) | 임베디드 인쇄회로기판 제작방법 | |
US20090101400A1 (en) | Method for manufacturing component-embedded substrate and component-embedded substrate | |
KR100751995B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2006245574A (ja) | チップ内蔵型プリント回路基板およびその製造方法 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
KR20130080294A (ko) | 커패시터 내장형 인쇄회로기판 및 그의 제조방법 | |
JP2008028188A (ja) | プリント配線板、プリント配線板の製造方法、及び電子機器 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JPWO2011102134A1 (ja) | 部品内蔵基板 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
KR101018281B1 (ko) | 수동소자 내장형 인쇄회로기판 제조 방법 | |
KR101326999B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR100912594B1 (ko) | 칩 형태의 수동 소자가 내장된 인쇄 회로 기판 및 그 제조방법 | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
US8083954B2 (en) | Method for fabricating component-embedded printed circuit board | |
KR20090123032A (ko) | 반도체 칩 내장형 인쇄회로기판 제조 방법 | |
KR101953850B1 (ko) | 더블 사이드 임베디드 제조방법 | |
KR101175901B1 (ko) | 다층 임베디드 인쇄회로기판 및 이의 제조 방법 | |
JP2011061010A (ja) | 部品内蔵モジュールの製造方法 | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120723 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |