KR100903782B1 - 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자 - Google Patents

질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자 Download PDF

Info

Publication number
KR100903782B1
KR100903782B1 KR1020067026623A KR20067026623A KR100903782B1 KR 100903782 B1 KR100903782 B1 KR 100903782B1 KR 1020067026623 A KR1020067026623 A KR 1020067026623A KR 20067026623 A KR20067026623 A KR 20067026623A KR 100903782 B1 KR100903782 B1 KR 100903782B1
Authority
KR
South Korea
Prior art keywords
layer
gan
low temperature
buffer layer
single crystal
Prior art date
Application number
KR1020067026623A
Other languages
English (en)
Other versions
KR20070034000A (ko
Inventor
다카시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20070034000A publication Critical patent/KR20070034000A/ko
Application granted granted Critical
Publication of KR100903782B1 publication Critical patent/KR100903782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

질화갈륨계 반도체 적층구조는 저온증착 완충층과 활성층을 포함한다. 상기 저온증착 완충층은 저온에서 성장시켰으며, 사파이어 기판의 (0001)(c)면에 접해 있는 접합 영역 부근에 존재하는 단결정층을 결정성장된 상태에서 포함하는 Ⅲ족 질화물 재료로 구성된다. 상기 활성층은 상기 저온증착 완충층상에 형성되는 질화갈륨(GaN)계 반도체 층으로 구성된다. 상기 단결정층은 AlXGaYN결정의 [2.-1.-1.0.]방향이 사파이어 기판의 (0001) 저면의 [2.-1.-1.0.] 방향을 따라 배향하고, 갈륨에 대하여 현저한 양의 Al을 함유하는 육방정계 AlXGaYN(0.5＜X＜1, X＋Y＝1)결정으로 구성된다.

Description

질화갈륨계 반도체 적층구조, 그 제조방법, 및 이 적층구조를 각각 이용한 화합물 반도체와 발광소자{GALLIUM NITRIDIE-BASED SEMICONDUCTOR STACKED STRUCTURE, PRODUCTION METHOD THEREOF, AND COMPOUND SEMICONDUCTOR AND LIGHT-EMITTING DEVICE EACH USING THE STACKED STRUCTURE}
관련 출원의 상호 참조 :
본 출원은 35 U.S.C. §111(b)에 준하여 2004년 6월 8일 출원한 가출원 60/577,576호와 2004년 5월 27일에 출원한 일본 특허출원 2004-157132호의 출원일의 35 U.S.C. §119(e) (1)에 따른 이익을 주장하는 35 U.S.C.§111(a)하에 출원된 출원이다.
본 발명은 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체층의 배향특성을 향상시키는데 유리한 특정 저온증착 완충층(즉, 상대적으로 낮은 온도에서 형성된 완충층)을 갖는 질화갈륨계 반도체 적층구조, 상기 적층구조의 제조방법, 및 상기 적층구조를 각각 이용한 화합물 반도체 소자와 발광소자에 관한 것이다.
종래에는, 입방정 섬아연광 결정형 또는 섬유아연석 결정형의 질화갈륨(GaN)계 Ⅲ-Ⅴ족 화합물 반도체는 단파장의 가시광선을 발광하는 발광소자와 같은 반도체 소자를 제작하는데 이용되었다(예를 들면, 일본특허공개 평 2-288388호 참조).
질화갈륨계 반도체 소자의 제작을 위한 적층구조는 사파이어(α-Al2O3 단결정) 또는 가넷 고체 단결정과 같은 고내열성 알루미늄 산화물로 이루어진 단결정 기판을 이용하여 제조된다(예를 들면, 일본특허공개 평 7-288231 참조).
상기 알루미늄 산화물로 이루어진 단결정 기판(예를 들면, 사파이어)은 질화갈륨(GaN)계 반도체 재료와는 상당히 다른 격자상수를 갖고 있다.
그러므로, 질화갈륨계 반도체 소자의 제작에 사용하는 적층구조는 일반적으로 완충층의 매개에 의해서 단결정 기판 상에 형성된다. 격자상수의 점에서 부정합성을 완화하기 위한 완충층은 비교적 낮은 온도에서 통상적으로 형성되기 때문에 "저온증착 완충층"이라고 일반적으로 불리운다(예를 들어, 아카사키 이사무의 저서 "Group Ⅲ-Ⅴ Compound Semiconductors", Baifukan Co., Ltd. 간행, 제1판, 13장(1995년 5월 20일) 참조).
저온증착 완충층은 예를 들어 질화알루미늄(AlN)으로부터 형성된다(상기 서적 참조). 결정기판에 대한 격자상수의 부정합을 완화하기 위해서, 저온증착 완충층은 바람직하게는 결정성장(as-grown)된 상태에서 다결정 재료로 형성된다(예를 들면, 일본특허공개 평 2-81484호 참조).
한편, 결정기판에 대한 접합 영역으로서의 결정성장된 상태에서 형성된 단결정층을 사용하여 저온증착 완충층을 형성하는 다른 기술이 개시되어 있다(예를 들면, 일본공개특허 평 10-321905호 참조).
그러나, 사파이어 기판상에 형성된 저온증착 완충층은 완충층에 포함된 단결 정층의 배향이 사파이어 기판의 표면과 충분히 동일하지 않아서, 그 기판상에 완전히 동일한 배향과 우수한 단결정 특성을 갖는 GaN계 Ⅲ족 질화물 반도체층의 일관적인 형성을 이루지 못한다는 결점을 갖고 있다.
따라서, 본 발명의 목적은 사파이어 기판에 접하고 있는 접합 영역 부근에 존재하는 단결정층을 포함하는 AlXGaYN (0 ＜ X, Y ＜ 1, X + Y = 1) 저온증착 완충층상에 우수한 단결정 특성을 갖는 질화갈륨계 반도체층이 적절하게 형성되는 것이 저온증착 완충층에 포함된 단결정층의 특정 결정 특징을 제공하는 것이다. 본 발명의 다른 목적은 우수한 결정성을 갖는 GaN계 질화물 반도체층을 갖는 적층구조를 제공하는 것으로, 상기 층은 상기 결정 특징을 갖는 단결정층을 포함하는 저온증착 완충층으로부터 형성된다. 본 발명의 또 다른 목적은 적층구조를 사용함으로써 우수한 특성을 보이는 화합물 반도체 소자를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제1형태는, 사파이어 기판의 (0001)(c)면과 접하여 있는 접합 영역 부근에 존재하는 결정성장된 상태에서 단결정층을 포함하는 Ⅲ족 질화물 재료로 구성된 저온에서 성장시킨 저온증착 완충층, 및 상기 저온증착 완충층상에 형성된 질화갈륨(GaN)계 반도체층으로 구성된 활성층을 포함하는 질화갈륨계 반도체 적층구조를 제공하는 것으로, 결정성장된 상태에서 저온증착 완충층에 포함된 단결정층은 AlXGaYN 결정의 [2.-1.-1.0.] 방향이 사파이어 기판의 (0001)저면의 [2.-1.-1.0.] 방향을 따라 배향하도록 갈륨(Ga)에 대하여 현저한 양으로 알루미늄(Al)을 함유하는 육방정계 AlXGaYN (0.5＜X≤1, X+Y=1) 결정으로 구성된다.
본 발명에 따르면, 사파이어 기판상에 형성되고 그 기판과 접하여 있는 접합 영역에 단결정층을 포함하는 저온증착 완충층을 제공하는데, 상기 단결정층은 AlXGaYN 결정의 [2.-1.-1.0.] 방향이 사파이어 기판의 a축과 일치하여서 충분히 단일화된 배향을 얻을 수 있는 갈륨(Ga)에 대하여 현저한 양으로 알루미늄(Al)을 함유하는 육방정계 AlXGaYN(0.5＜X≤1, X+Y=1)단결정으로 구성된다.
본 발명의 제2형태에 있어서는, 저온증착 완충층과 활성층 사이에 형성되며 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층을 더 포함하는 상기 제1형태에 따른 상기 질화갈륨계 반도체 적층구조를 제공한다.
본 발명의 제3형태는 상기 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층은 2㎚~100㎚의 층두께를 갖는 제2형태에 따른 질화갈륨계 반도체 적층구조를 제공한다.
본 발명의 제4형태에 있어서는, 저온증착 완충층과 활성층 사이에 형성되고, 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층을 갖는 초격자 구조를 더 포함하는 제1형태 내지 제3형태 중 어느 하나에 따른 질화갈륨계 반도체 적층구조를 제공한다.
본 발명의 제5형태는 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 상기 박막층 또는 상기 박막층을 갖는 초격자 구조층은 상기 저온증착 완충층상에 형성된 활성층과 질화 알루미늄 갈륨 인듐(AlαGaβIn1 -α-βN : 0≤α,β≤1, 0≤α+β≤1)층 사이에 형성된 제2형태 내지 제4형태 중 어느 하나에 따른 질화갈륨계 반도체 적층구조를 제공한다.
본 발명의 제6형태는 상기 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층의 배향이 저온증착 완충층에 포함되어 있는 단결정층의 배향과 일치하는 제2형태 내지 제5형태 중 어느 하나에 따른 질화갈륨계 반도체 적층구조를 제공한다.
본 발명의 제7형태는 사파이어 기판의 (001)(c)면에 기판과 접하고 있는 접합 영역으로서의 육방정계 단결정으로 구성된 AlXGaYN 저온증착 완충층을 성장온도 250℃~500℃에서 형성하여 결정성장된 상태에서 저온증착 완충층에 포함된 단결정층을 [2.-1.-1.0] 방향이 사파이어 기판의 (0001)저면의 [2.-1.-1.0] 방향을 따라 배향된 갈륨(Ga)에 대하여 현저한 양의 알루미늄(Al)을 함유하는 육방정계 AlXGaYN(0.5 ＜ X≤ 1, X + Y = 1)결정으로 구성하는 단계, 및 이어서 상기 완충층상에 활성층으로서의 질화갈륨(GaN)계 반도체층을 형성하는 단계를 포함하는 질화갈륨계 반도체 적층구조의 제조방법을 제공한다.
본 발명의 제8형태는 제1형태 또는 제6형태 중 어느 하나에 따른 적층구조로부터 제조된 화합물 반도체 소자를 제공한다.
본 발명의 제9형태는 제1형태 또는 제6형태 중 어느 하나에 따른 적층구조로부터 제조된 발광소자를 제공한다.
본 발명의 제1형태에 따른 질화갈륨계 반도체 적층구조는 저온에서 성장되었으며, 결정성장된 상태에서 사파이어 기판의 (0001)(c)면에 접하는 접합 영역의 부근에 존재하는 단결정층을 포함하는 Ⅲ족 질화물과 저온증착 완충층상에 형성된 질화갈륨(GaN)계 반도체층을 갖는다. 상기 적층구조에서, 저온증착 완충층은 상기 기판의 표면에 형성되고, 결정성장된 상태에서 육방정계 AlXGaYN(0.5＜X≤1, X+Y=1) 결정으로 구성된 단결정층을 포함하고, AlXGaYN결정의 [2.-1.-1.0.]방향이 (0001) 사파이어 기판의 [2.-1.-1.0.]방향과 일치하는 충분히 단일화된 배향을 갖는다. 상기 저온증착 완충층상에는 GaN계 반도체층으로 구성된 활성층이 형성된다. 그러므로, 적층구조가 충분히 단일화된 배향과 우수한 단결정 특성을 갖는 GaN계 반도체층으로부터 유리하게 제조될 수 있다.
본 발명의 제2형태에 따른 질화갈륨계 반도체의 적층구조에 있어서, GaN계 Ⅲ족 질화물 반도체로 구성된 박막층이 상기 저온증착 완충층과 활성층 사이에 형성된다. 따라서, 고품질의의 발광층을 갖는 적층구조가 발광 다이오드(LED) 및 레이저 다이오드(LD)와 같은 발광소자용으로 제조될 수 있다. 또한, 상기 박막층은 그 위에 형성되는 상층으로서 미스핏(misfit) 전위가 작은 우수한 결정성을 갖는 활성층을 형성할 수 있다.
본 발명의 제3형태에 따라, 상기 박막층의 두께는 조절된다. 따라서, 고품질의 활성층이 신뢰성있게 제조될 수 있다.
본 발명의 제4형태에 따른 질화갈륨계 반도체 적층구조에 있어서, GaN계 Ⅲ족 질화물 반도체 박막층을 포함하는 초격자 구조층이 상기 저온증착 완충층과 활성층 사이에 형성된다. 따라서, 고품질의 발광층을 갖는 적층구조가 발광 다이오드(LED) 및 레이저 다이오드(LD)와 같은 발광소자용으로 제조될 수 있다.
본 발명의 제5형태에 따라, 상기 박막층 또는 초격자 구조층은 상기 활성층과 상기 저온증착 완충층에 형성된 상기 AlαGaβIn1 -α-βN(0≤α,β≤1, 0≤α+β≤1)층 사이에 형성된다. 따라서, 평탄성이 높은 표면을 갖는 활성층이 쉽게 제조된다.
본 발명의 제6형태에 따라서, GaN계 Ⅲ족 질화물 반도체 박막층의 배향은 저온증착 완충층에 포함된 상기 단결정층의 배향과 일치한다. 그러므로, 배향의 차이로 인하여 발생할 수 있는 변형이 방지될 수 있다. 따라서, 미스핏 전위가 거의 없는 고품질의 활성층이 현저하고 쉽게 제조될 수 있다.
본 발명의 제7형태에 따라, 제1형태의 상기 질화갈륨계 반도체 적층 구조가 쉽게 제조될 수 있다. 구체적으로, 충분하고 균질하게 사파이어 기판을 피복하는 연속 단결정층이 형성될 수 있다. 성장온도를 350℃~450℃내로 제어함으로써, 특정한 방향의 결정 배향을 갖는 저온증착 완충층이 형성될 수 있다. 더욱이, 성장속도를 1㎚/min~3㎚/min의 범위 내로 제어함으로써, 완충층이 더욱 효과적이고 신뢰성있게 형성될 수 있다.
본 발명의 제8형태 또는 제9형태에 따라, 화합물 반도체 소자 또는 발광소자는 충분히 단일화된 배향을 갖는 GaN계 반도체 단결정층을 포함하는 적층구조로부터 제조된다. 본 발명은 우수한 발광 특성을 보이는 발광 다이오드와 같은 반도체 소자의 제공에 이용할 수 있다; 즉, 역전압 방향에서 국소 불량이 거의 없다.
상기 이외의 목적, 특징적 특성 및 이점이 당업자들에게는 첨부한 도면을 참조한 하기 설명으로부터 명백해 질 것이다.
AlXGaYN 저온증착 완충층은 예를 들어, 유기 금속 화학 증착법(MOCVD로 약칭)에 의하여 사파이어 기판상에 형성된다. 예를 들면, AlXGaYN층은 원료로서 트리메틸알루미늄((CH3)3Al), 트리메틸갈륨((CH3)3Ga) 또는 트리에틸갈륨((C2H5)3Ga)과 같은 유기금속(MO) 화합물을 사용하여 MOCVD법에 의해서 형성된다. 암모니아(NH3) 또는 유사한 화합물이 질소원으로 사용될 수 있다. 낮은 온도에서 열분해되는 트리이소부틸알루미늄((i-C4H9)3Al) 및 히드라진도 저온증착 완충층의 성장 원료로서 사용될 수 있다.
접합 부분으로서의 육방정계 단결정층을 포함하는 AlXGaYN 저온증착 완충층이 사파이어 기판상에 특히 그 (0001)면(즉, c면)상에 형성되는 경우, 성장 온도는 적절한 범위 내로 들도록 제어하는 것은 필수이다. 구체적으로, 성장온도는 바람직하게는 250℃~500℃로 제어된다. 성장온도가 250℃보다 낮으면, AlXGaYN 저온증착 완충층의 형성이 성장 원료의 불충분한 열분해로 인하여 만족스럽지 못하게 얻어지는 반면, 성장온도가 500℃보다 높으면, 다수의 주상 결정이 난립하여, 충분하고 균질하게 기판 표면을 피복하는 연속 단결정층을 신뢰성있게 형성하지 못한다.
본 발명에서는, 단결정층을 저온증착 완충층의 결정성장된 상태에서 기판에 대하여 접합 부분으로 하기 위하여 형성될 수 있다. 그러므로, 단결정층을 그 다음의 막형성 단계 또는 소자 제조 단계에서 고온 조건하에 위치시키는 경우에도 단결정층의 결정구조가 유지된다. 바꿔 말하면, 본 발명은 결정성장된 상태에서의 저온증착 완충층의 결정구조를 정의하고, 본 발명은 또한 소자의 제작 후 저온증착 완충층의 최종 결정구조를 정의하는 것을 의미한다.
더욱 바람직하게는, 상기 AlXGaYN 저온증착 완충층은 350℃~450℃에서 성장한다. 성장 온도가 상기 온도 범위 내에 들면, 상기 형성된 저온증착 완충층은 특정 배향을 갖는 AlXGaYN 결정으로 구성된다. 특히 저온증착 완충층이 갈륨에 대하여 현저한 양으로 알루미늄을 함유하는 AlXGaYN(0.5＜X≤1, X+Y=1) 결정으로부터 형성된 경우에는, 상기 형성된 저온증착 완충층은 AlXGaYN(0.5＜X≤1, X+Y=1)으로 구성된 단결정층을 포함하며, 상기 AlXGaYN 결정의 a축은 상기 사파이어 기판의 c-면의 a축과 일치한다. 상기 형성된 층이 단결정층인지의 여부는 전자선 회절상에서 회절 반점의 출현을 기준으로 결정될 수 있다. 할로(halo) 또는 환의 회절상이 나타는 경우에는, 상기 형성된 층이 비결정질 또는 다결정질인 것을 나타낼 수 있다.
성장속도가 1㎚/min~3㎚/min로 조절되는 경우, 배향이 사파이어 기판의 특정 결정 축에 대하여 충분히 단일화된 단결정층을 포함하는 상기 AlXGaYN(0.5＜X≤1, X+Y=1) 저온증착 완충층을 더 효과적이고 신뢰할 수 있게 형성할 수 있다. 성장속도는 저온증착 완충층을 성장시키는 반응계에 공급되는 Ⅲ족 원소(예, 알루미늄) 원료의 단위시간당 양(공급 속도)을 변경함으로써 제어된다. 따라서, 성장 반응계에 공급되는 알루미늄 또는 갈륨의 양 또는 그의 총량이 증가할 경우, 성장 속도는 증가될 수 있다. 상기 성장 반응계에 알루미늄과 갈륨이 공급되는 동안 알루미늄의 농도가 갈륨의 농도를 초과하는 경우에는, 갈륨에 대하여 현저한 양으로 Al을 함유하는 AlXGaYN(0.5＜X≤1, X+Y=1) 결정으로 구성된 저온증착 완충층이 형성될 수 있다.
저온증착 완충층에 포함되어 있고 사파이어 기판에 접해 있는 접합 영역에 존재하는 상기 단결정층의 배향특징은 예를 들면, 전자회절법에 의하여 결정될 수 있다. 구체적으로, 기판으로 하는 사파이어의 [2.-1.-1.0] 방향 (a축)에 평행한 입사 전자빔에 대하여 AlXGaYN 저온증착 완충층의 전자회절패턴이 포착된다. [2.-1.-1.0]의 방향에서 볼 때 상기 AlXGaYN 저온증착 완충층의 역격자상이 전자회절패턴에 나타나면, 저온증착 완충층에 포함된 AlXGaYN 단결정층은 AlXGaYN 결정의 [2.-1.-1.0]방향(a축)이 (0001)사파이어의 [2.-1.-1.0]방향(a축)을 따라 배향된 것으로 결정된다.(P. Hirsch 등, "ELECTRON MICROSCOPY OF THIN CRYSTAL", Krieger Pub. Com. (1997년, U.S.A.) 참조).
본 발명의 AlXGaYN 저온증착 완충층은 그 전체가 단결정층으로 형성되어도 좋고, 또는 사파이어 기판과 접하고 있는 접합 영역에만 단결정층을 포함해도 좋다.
후자의 경우의 예로는 비결정질 AlXGaYN이 저온증착 완충층에 포함되어 있는 단결정층에 결정성장된 상태로 존재하는 경우가 열거된다. 그 특징은 단면 TEM(transmission electron microscope)상에서 관찰될 수도 있다. GaN계 반도체층이 저온증착 완충층을 저온증착 완충층 상에 성장시키는 온도(250℃~500℃)보다 높은 온도에서 성장시키는 경우, 이러한 비결정질 반도체는 결정화되는 것으로 알려져 있다. 상기 경우에서, 상기 충분히 단일화된 배향을 갖는 단결정층이 베이스층으로서 사용하도록 존재하기 때문에, 그 단일화된 배향 특징은 비결정질 반도체에 반영되어, 비결정질 반도체를 단일화된 배향을 갖는 대응하는 결정으로 변형되어 유리하다. 구체적으로, 사파이어 기판의 표면에 접하고 있는 접합 영역에 존재하는 단결정층은 또한 저온증착 완충층에 포함된 비결정질 반도체를 단일화된 배향을 갖는 대응하는 결정으로 변형하는데 효과적이며, 이는 GaN계 반도체층으로 구성된 활성층이 충분히 단일화된 우수한 배향과 우수한 단결정 특성들을 갖고 있는 경우와 마찬가지이다.
사파이어 기판의 표면에 접하고 있는 접합 영역에 존재하는 단결정층은 적어도 1㎚의 두께를 가지며 상술한 바와 같은 단결정층으로 구성될 수 있다. 단결정층에 있어서, 구성 원자(즉, 알루미늄, 갈륨 및 질소)는 화학적으로 상호간에 단단히 결합되어 있어 사파이어 기판에 강하게 밀착되어 있다. 그러므로, 층두께가 약 1㎚임에도 불구하고, 단결정층은 GaN계 반도체층이 저온증착 완충층상에 형성되는 고온 조건 하에 그 층을 위치시키는 경우에도 사파이어 기판 표면상에 잔존한다. 그 결과로서, 상기 사파이어 기판의 표면의 노출이 방지되고, 충분히 단일화된 배향을 갖는 GaN계 반도체층이 상층으로서 유리하게 형성된다.
활성층으로 하기 위하여 저온증착 완충층에 형성된 GaN계 반도체층은 대표적으로 GaN계 Ⅲ족 질화물 반도체층이다. 상기 반도체층은 할로겐법, 수소화물법 또는 MOCVD와 같은 공지의 기상 성장법 또는 분자빔 에피택시를 통하여 형성될 수 있다.
예를 들면, 상기 구조의 저온증착 완충층상에 아래의 GaN계 Ⅲ족 질화물 반도체층 a)~f)가 순차적으로 적층되어서, 발광 다이오드 제조에 적합한 GaN계 반도체 적층구조가 형성될 수 있다.
a) 게르마늄(Ge)-도프 n-형 GaN층
b) Ge-도프 n-형 GaN층과 n-형 질화갈륨 인듐(GaY1InZ1N : 0＜Z1≤1, Y1+Z1=1)층으로 구성된 초격자 구조
c) n-형 GaN층과 n-형 GaY2InZ2N(0＜Z2≤1, Z1≠Z2, Y2+Z2=1)층으로 구성된 양자우물(QW) 구조
d) AlX1GaY1N(0＜X1, Y1≤1, Y1+Y1=1)층과 GaY3InZ3N(0＜Z3≤1, Z1≠Z3, Y3+Z3=1)층으로 구성된 초격자 구조
e) p-형 AlX2GaY2N(0＜X2, Y2≤1, X1≠X2, X2+Y2=1)층
f) p-형 GaN층
GaN계 Ⅲ족 질화물 반도체층 a)~f)는 다른 방법에 의하여 성장시켜도 좋다. 그러나, 저온증착 완충층을 포함한 모든 층은 바람직하게는 이러한 적층구조 제조의 관점에서 단일방법(예, MOCVD)에 의하여 성장된다.
상기 p-형 Ⅲ족 질화물 반도체층 e) 또는 상기 p-형 층 e) 및 f) 대신에, p-형 Ⅲ-Ⅴ족 반도체층이 적층되어 적층구조를 형성할 수 있다. 이러한 경우, 인화붕소계 반도체층 또는 유사층을 p-형 Ⅲ-Ⅴ족 반도체층으로 해도 좋다. 특히, GaN의 a축(=0.319㎚)에 동등한 간격의 격자를 갖는 보론 모노포스파이드(BP)의 사용은 GaN과 잘 조화되는 p-형층을 갖는 적층구조의 제조에 유리하다.
본 발명의 화합물 반도체소자는 상기 GaN계 반도체 적층구조를 적절하게 가공하고 전극 및 다른 소자들을 형성함으로써 제조된다. 예를 들어, 상기 p-형 GaN층 f)로 구성된 상기 GaN계 반도체 적층구조의 최상층은 오믹 전극이 형성되는 접촉층으로서 사용된다. 상기 n-형 Ⅲ족 질화물 반도체층 a) 또는 b)상에, 반대 극성의 오믹 전극이 형성된다. 이러한 방식으로 이들 전극의 형성에 의하여, n-형 Ⅲ족 질화물 반도체층 a) 또는 b)를 n-형 클래드층으로 하고, 양자우물 구조 c)는 발광층으로 하고, 또한 p-형 Ⅲ족 질화물 반도체층 d) 또는 e)는 p-형 클래드층으로 한다. 상기 층들로부터 pn-접합형 더블 헤테로(DH) 구조 LED가 제작된다.
본 발명에서는, GaN계 반도체 적층구조에 포함된 구성층은 충분히 단일화된 배향을 갖는 단결정층을 포함하는 저온증착 완충층의 매개에 의하여 성장된다. 따라서, 각 층은 특히 단일화된 배향을 갖는 즉, 결정입계를 갖지 않는 단결정층의 형태라고 생각된다. 또한, 사파이어 기판에 성장된 저온증착 완충층에 포함되어 있는 단결정층은 상기 사파이어 기판의 표면과 동일한 특징들을 갖는 표면 결정면을 갖는다. 따라서, 표면을 이루는 (0001) 결정면을 갖는 단결정층을 포함하고 있는 저온증착 완충층이 그 표면을 이루는 (0001)면을 갖는 사파이어 기판상에 형성된다. 그러므로, 상층의 Ⅲ족 질화물 반도체층은 동일한 배향을 갖는 표면 결정을 갖게 된다. 이러한 적층구조의 사용에 의해서, 상기 LED가 제조된다. 이 경우, 예를 들어 다른 배향을 갖는 결정입자의 응집에 의하여 형성되는 결정입계에 의해 야기된 불필요한 누설 전류가 감소될 수 있어, LED는 우수한 전기적 특성을 보인다.
발광 다이오드(LED) 또는 레이저 다이오드(LD)와 같은 발광소자에 사용되는 적층구조가 형성된 경우에, 인듐(In) 또는 알루미늄(Al)을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층 또는 상기 박막층을 포함하는 초격자구조층이 활성층(즉, 발광층)과 상기 구조를 갖는 저온증착 완충층 사이에 삽입될 수 있어서, 고품질의 발광층이 제조될 수 있다. 예를 들어, 적층구조는 발광층을 저온증착 완충층상에 질화알루미늄 갈륨 혼합 결정(AlQGa1 - QN : 0＜Q≤1)으로 구성된 박막층의 매개에 의하여 형성함으로써 제조된다.
더욱이, 활성층과 저온증착 완충층 사이에 삽입된 상기 GaN계 Ⅲ족 질화물 반도체 박막층은 미스핏 전위가 거의 없는 우수한 결정성을 갖는 상층의 활성층을 제공할 수 있다. 고품질의 활성층을 지속적으로 제공하기 위하여, 박막층은 바람직하게는 2㎚~100㎚의 두께를 갖는다. 박막층의 두께가 2㎚ 미만이면, 하층(즉, 저온증착 완충층)의 표면이 충분히 피복되지 않아서 바람직하지 않으며, 반면 박막층이 100㎚보다 큰 두께를 가지면, 평탄성이 높은 표면을 갖는 GaN계 Ⅲ족 질화물 반도체 박막층을 지속적으로 제공할 수 없다. 특히 GaN계 Ⅲ족 질화물 반도체 박막층이 인듐(In)을 함유하는 경우, 두께가 100㎚를 초과하면 표면 조도가 급격히 증가한다. 그러므로, 평탄성이 높은 표면을 갖는 박막층을 형성하기가 어렵다.
n-형 질화갈륨 인듐(GaY1InZ1N : 0＜Z1≤1, Y1+Z1=1)박막층을 포함하는 초격자구조층을 발광층과 저온증착 완충층상에 형성된 GaN계 Ⅲ족 질화물 반도체 박막층 사이에 삽입함으로써, 고강도 발광을 달성하기 위한 발광층을 갖는 적층구조를 제조할 수 있다. 예를 들면, 다른 인듐(In) 조성비(=Z2)를 갖는 GaY2InZ2N(0＜Z2≤1, Z1≠Z2, Y2+Z2=1) 박막층을 교대로 또 반복적으로 적층함으로써 형성된 초격자 구조층이 미스핏 전위와 같은 결정 결함이 상층의 활성층으로 전파되는 것을 억제할 수 있다.
또는, AlαGaβIn1 -α-βN(0≤α,β≤1, 0≤α+β≤1), 또는 비소(As) 또는 인(P)과 같은 비질소(N) Ⅴ족 원소를 함유하는 GaN계 Ⅲ족 질화물 반도체층이 저온증착 완충층상에 형성될 수 있고, 다음으로 상기 박막층 또는 초격자 구조층이 상기 반도체층상에 형성될 수 있다. 또한, 활성층이 더 형성될 수 있다. 상기 방법에서, GaN계 Ⅲ족 질화물 반도체층은 저온증착 완충층상에 형성되고, 상기 박막층 또는 초격자 구조층이 반도체층과 활성층 사이에 형성되어서, 우수한 표면 평탄성을 갖는 활성층을 용이하게 제조할 수 있다.
저온증착 완충층으로서의 상기 단결정층 및 GaN계 Ⅲ족 질화물 반도체 박막층이 단결정으로 형성되고, 상기 두 층들의 배향이 서로 부합되는 경우에, 거의 미스핏 전위를 갖지 않는 고품질의 상층의 활성층이 현저하고 용이하게 형성될 수 있다. 바꿔 말하면, 배향의 부정합으로 인한 변형이 방지될 수 있어, 고품질의 활성층을 형성할 수 있다.
사파이어 기판의 표면과 접하고 있는 접합 영역의 저온증착 완충층에 결정성장된 상태에서 형성된 단결정층이 저온증착 완충층에 증착된 GaN계 Ⅲ족 질화물 반도체층의 충분히 단일화된 배향을 얻을 수 있다.
도 1은 실시예 1의 GaN계 반도체 적층구조의 계략 단면도이다.
도 2는 실시예 2의 GaN계 반도체 적층구조의 계략 단면도이다.
도 3은 실시예 3의 LED의 계략 단면도이다.
도 4는 실시예 4의 LED의 계략 단면도이다.
실시예 1:
본 발명은 실시예 1에 의해 다음에 자세하게 설명될 것이다. 실시예 1에서, GaN계 Ⅲ족 질화물 반도체층은 단결정층을 포함하는 저온증착 완충층의 매개에 의해 사파이어 기판상에 성장시켜 GaN계 반도체 적층구조(10)를 제작하였다.
도 1은 실시예 1의 GaN계 반도체 적층구조(10)의 계략 단면도이다.
GaN계 반도체 적층구조(10)에 포함된 Ⅲ족 질화물 반도체층(102~ 109)을 질 화알루미늄 갈륨 혼합 결정(Al0 .90Ga0 .10N)으로 구성된 저온증착 완충층(101)의 매개에 의하여 사파이어 기판(100)의 (0001)표면상에 형성하였다.
상기 저온증착 완충층(101)을 알루미늄(Al)원으로서 트리메틸알루미늄((CH3)3Al), 갈륨(Ga)원으로서 트리메틸갈륨((CH3)3Ga) 및 질소(N)원으로서 암모니아(NH3)를 이용하여 420℃에서 대기압(대기압 부근) MOCVD에 의하여 성장시켰다. 성장속도는 단위 시간당 MOCVD 반응계에 공급되는 (CH3)3Al의 농도를 제어함으로써 2㎚/min로 조절하였다. 저온증착 완충층(101)의 두께는 15㎚로 제어되었다.
상기 저온증착 완충층(101)의 내부 결정구조를 전자회절법에 의하여 결정성장된 상태에서 분석하였다. 회절패턴은 반점형상 패턴인 것으로부터, 상기 사파이어 기판(100)의 (0001)표면으로부터 약 5㎚의 두께까지의 부분에 층형상 단결정이 존재하는 것을 확인하였다. 또한, 전자회절패턴으로부터 단결정층은 상기 육방정계 결정은 육방정계 결정의 (0001)면과 사파이어 기판의 (0001)면이 같은 방향으로 정렬되도록 사파이어 기판의 (0001)면상에 적층되어 있는 육방정계 결정으로 구성됨을 알 수 있다. 전자빔의 회절과 입사방향의 관계에 기초하여 상기 단결정층의 [2.-1.-1.0] 방향은 상기 사파이어 기판(100)의 [2.-1.-1.0]방향과 일치시켰다. 약 10㎚의 높이를 갖는 비결정질물질이 단결정층에 산재한다는 것을 알았다.
Al0 .90Ga0 .10N 저온증착 완충층(101)상에, 다음의 GaN계 Ⅲ족 질화물 반도체층 (a)~(h)를 MOCVD를 통해 순차적으로 성장시켜 실시예 1의 GaN계 반도체 적층구조를 제조하였다.
(a) 게르마늄(Ge)-도프 n-형 GaN층(캐리어 농도(n)=1×1018㎝-3, 층두께 (t)=3,200㎚)(102)
(b) Ge-도프 n-형 질화갈륨 인듐 혼합 결정(Ga0 .95In0 .05N, n=1×1018㎝-3, t=150㎚ )(103)
(c) Ge-도프 n-형 Al0 .10Ga0 .90N 층(n=6×1017cm-3, t=12nm)(104)
(d) Ge-도프 n-형 GaN층(t=10nm)(105)
(e) n-형 GaN(t=15nm)층(2층)과 n-형 Ga0 .95In0 .05N (t=3nm)층(3층)을 교대로 적층하여 형성된 양자우물 구조층(106)
(f) n-형 GaN층(105)과 유사한 n-형 GaN층(t=10nm)(107)
(g) p-형 Al0 .20Ga0 .80N층(캐리어 농도(p)=8×1017cm-3, t=20nm)(108)
(h) p-형 Al0 .05Ga0 .95N층(캐리어 농도(p)=9×1017cm-3, t=50nm)(109)
상기 Ⅲ족 질화물 반도체층 (a)~(h)가 단결정층을 포함하는 상기 저온증착 완충층(101)의 매개에 의하여 성장되었기 때문에, 모든 성장층들은 단결정층으로 되었다. 단면 TEM을 기초로 한 관찰에 의하여, 저온증착 완충층(101)과 1,100℃의 보다 높은 온도에서 성장된 n-형 GaN층(102) 사이의 접합계면에서 비결정질 물질이 관찰되지 않은 것으로부터, 상기 n-형 GaN층(102)은 결정성장된 상태에서 상기 저온증착 완충층(101)에 존재하는 단결정층에 직접적으로 접합되도록 성장하는 것으로 생각되었다. 그러므로, 결정성장된 상태에서 저온증착 완충층에 존재하는 단결정층에 흩어져 있는 상기 비결정질 물질은 1,100℃의 고온에서 n-형 GaN층(102)이 피착되는 동안 승화되었다고 생각된다. 또한, Ⅲ족 질화물 반도체층(102~109)이 충분히 단일화된 배향을 갖는 단결정층을 포함하는 저온증착 완충층(101)상에 피착되기 때문에, 이들 모든 층은 상기 사파이어 기판(100)의 [2.-1.-1.0]방향과 일치하는 [2.-1.-1.0]방향을 각각 갖는 육방정계 단결정층이라고 결정되었다. 그러므로, 충분히 단일화된 배향과 단결정 특징들을 각각 갖는 GaN계 Ⅲ족 질화물 반도체 단결정층을 포함하는 GaN계 반도체 적층구조가 형성되었다.
실시예 2:
본 발명은 실시예 2에 의해 다음에 자세하게 설명될 것이다. 실시예 2에서, 실시예 1의 것과 다른 GaN계 Ⅲ족 질화물 반도체층을 사파이어 기판상에 실시예 1에서 사용된 것과 다른 조성을 갖는 저온증착 완충층의 매개에 의해서 성장시켜 GaN계 반도체 적층구조(20)를 제조하였다.
도 2는 실시예 2의 GaN계 반도체 적층구조(20)의 계략 단면도이다.
GaN계 반도체 적층구조(20)에 포함된 Ⅲ족 질화물 반도체층(202~208)을 사파이어 기판(200)의 (0001)면상에 질화 알루미늄(AlN)으로 구성된 저온증착 완충층(201)의 매개에 의해서 형성하였다. 상기 저온증착 완충층(201)을 450℃에서 알 루미늄(Al)원으로 트리(이소부틸)알루미늄((i-C4H9)3Al) 및 질소(N)원으로 암모니아(NH3)를 이용하여 감압 MOCVD에 의하여 성장시켰다. 성장속도는 단위시간당 MOCVD 반응계에 공급되는 (i-C4H9)3Al의 농도를 제어함으로써 3nm/min으로 조절되었다.
저온증착 완충층(201)의 내부 결정 구조를 전자회절법에 의해서 결정성장된 상태에서 분석하였다. 회절패턴이 반점형상 패턴인 것으로부터 단결정의 층이 상기 사파이어 기판(200)의 (0001)면으로부터 상기 층두께가 6nm까지에 이르는 부분까지 존재하는 것을 알 수 있다. 또한 전자회절패턴은 단결정층이 상기 육방정계 결정은 육방정계 결정의 (0001)면과 사파이어 기판의 (0001)면이 같은 방향으로 정렬되도록 사파이어 기판의 (0001)면상에 적층되어 있는 육방정계 결정으로 구성된 것을 알 수 있다. 전자빔의 회절과 입사방향의 관계에 기초하여, 상기 단결정층의 [2.-1.-1.0] 방향은 사파이어 기판(200)의 [2.-1.-1.0] 방향을 따라 배향되었다. 상기 단결정층상에 일반적으로 원 또는 매달린 종모양의 단면을 갖는 비결정질 물질이 산재하였다. AIN 저온증착 완충층(201)은 단결정층 두께(평균 두께 : 6nm)와 그 상에 존재하는 비결정질 물질의 높이를 포함하여 약 45nm의 총 두께를 갖고 있었다.
AIN 저온증착 완충층(201)상에, 다음의 GaN계 Ⅲ족 질화물 반도체층 (i)~(o)를 MOCVD를 통해 연속적으로 성장시켜서 실시예 2의 GaN계 반도체 적층구조를 제작하였다.
(i) 게르마늄(Ge)-도프 n-형 GaN층(캐리어 농도(n)=3×1018㎝-3, 층두께 (t)=4,000㎚)(202)
(j) 규소(Si)-도프 n-형 질화갈륨 인듐 혼합 결정(Ga0 .99In0 .01N, t=2㎚)(10층)과 Si-도프 층과 In 조성이 다른 Ga0 .98In0 .02N(t=2㎚ )층(10층)이 교대로 적층하여 형성된 초격자 구조층(203)
(k) Si-도프 n-형 GaN층(n=9×1017cm-3, t=20nm)(204)
(l) n-형 GaN(t=15nm)층(3층)과 n-형 Ga0 .95In0 .05N (t=3nm)층(4층)을 교대로 적층하여 형성된 양자우물 구조층(205)
(m) Si-도프 n-형 GaN층(n=9×1017cm-3, t=20nm)(206)
(n) 마그네슘(Mg)-도프 p-형 Al0 .05Ga0 .95N층(캐리어 농도(p)=9×1017㎝-3, t=25㎚)(207)
(o) Mg-도프 p-형 GaN층(p=9×1017cm-3, t=80nm)(208)
상기 Ⅲ족 질화물 반도체층들 (i)~(o)는 단결정층을 포함하는 저온증착 완충층(201)의 매개에 의하여 성장되었기 때문에, 성장된 층들은 모두 단결정층이었다. 또한, Ⅲ족 질화물 반도체층(202~208)은 충분히 단일화된 배향을 갖는 단결정층을 포함하는 저온증착 완충층(201)상에 적층되었기 때문에, 이들 모든 층은 사파이어 기판(200)의 [2.-1.-1.0]방향(a축)을 따라 [2.-1.-1.0] 방향(a축)을 갖는 육방정계 단결정층이었다.
실시예 3 :
본 발명은 실시예 3에 의하여 다음에 자세하게 설명될 것이고, 실시예 1의 GaN계 반도체 적층구조(10)로부터 LED 1A를 제조하였다.
도 3은 실시예 3의 LED 1A의 계략 단면도이다.
실시예 1의 GaN계 반도체 적층구조(10)를 종래의 플라즈마 에칭법에 의하여 가공하여, 저온증착 완충층(101)의 매개에 의해 형성된 n-형 GaN층(102)의 표면의 일부가 노출되는데, 이 일부는 n-형 오믹 전극(302)이 형성되는 영역에 한정된다. 계속하여, 이렇게 하여 노출된 n-형 GaN층(102)의 표면 상에 알루미늄(Al)-바나듐(V) 합금막과 Al막을 순차적으로 적층함으로써, n-형 오믹 전극(302)을 형성하였다. 적층구조(10)의 표면으로서의 p-형 Al0 .05Ga0 .95N층(109)의 코너 부분에 금(Au)-크롬(Cr)-코발트(Co) 합금막과 Au-Cr 합금막을 피착하여, p-형오믹 전극(301)을 형성하였다.
상기의 공정에 의하여, 실시예 1의 GaN계 반도체 적층구조(10)를 포함하는, n-형 클래드층으로서의 n-형 GaN층(102), 발광층으로서의 양자우물 구조층(107) (GaN층/n-형 Ga0 .95Ga0 .05N층) 및 p-형 클래드층으로서의 p-형 Al0 .20Ga0 .80N층(109)으로 구성된 pn-접합형 더블 헤테로(DH) 구조를 갖는 LED 1A를 제작하였다.
LED 칩 1A의 발광 특징을 순방향의 소자구동 전류(20 mA)를 n-형 오믹 전극(302)과 p-형 오믹 전극(301) 사이에 흐르게 하여 측정하였다. 상기 LED 칩 1A는 460nm의 중심파장을 갖는 청색광을 발광하는 것을 알았다. 수지성형 전에 각 칩의 발광 강도는, 대표적인 적분구에 의하여 측정시 약 4mW 정도로 높았다. 순전압(Vf) 은 3.4V 정도로 낮다는 것을 알았다. n-형 오믹 전극(302) 및 p-형 오믹 전극(301)이 결정성장된 상태에서 충분히 단일화된 배향을 갖는 단결정층을 포함하는 저온증착 완충층(101)의 매개에 의하여 우수한 결정성을 갖는 Ⅲ족 질화물 반도체층상에 형성되었기 때문에, LED 칩은 국소 불량을 거의 보이지 않았다. 그러므로, 10㎂의 역전류에서의 역전압은 15V보다 높은 것을 알았다.
실시예 4 :
본 발명은 실시예 4에 의하여 다음에 자세하게 설명될 것이고, 실시예 2의 GaN계 반도체 적층구조(20)로부터 LED 2A를 제작하였다.
도 4는 실시예 4의 LED 2A의 계략 단면도이다.
실시예 3에서 상술된 바와 같이, 실시예 2의 GaN계 반도체 적층구조(20)를 종래의 플라즈마 에칭법에 의하여 가공하여, 저온증착 완충층(201)의 매개에 의하여 형성된 n-형 GaN층(202)의 표면의 일부가 노출되는데, 상기 일부는 n-형 오믹 전극(302)이 형성되는 영역에만 한정된다. 계속하여, 이렇게 노출된 n-형 GaN층(202)의 표면상에 Al막 및 텅스텐(W)-티타늄(Ti) 합금막이 순차적으로 적층함으로써, n-형 오믹 전극(402)을 형성하였다. 적층구조(20)의 표면으로의 p-형 GaN층(208)의 코너부분에 Al, Au, 갈륨(Ga), 니켈(Ni) 및 산소(O)를 함유하는 산화물막을 피착하여, p-형 오믹 전극(401)을 형성하였다.
상기 공정에 의하여, 실시예 2의 GaN계 반도체 적층구조(20)을 포함하는, n-형 클래드층으로서의 GaN층(202), 발광층으로서의 양자우물 구조층(205)(n-형 GaN/n-형 Ga0 .95In0 .05N) 및 p-형 클래드층으로서의 p-형 Al0 .05Ga0 .95N층(207)으로 구성된 pn-접합형 더블 헤테로(DH) 구조를 갖는 LED 2A를 제작하였다.
LED 칩 2A의 발광 특징들은 순방향의 소자구동 전류(20 mA)를 n-형 오믹 전극(402)와 p-형 오믹 전극(401) 사이에 흐르게 하여 측정하였다. LED 칩 2A는 455 nm의 중심 파장을 갖는 청색광을 발광하는 것을 알았다. 수지성형 전에 각 칩의 발광 강도는 대표적인 적분구에 의하여 측정시 약 3mW 정도로 높았다. 순전압(Vf)은 3.5V 정도로 낮은 것을 알았다. n-형 오믹 전극(402) 및 p-형 오믹 전극(401)이 결정성장된 상태에서 충분히 단일화된 배향을 갖는 저온증착 완충층(201)의 매개에 의하여 우수한 결정성을 갖는 Ⅲ족 질화물 반도체층상에 형성되었기 때문에, LED 칩은 국소 불량을 거의 보이지 않았다. 이렇게 하여, 10㎂의 역전류에서의 역전압은 약 15V인 것을 알았다.
본 발명의 반도체 적층구조는 발광 다이오드(LED) 및 레이저 다이오드(LD)와 같은 다양한 발광소자에 사용되는 적층구조로서 유망하다.

Claims (10)

  1. 사파이어 기판의 (0001)(c)면과 접하여 있는 접합 영역 부근에 존재하는 단결정층을 결정성장된 상태에서 포함하는, Ⅲ족 질화물 재료로 구성된 저온에서 성장시킨 저온증착 완충층; 및
    상기 저온증착 완충층상에 형성된 질화갈륨(GaN)계 반도체층으로 구성된 활성층을 포함하는 질화갈륨계 반도체 적층구조에 있어서:
    상기 결정성장된 상태에서 저온증착 완충층에 포함되는 단결정층은 AlXGaYN 결정의 [2.-1.-1.0]방향이 사파이어 기판의 (0001)저면의 [2.-1.-1.0]방향을 따라 배향하도록, 갈륨 및 알루미늄을 함유하는 육방정계 AlXGaYN(0.5＜X≤1, X＋Y=1)결정으로 구성되어 있고, 상기 저온증착 완충층과 상기 활성층의 사이에, 인듐 또는 알루미늄을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층을 포함하는 초격자 구조층이 설치되어 있는 것을 특징으로 하는 질화갈륨계 반도체 적층구조.
  2. 삭제
  3. 제1항에 있어서, 상기 인듐 또는 알루미늄을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층은 2nm~100nm의 층두께를 갖는 것을 특징으로 하는 질화갈륨계 반도체 적층구조.
  4. 삭제
  5. 제1항에 있어서, 상기 인듐 또는 알루미늄을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층 또는 상기 박막층을 포함하는 초격자 구조층은 상기 활성층과 상기 저온증착 완충층상에 형성된 질화 알루미늄 갈륨 인듐(AlαGaβIn1-α-βN :0≤α,β≤1, 0≤α+β≤1)층 사이에 형성된 것을 특징으로 하는 질화갈륨계 반도체 적층구조.
  6. 제1항 또는 제3항에 있어서, 상기 인듐 또는 알루미늄을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층의 배향은 상기 저온증착 완충층에 포함되어 있는 단결정층의 배향과 일치하는 것을 특징으로 하는 질화갈륨계 반도체 적층구조.
  7. 사파이어 기판의 (0001)(c)면상에, 기판과 접하고 있는 접합 영역으로서의 육방정계 단결정층으로 구성된 AlXGaYN 저온증착 완충층을 성장온도 250℃~500℃에서 형성하여, 결정성장된 상태에서 저온증착 완충층에 포함된 단결정층을 [2.-1.-1.0] 방향이 사파이어 기판의 (0001)저면의 [2.-1.-1.0] 방향을 따라 배향된 갈륨(Ga) 및 알루미늄(Al)을 함유하는 육방정계 AlXGaYN (0.5＜X≤ 1, X+Y=1)결정으로 구성하는 단계; 및,
    이어서, 상기 완충층상에 인듐 또는 알루미늄을 함유하는 GaN계 Ⅲ족 질화물 반도체로 구성된 박막층을 포함하는 초격자 구조층을 형성하고, 상기 초격자 구조층상에 활성층으로서의 질화갈륨(GaN)계 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화갈륨계 반도체 적층구조의 제조방법.
  8. 제1항에 기재된 적층구조로부터 제조된 화합물 반도체 소자.
  9. 제1항에 기재된 적층구조로부터 제조된 발광소자.
  10. 삭제
KR1020067026623A 2004-05-27 2005-05-25 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자 KR100903782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004157132 2004-05-27
JPJP-P-2004-00157132 2004-05-27
PCT/JP2005/010012 WO2005117078A1 (en) 2004-05-27 2005-05-25 Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure

Publications (2)

Publication Number Publication Date
KR20070034000A KR20070034000A (ko) 2007-03-27
KR100903782B1 true KR100903782B1 (ko) 2009-06-19

Family

ID=37667818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026623A KR100903782B1 (ko) 2004-05-27 2005-05-25 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자

Country Status (7)

Country Link
US (1) US7772599B2 (ko)
EP (1) EP1756854A4 (ko)
JP (1) JP4652888B2 (ko)
KR (1) KR100903782B1 (ko)
CN (1) CN100524625C (ko)
TW (1) TWI289941B (ko)
WO (1) WO2005117078A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5251893B2 (ja) * 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JP5238867B2 (ja) * 2011-11-08 2013-07-17 株式会社東芝 半導体発光素子の製造方法
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
TW201530806A (zh) * 2014-01-29 2015-08-01 Rigidcrystal Technology Co Ltd 發光元件
WO2016086028A1 (en) 2014-11-24 2016-06-02 The Board Of Regents Of The University Of Oklahoma Surgical cleaning tool, system, and method
WO2019123954A1 (ja) 2017-12-21 2019-06-27 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
CN108808446B (zh) * 2018-06-27 2020-11-27 潍坊华光光电子有限公司 一种具有位错折断结构的GaN基激光器外延结构及其生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321905A (ja) * 1997-05-21 1998-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JPH11162848A (ja) 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
KR20000023144A (ko) * 1998-09-14 2000-04-25 모리 가즈히로 반도체 장치, 반도체 기판 및 그 제조 방법
US6541292B2 (en) 1999-04-09 2003-04-01 Xerox Corporation Method for forming an asymmetric nitride laser diode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281484A (ja) 1988-09-16 1990-03-22 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2809691B2 (ja) 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP3466314B2 (ja) 1994-02-28 2003-11-10 京セラ株式会社 単結晶育成用基体
JP3700283B2 (ja) * 1996-10-02 2005-09-28 昭和電工株式会社 窒化物化合物半導体素子
JP3257976B2 (ja) 1997-12-25 2002-02-18 昭和電工株式会社 窒化物半導体発光素子
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
JP3896718B2 (ja) * 1999-03-02 2007-03-22 日亜化学工業株式会社 窒化物半導体
JP2002075873A (ja) * 2000-08-25 2002-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
TW546859B (en) * 2002-09-20 2003-08-11 Formosa Epitaxy Inc Structure and manufacturing method of GaN light emitting diode
JP4738748B2 (ja) 2004-02-05 2011-08-03 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321905A (ja) * 1997-05-21 1998-12-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JPH11162848A (ja) 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
KR20000023144A (ko) * 1998-09-14 2000-04-25 모리 가즈히로 반도체 장치, 반도체 기판 및 그 제조 방법
US6541292B2 (en) 1999-04-09 2003-04-01 Xerox Corporation Method for forming an asymmetric nitride laser diode

Also Published As

Publication number Publication date
KR20070034000A (ko) 2007-03-27
US20080067522A1 (en) 2008-03-20
TWI289941B (en) 2007-11-11
US7772599B2 (en) 2010-08-10
JP2006013467A (ja) 2006-01-12
CN1989595A (zh) 2007-06-27
JP4652888B2 (ja) 2011-03-16
TW200603445A (en) 2006-01-16
WO2005117078A1 (en) 2005-12-08
EP1756854A1 (en) 2007-02-28
CN100524625C (zh) 2009-08-05
EP1756854A4 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
KR100903782B1 (ko) 질화갈륨계 반도체 적층구조, 그 제조방법, 및 이적층구조를 각각 이용한 화합물 반도체와 발광소자
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
US5239188A (en) Gallium nitride base semiconductor device
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
JP2010501117A5 (ko)
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
TWI252599B (en) N-type group III nitride semiconductor layered structure
EP1869717B1 (en) Production method of group iii nitride semioconductor element
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US7759149B2 (en) Gallium nitride-based semiconductor stacked structure
US10763395B2 (en) Light emitting diode element and method for manufacturing same
US20200144451A1 (en) Nitride semiconductor crystal and method of fabricating the same
JP2006024903A (ja) 窒化ガリウム系半導体積層構造体
JP3592616B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 11