KR100897314B1 - 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 - Google Patents
반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR100897314B1 KR100897314B1 KR1020037012004A KR20037012004A KR100897314B1 KR 100897314 B1 KR100897314 B1 KR 100897314B1 KR 1020037012004 A KR1020037012004 A KR 1020037012004A KR 20037012004 A KR20037012004 A KR 20037012004A KR 100897314 B1 KR100897314 B1 KR 100897314B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- pallet
- chip carrier
- circuit board
- chamber
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
- B23P19/00—Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/0478—Simultaneously mounting of different components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1484—Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1509—Horizontally held PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/52—Plural diverse manufacturing apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53178—Chip component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53183—Multilead component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53187—Multiple station assembly apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩의 3차원 배열을 실장하기 위한 방법 및 장치에 관한 것이다. 이 실장 방법은 칩의 3차원 배열을 달성하도록 특유의 칩 캐리어에 의하여 반도체 칩의 표면 장착을 자동화하는 복수 단계의 조립 공정을 사용한다. 이 실장 방법은 한번에 복수의 칩 캐리어에 솔더를 증착하는 단계와, 칩과 함께 칩 캐리어를 인쇄 회로 기판 상에 배치하는 단계와, 그 후 단일의 리플로우 공정을 완성하도록 3차원 배열로 배치된 칩 및 칩 캐리어를 갖는 기판을 단일의 리플로우 오븐을 통하여 연장시켜 모든 소자를 영구적으로 접속시키는 단계를 포함한다. 실장 장치는 동시에 복수의 캐리어에 솔더를 자동 증착하도록 특유의 칩 캐리어 팔레트와, 칩과 캐리어를 위치 결정하도록 조합되어 작동되는 인쇄 고정대를 구비하여, 회로 기판에 추가로 그들의 위치를 결정한다.
Description
본 발명은 반도체 제조 공정에 관한 것으로, 보다 구체적으로 말하면 반도체 칩을 인쇄 회로 기판 상에 3차원 어레이로 제조하기 위한 방법 및 시스템에 관한 것이다.
반도체 칩은 통상적으로 인쇄 회로 기판에 접속되고, 이 인쇄 회로 기판은 그 인쇄 회로 기판 상의 다른 칩을 비롯하여 그 칩이 동작시키는 회로의 나머지에 칩을 상호 접속시킨다. 과거에, 칩은 단순한 2차원 어레이로 인쇄 회로 기판의 넓은 평탄면에서 인쇄 회로 기판을 가로질러 퍼져 있었다. 시간이 경과함에 따라, 컴퓨터 산업의 경향은 보다 조밀하게 집적된 인쇄 회로 기판을 향하고 있다. 그 이유는, 보다 큰 랜덤 액세스 컴퓨터 메모리에 대한 요구, 보다 고속의 컴퓨터에 대한 요구, 모두 컴팩트한 컴퓨터에 대한 요구, 및 인쇄 회로 기판상의 회로 밀도를 증가시킴으로써 인쇄 회로 기판의 비용을 절감시키기 위한 압박의 증대로 인한 것이다. 1980년대 중반에서 후반까지, 산업계는 인쇄 회로 기판의 구멍을 통하여 컴퓨터 칩을 인쇄 회로 기판에 부착하는 기술로부터 표면 실장 기술을 이용하는 기술로 전환되었다. 표면 실장 기술의 출현으로, 종래의 인쇄 회로 기판상의 관통 구멍은 인쇄 회로 기판의 표면상의 전도성 실장 패드로 대체되고 있다. 이로 인하여, 기판의 층 사이에서 연장되는 상호 연결 라인의 복잡한 네트워크를 갖는 복수 층의 회로 기판이 가능하다. 이에 따라, 인쇄 회로 기판상의 칩의 밀도를 증가시킬 수 있었으며, 이는 기판의 크기를 감소시킬 뿐만 아니라 기판상의 칩 사이를 이동하는 신호의 거리를 감소시킴으로써 컴퓨터의 동작 속도를 증가시킨다.
결과적으로, 표면 실장 기술로의 이동으로 인하여, 회로 기판상의 칩 밀도를 증가시켜 칩 사이의 거리를 감소시키는 각종 구조로 인쇄 기판상에서 칩을 위치 결정할 수 있게 되어, 전체 시스템의 동작을 촉진시킬 수 있었다. 일반적으로, 통상의 구조는 밀도를 증가시키기 위하여 칩을 서로 적층시킨다. 칩을 서로 적층시키는 것은 그들의 회로에 용장성(redundancy)을 부여하는 메모리 칩에 특히 적합하다. 현재까지는, 칩 밀도를 증가시키고 회로 기판상에 3차원의 어레이를 달성하도록 칩을 서로 적층시키기 위하여, 컴퓨터 제조업자는 적층식으로 칩을 영구적으로 접합하는 기술에 전문성을 갖는 제3의 제조업자에게 칩을 보내야만 한다. 칩을 적층하는 것은 일반적으로 그들 칩을 함께 솔더링하는 것을 포함하였다. 그에 따라, 외부의 제조 설비에 의존해야 하는 경우에 본질적인 시간 지연과, 칩을 함께 직접적으로 솔더링하는 결과로서 칩에 가해지는 잠재적 손상을 비롯한 다양한 문제가 야기되었다.
최근의 개발품, 특히 본원 발명의 출원인의 개발품들로 인하여, 3차원 어레이로 인쇄 회로 기판상에 칩을 적층시키기 위한 새롭고 훨씬 효율적인 수단이 제공되었다. 이러한 개발은 본원 출원인 소유의 공동 계류중인 특허 출원에 상세하게 개시되어 있는데, 즉, 1999년 4월 4일 출원되고 발명의 명칭이 "Circuit Board Assembly Having A Three Dimensional Array of Integrated Circuit Package"인 미국 특허 출원 번호 09/285,354호와, 2000년 3월 3일 출원되고 발명의 명칭이 "Electronic Module Having a Three Dimensional Array of Carrier-Mounted Integrated Circuit Packages"인 미국 특허 출원 번호 09/524,324호가 있다. 이들 출원은 모두 본 명세서에 참고로 인용되며, 본 명세서에 상세하게 설명되는 바와 같이 본 명세서의 일부를 이룬다. 2개의 참조 특허 출원은 플랫폼을 효과적으로 제공하는 특유의 전자 모듈을 개시하고 있으며, 상기 플랫폼은 인쇄 회로 기판 상의 칩 위에 배치되어, 그 플랫폼이 그 아래의 칩과 공유하는 회로 기판 상의 접촉 패드에 연결된다. 그 후, 제2의 칩이 적층된 3차원 어레이를 달성하도록 플랫폼의 상부에 연결되는데, 이는 상기 두 참조 특허 출원에 보다 상세하게 설명되어 있다. 도 1의 21A 및 21B는 상기 두 참조 특허 출원에서 설명되고 청구하고 있는 칩 캐리어의 두 가지 상이한 변형예를 도시하고 있다. 21A는 인쇄 회로 기판의 형태로 제조된 칩 캐리어를 도시하고, 21B는 성형 패키징의 형태로 제조된 칩 캐리어를 도시한다.
그러나, 전술한 공동 계류중인 2개의 특허 출원에 개시된 전자 칩 지지 모듈의 장점을 최대화하기 위하여, 이들의 설치를 자동화하고 최적화하는 제조 공정 및 장치가 필요하다. 또한, 제조 공정 및 장치는 제3의 제조업자의 서비스를 사용해야 하는 필요성 없이 컴퓨터 또는 회로 기판 제조업자에 의해 사내에서 사용될 수 있어야 한다.
본 발명의 목적은 칩을 인쇄 회로 기판 상에 3차원 어레이로 배치할 수 있게 하는 새로운 개발품을 활용하는 효율적이고 비용 경제적인 제조 공정 및 장치를 제공하는 것이다. 본 발명의 다른 목적은 인쇄 회로 기판의 조립에 사용되고 있는 현재의 방법 및 반도체 제조 장치와 함께 활용될 수 있는 장치 및 방법을 제공하는 것이다.
이들 목적 및 그 외의 목적은 이하의 단계를 포함하는 반도체 칩의 3차원 어레이로 회로 기판을 실장하는 방법을 제공함으로써 달성되며, 이 방법은 a) 조립 공정을 위하여 복수의 칩 캐리어 상의 전기 접점이 적절하게 정렬되도록 하는 단계와, b) 칩과 수동 소자를 수용하도록 상기 칩 캐리어의 칩 수용면을 준비하는 단계와, c) 칩 조립 공정을 위하여 회로 기판을 준비하는 단계와, d) 칩과 수동 소자의 제1층을 상기 회로 기판에 실장하는 단계로서, 상기 칩과 수동 소자를 미리 선택된 소정의 전기 접점과 접촉하도록 위치 결정하는 것인 단계와, e) 상기 칩 캐리어가 미리 선택된 전기 접점과 접촉하도록 칩의 상기 제1 층 위에서 상기 칩 캐리어를 위치 결정하는 단계와, f) 상기 칩 캐리어의 각각에서 수동 소자를 갖는 반도체 칩을 배치하는 단계와, g) 상기 칩, 수동 소자 및 칩 캐리어를 상기 회로 기판에 영구적으로 상호 연결하는 단계를 포함한다.
본 발명의 다른 양태에 있어서, 본 발명은 반도체 칩의 3차원 어레이로 회로 기판을 실장하기 위한 시스템을 제공하며,
이 시스템은 a) 칩 캐리어의 상부에서 칩을 위치 결정할 뿐만 아니라 각각의 칩 캐리어의 아래에서 회로 기판상에 칩을 직접적으로 위치 결정하기 위한 공간을 구비하여, 상기 회로 기판상에 칩의 3차원 어레이를 형성하도록 회로 기판에 부착될 수 있는 복수의 칩 캐리어와, b) 회로 기판 조립 공정 중에 복수의 칩 캐리어를 유지 및 이동시키기 위한 팔레트로서, 이 팔레트의 적어도 상면에서 개방되는 프레임 형태의 챔버의 매트릭스를 구비하고, 각 챔버는 회로 기판 제조 공정 중에 칩 캐리어를 유지하도록 형성되며, 칩 캐리어는 칩 캐리어의 상부의 칩 수용면이 팔레트의 상부와 반대로 향하는 상태로 팔레트의 각 챔버에서 위치 결정되어, 회로 기판 조립 공정 중에 칩 캐리어의 상면에 접근할 수 있게 하는 것인 팔레트와, c) 팔레트에 의해 유지되는 복수의 칩 캐리어가 조립 공정 중에 칩을 수용하도록 준비될 수 있고, 용이하게 접근될 수 있으며, 팔레트로부터 제거될 수 있고, 칩이 각 칩 캐리어 상에서 위치 결정된 상태로 회로 기판 상에서 직접적으로 위치 결정되는 칩 위에서 회로 기판 상에 배치되어 회로 기판상에 칩의 3차원 어레이를 형성할 수 있도록 조립 공정 중에 팔레트를 이동시키고 위치 결정하는 기구를 포함한다.
본 발명의 또 다른 양태에서, 본 발명은 반도체 제조 공정 중에 칩 모듈을 위치 결정하고 고정될 수 있지만 분리 가능하게 유지하기 위한 장치를 제공하며,
이 장치는 a) 칩 모듈을 유지하기 위한 팔레트로서, 챔버의 2차원 매트릭스를 구비하고, 상기 챔버는 팔레트의 제1 및 제2의 대향하는 평행면에서 개방되어 있으며, 챔버는 팔레트의 제2 측면 상의 개구에 인접한 기부에서 챔버의 내측 둘레에 플랜지를 구비하여, 챔버가 팔레트의 제1 측면이 위를 향할 때의 챔버와 대략 동일한 치수의 칩 모듈을 유지할 수 있게 하는 팔레트와, b) 팔레트의 챔버의 매트릭스와 일치하는 융기 부분의 2차원 매트릭스를 갖는 인쇄 고정대(print fixture pedestal)를 포함하며, 상기 융기 부분은 팔레트의 제2 측면으로부터 팔레트의 챔버 내로 하나에 대해 하나씩의 방식으로 끼워지도록 크기가 정해지며, c) 챔버가 칩 모듈로 채워져 있고, 인쇄 고정대가 팔레트의 제2 측면에서 팔레트에 접합되어 있는 경우에, 상기 융기 부분은 챔버에 위치된 칩 모듈을 작업 위치로 상승시키고, 이 작업 위치에서 팔레트의 제1 측면으로부터 가공될 수 있다.
도 1은 전자 칩 지지 모듈의 2가지 상이한 버전을 도시하고,
도 2는 본 발명의 제조 공정 중에 전자 칩 지지 모듈을 유지하는 팔레트의 정면 사시도이고,
도 2a는 선 Ⅰ-Ⅰ를 따른 도 2에 도시된 팔레트의 횡단면도이고,
도 3은 칩 지지 모듈의 스텐실 처리 단계에 사용된 본 발명의 인쇄 고정대의 정면 사시도이고,
도 3a는 선 Ⅱ-Ⅱ를 따른 도 3에 도시된 인쇄 고정대의 횡단면도이고,
도 4는 본 발명의 인쇄 고정대의 저면도이고,
도 5는 본 발명의 제조 공정에 사용된 스텐실의 평면도이고,
도 6은 본 발명의 제조 공정의 단계 중 하나를 위하여 함께 접합된 팔레트와 인쇄 고정대의 측면도이고,
도 6a는 내부에 삽입되어 칩 캐리어를 지지하는 융기 부분을 구비하는 팔레트의 하나의 챔버를 도 6의 Ⅲ에서 취한 횡단면도이고,
도 7은 본 발명의 스텐실 처리 단계의 도면이고,
도 8은 본 발명의 회로 기판 조립 단계의 도면이고,
도 9는 본 발명의 단일의 리플로우(reflow) 공정에 사용되는 오븐의 측면도이다.
본 발명은 첨부 도면과 함께 이하의 설명을 검토함으로써 보다 잘 이해될 것이다.
본 발명의 바람직한 실시예의 방법은, 도 1의 21A 및 21B로서 도시된 것들과 유사하고, 본 명세서에 참고로서 이미 인용하였던 전술한 공동 계류중인 2개의 참조 특허 출원에 설명된 유사한 칩 캐리어를 인쇄 회로 기판 상에 표면 장착하는 것을 자동화하는 3단계의 제조 공정을 사용한다. 제1 단계는 대량의 칩 캐리어(21)에 대한 스텐실 처리(솔더 페이스트의 증착)를 포함한다. 제2 단계는 회로 기판상에 직접적으로 배치된 칩 및 수동 소자 위에서 회로 기판상에 칩 캐리어가 배치되는 조립 단계로 칩 캐리어를 이동시키는 것을 포함한다. 그 후, 적절한 수동 소자와 함께 칩이 칩 캐리어 상에 배치된다. 제3의 단계, 즉 마지막 단계에서, 소자가 부착되어 있는 회로 기판은 기판 상의 각종 소자의 솔더 및 칩 캐리어를 완전히 영구적으로 상호 연결하도록 단일의 리플로우 공정을 통과한다.
본 발명의 바람직한 실시예는 많은 수의 칩 캐리어를 한번에 이동시키고 스텐실 가공하는 것을 돕도록 2개의 새로운 장치를 이용한다. 제조 공정 중에, 칩 캐리어(21)는 도 2에 도시된 바와 같이 칩 캐리어 팔레트(23)에 의해 유지된다. 도시된 바와 같은 팔레트(23)의 바람직한 실시예는 총 54개의 챔버(25)를 구비하고, 이들 각각의 챔버는 칩 캐리어(21)를 유지한다. 도 2에서는, 단지 챔버 25A, 25B, 25C 만이 칩 캐리어(21)를 구비한다. 팔레트(23)의 각각의 챔버(25)는 팔레트의 상부(23A) 및 바닥(23B)에서 개방되어 있다. 각각의 칩 캐리어의 크기는 칩 캐리어(21) 상의 4개의 코너 돌기 또는 플랜지(22)를 제외하고는 팔레트(23)의 각각의 챔버(25)와 대략 동일한 크기이다. 따라서, 각각의 칩 캐리어의 크기는, 칩 캐리어가 챔버(25)에서 위치 결정될 때에 플랜지(22)가 챔버를 넘어서 돌출하고, 도 2에서 25A, 25B 및 25C로 표시된 바와 같이 팔레트의 상면(23)에 놓이도록 정해진다. 따라서, 각 칩은 챔버에 배치될 때 챔버(25)를 통하여 낙하되는 것이 방지된다.
바람직한 실시예에 있어서의 각 챔버(25)는 도 2에 도시된 바와 같이 가장자리 외측의 상부 둘레에 4개의 접합부(27)를 구비한다. 접합부(27)는, 칩 캐리어(21)를 유지하고 챔버(25)에서 위치 결정될 때 칩 캐리어를 보호하도록 설계되어 있다. 접합부(27)는, 챔버(25)에서 위치 결정될 때 칩 캐리어(21)가 주변 접합부(27)의 상부 아래의 오목한 위치에 배치되기 때문에 보호 기능을 제공한다. 팔레트(23)는 내구성 플라스틱, 알루미늄, 또는 임의의 다른 적합한 재료를 비롯한 각종의 재료로 제조될 수 있다. 도 2a는 챔버(25)의 개방 상부(23A)와 바닥(23B)을 명확하게 보여주도록 선 Ⅰ-Ⅰ을 따라 취한 팔레트의 횡단면도이다. 접합부(27)는 칩 캐리어가 팔레트(23)의 챔버(25)에 있는 동안 제조 공정 중에 각각의 칩 캐리어(21)의 상부를 보호한다. 칩 캐리어(21)의 상부는, 솔더 페이스트가 캐리어의 상부에 증착된 후에, 후술하는 바와 같이 팔레트가 적층될 수 있고, 칩 캐리어의 상부에 있는 솔더 페이스트에 악영향을 끼치지 않으면서 이동될 수 있도록 보호되어 있다.
제2의 신규한 소자는 도 3의 정면 사시도에 도시된 인쇄 고정대(31)이다. 인쇄 고정대(31)는 상승된 블록형 영역(33)의 열을 구비한다. 블록형 영역(33)은 팔레트(23)의 챔버(25)의 9 ×6 매트릭스와 일치하는 9 ×6 매트릭스로 있다. 융기된 영역(33)의 매트릭스는 팔레트(23)의 대응 챔버(25)의 바닥에 끼워지도록 설계되고 크기가 정해진다. 인쇄 고정대(31)는 내부가 중공이고, 각각의 융기된 블록형 영역(33)은 인쇄 고정대(31)의 중공 내부로 개방되어 있는 상부 개구(35)를 구비한다. 도 4는 인쇄 고정대(31)의 저면도를 도시한다. 상부 개구(35) 중 일부는 인쇄 고정대(31)의 바닥 플레이트(41)의 원형 개구(39)를 통하여 볼 수 있다. 도 3a는 도 3의 선 Ⅱ-Ⅱ를 따른 인쇄 고정대(31)의 횡단면도이다. 중공 내부(36)는 도 3a에서 볼 수 있다. 바닥 플레이트(41)는 가동 중공 샤프트(도시 생략)에 고정되어 있다. 샤프트의 중공 부분은 인쇄 고정대(31)의 중공 내부(36)로 개방되어 있다. 인쇄 고정대(31)는 주조 알루미늄 또는 복수의 적합한 재료 중 임의의 다른 재료로 제조될 수 있다.
인쇄 고정대(31)는, 글러브와 유사하게 팔레트(23)의 바닥 내로 끼워지고 팔레트(23)의 챔버(25)에 있는 칩 캐리어(21)를 상승 및 고정시키도록 설계되어 있다. 인쇄 고정대(31)가 팔레트(23)와 맞닿는 경우(도 6 참조), 상부 개구(35)는 챔버(25)에 위치된 칩 캐리어의 바닥과 동일한 높이로 있으며, 약간의 진공을 발생시키도록 인쇄 고정대(31)에 밀봉 공간(36)이 형성되어, 이하에 보다 상세하게 설명하는 바와 같이 스텐실 처리 공정 중에 칩 캐리어(21)를 유지한다. 도 6a는 내부에 삽입되어 칩 캐리어(21)를 유지하는 융기 부분(33)을 구비하는 하나의 챔버(25)의 도 6의 선 Ⅲ을 따른 횡단면도이다. 알 수 있듯이, 챔버(25)에서 위치 결정된 융기 영역(33)은 칩 캐리어(21)의 바닥(29)과 동일한 높이의 상부 개구(35)를 구비한다.
도 5는 스텐실 처리 공정에 사용되는 스텐실(47)의 평면도이다. 스텐실(47)은 접촉 패드가 팔레트(23)의 챔버(25)에서 위치 결정되고 칩 캐리어(21)가 인쇄 고정대(31)에 의해 고정되게 유지되는 경우에, 칩 캐리어(21)의 접촉 패드(46)에 솔더를 증착하는 데 사용되는 형판(template)이다. 이하에 설명하듯이, 스텐실(47)은, 팔레트가 칩 캐리어(21)로 채워는 경우 팔레트(23) 위에 배치되고, 스텐실(47) 상의 구멍(49)의 매트릭스의 열은 팔레트(23)의 각 챔버(25)에 있는 칩 캐리어의 상부의 접촉 패드(46)와 일치하게 된다. 스텐실(47)은 일반적으로 스테인리스 박판 또는 어떤 다른 유사하게 적합한 재료로 제조된다.
본 발명의 바람직한 실시예는 스텐실 처리 공정을 위하여 자동화된 스텐실 인쇄기를 이용한다. 도 6에 도시된 바와 같이, 아래에 인쇄 고정대(31)가 위치 결정된 상태로 칩 캐리어(21)로 채워진 팔레트(23)는 작업 구역(51)에서 위치 결정되어 있다. 또한, 전술한 바와 같이, 인쇄 고정대가 팔레트(23)에 접합되어 있는 경우에, 이는 칩 캐리어(21)를 팔레트(23)의 챔버(25)의 상면으로부터 부분적으로 상승시킨다. 다음으로 도 7을 참고하면, 접합된 인쇄 고정대(31)와 팔레트(23)를 구비하는 작업대(51)가 스텐실(47) 아래에서 위치 결정되어 있다. 스텐실(47)은 당업계에 널리 알려진 공정에서 스텐실(47)과 팔레트(23)의 사이에 삽입되는 특정의 양방향 카메라(도시 생략)의 도움으로 적절한 위치 결정 장치에 의해 위치 결정되어 있다. 카메라는 스텐실(47)과 팔레트(23) 상에 위치된 기준점(fiducials)을 기준으로서 이용하여 스텐실과 팔레트를 정렬시킨다. 일단 기계가 정확한 정렬을 보장하는 경우, 인쇄 고정대(31)와 팔레트(23)는 팔레트(23)에서 위치 결정된 칩 캐리어(21)의 상부가 스텐실(47)과 맞닿을 때까지 작업 구역(51)에 의해 스텐실(47)을 향해 상승된다. 작업대(51)는 도입 구조물(enter structure)을 상승 및 하강시키는 공압 수단을 구비한다. 이 지점에서, 솔더 증착 기구(59)가 스텐실(47)의 상부로 하강하고, 솔더는 스텐실의 매트릭스 구멍(49)의 배열을 통하여 증착된다. 매트릭스 구멍(49)은 칩 캐리어(21)의 접촉 패드(46)를 노출시키며, 이에 따라 솔더 증착 기구(59)는 접촉 패드 상에 솔더를 정확하게 증착시킬 수 있다. 일단 완료된 경우에, 솔더 증착 기구(59)가 스텐실(47)로부터 상승되고, 스텐실(47)은 상향으로 후퇴된다. 칩 캐리어가 인쇄 고정대(31)의 상승된 영역(33)과 각 칩 캐리어(21)의 바닥 사이에 발생된 진공에 의해 고정 유지되므로(도 6a 참조), 어떠한 칩 캐리어(21)도 돌발적으로 스텐실(47)에 고착되지 않으며, 팔레트(23)가 후퇴되거나 하강된다.
일단 스텐실 처리 공정이 완료되면, 팔레트(23)는 인쇄 고정대(31)로부터 분리되고, 스텐실 처리된 칩 캐리어(21)를 갖는 팔레트(23)는 다음 단계, 즉 도 8에 도시된 바와 같은 회로 기판 조립 공정으로 이동된다. 회로 기판 조립 공정의 바람직한 실시예에서는, 표준의 픽 앤드 플레이스 머신(60)이 사용된다. 조립 공정 중에, 다양한 픽 앤드 플레이스 노즐(63)을 갖는 갠트리(61)가 먼저 각종의 수동 소자를 갖는 반도체 컴퓨터 칩(73)을 회로 기판(65) 상에 배치한다. 도 8의 칩은 업계에 표준적인 방식으로 트레이(67) 또는 선택적으로 테이프로부터 취한 것이다. 또한, 수동 소자, 즉 레지스터, 캐패시터 등은 업계에 표준적인 방식으로 롤(69)로부터 나오는 것이다. 일단 회로 기판(65)에 칩의 제1 층과 수동 소자가 실장되면, 갠트리(61; gantry)는 팔레트(23)로부터 취한 칩 캐리어(21)를 배치하기 시작한다. 회로 기판(65) 상에서 모든 칩 캐리어(21)의 배치가 완료된 후에, 적절한 수동 소자와 함께 칩을 칩 캐리어(21) 상에 배치한다. 도 9는 칩(73)의 제1 층, 수동 소자(75), 칩 캐리어(21), 및 칩 캐리어(21) 상의 칩(77)의 제2층 및 수동 소자(79)를 구비하는 완성된 회로 기판(65)의 일부를 도시하고 있다. 배치 공정 중에, 회로 기판(65) 상에 배치된 각각의 칩, 칩 캐리어 및 수동 소자는 검사를 위해 순간적으로 카메라(81; 도 8 참조)에 표시된다. 그 후에, 이들 소자 중에서 그 표면 상에서 결점이 있는 것으로 보이는 임의의 것이 폐기된다.
제3의 단계, 즉 마지막 단계는 단일의 리플로우 공정이며, 이 공정 중에 소자가 부착되어 있는 회로 기판이 오븐(87)을 통과하여 기판과 칩 캐리어 상에 이전에 배치된 솔더를 용해시킴으로써 소자를 기판에 영구적으로 부착한다. 도 9는 오븐(87)에 도입되는 기판(65)을 도시하고 있다. 단일의 리플로우 공정을 이용하면, 회로 기판과, 이 기판에 부착된 소자에 대한 과도한 응력이 방지되는데, 그 이유는 회로 기판(65)이 오븐(87)을 통과하기 전에 그 위에 모든 소자가 배치되어 있기 때문이다. 바람직한 실시예에서, 표준의 리플로우 오븐이 사용된다. 당업계에 잘 알려져 있듯이, 단일의 리플로우 오븐은 솔더 페이스트를 용융시키고, 그에 따라 칩 캐리어를 포함하여 기판상에 배치된 각종의 소자를 기판에 융합시킨다. 자연적으로, 각 칩 캐리어에 배치된 소자는 그 칩 캐리어와 동시에 융합된다. 본 발명의 장점 중 하나는 모든 소자, 칩, 칩 캐리어 및 수동 소자가 한 단계에서 인쇄 회로 기판상에서 위치 결정될 수 있다는 것이다. 일단 적소에 배치되면, 기판은 솔더 페이스트를 용해시키도록 오븐을 통과하게 보내져서, 기판상의 소자를 기판에 영구적으로 유지한다. 이는 복수의 횟수에 걸쳐 기판이 오븐을 통과하도록 할 필요성을 없앤다. 그러나, 본 명세서를 검토하고 본 발명의 개념을 이해하면, 당업자는 스텐실 처리, 조립 또는 단일의 리플로우 공정을 위하여 상업적으로 입수 가능한 조립 머신을 채용할 수 있다.
본 발명의 바람직한 실시예를 참고로 하여 본 발명을 특정하게 도시하고 설명하였지만, 당업자는 본 발명의 사상 및 범위를 벗어나지 않고서 본 발명에 대한 개략적이거나 상세한 부분에 대하여 다향한 변형이 있을 수 있다는 것을 이해할 것이다.
Claims (27)
- 회로 기판을 반도체 칩의 3차원 어레이로 실장하는 방법으로서,a) 자동화 공정에서 칩과 수동 소자를 수용하도록 복수의 칩 캐리어의 칩 수용면을 준비하는 단계와,b) 상기 복수의 칩 캐리어 상에 스텐실을 통해 솔더에 의해 스텐실 처리하는 단계와,c) 상기 칩 캐리어가 상기 회로 기판상의 미리 선택된 전기 접점과 접촉하도록 상기 회로 기판에서 위치 결정된 칩의 제1 층 위에 상기 칩 캐리어를 위치 결정하는 단계와,d) 하나 이상의 수동 소자를 갖는 반도체 칩을 상기 칩 캐리어 각각에 배치하는 단계로서, 상기 반도체 칩과 하나 이상의 수동 소자는 전기적으로 상호 접속되어 있고, 하나 이상의 수동 소자는 레지스터와 캐패시터로 이루어지는 군에서 선택되는 것인 단계와,e) 상기 칩, 수동 소자 및 칩 캐리어를 상기 회로 기판에 영구적으로 상호 접속하는 단계를 포함하는 회로 기판 실장 방법.
- 제1항에 있어서,a) 복수의 칩 캐리어 상의 전기 접점이 적절하게 정렬되었는지를 검증하는 단계와,b) 회로 기판을 준비하는 단계와,c) 상기 회로 기판을, 미리 선택된 소정의 전기 접점과 접촉하도록 위치 결정되는 칩과 수동 소자의 제1 층으로 실장하는 단계를 더 포함하는 회로 기판 실장 방법.
- 회로 기판을 반도체 칩의 3차원 어레이로 실장하는 방법으로서,a) 칩과 수동 소자를 수용하도록 복수의 칩 캐리어의 칩 수용면을 준비하는 단계와,b) 상기 복수의 칩 캐리어를 칩 캐리어 팔레트에 유지하는 단계로서, 상기 칩 캐리어는 상기 복수의 칩 캐리어 각각의 칩 수용면이 상기 팔레트의 상부에서 노출된 상태로 플랫 매트릭스 어레이(flat matrix array)에 위치되어 있는 단계와,c) 상기 복수의 칩 캐리어 상에 스텐실을 통해 솔더에 의해 스텐실 처리하는 단계와,d) 상기 칩 캐리어가 상기 회로 기판상의 미리 선택된 전기 접점과 접촉하도록 상기 회로 기판에서 위치 결정된 칩의 제1 층 위에 상기 칩 캐리어를 위치 결정하는 단계와,e) 하나 이상의 수동 소자를 갖는 반도체 칩을 상기 칩 캐리어 각각에 배치하는 단계와,f) 상기 칩, 수동 소자 및 칩 캐리어를 상기 회로 기판에 영구적으로 상호 접속하는 단계를 포함하고,상기 스텐실 처리 단계 중에는 상기 스텐실이 각 칩 캐리어의 상기 칩 수용면에 접근할 수 있고, 상기 위치 결정 단계 중에는 각각의 칩 캐리어가 상기 팔레트로부터 회수될 수 있는 것인 회로 기판 실장 방법.
- 제3항에 있어서, 상기 칩 캐리어를 칩 캐리어 팔레트에 유지하는 상기 단계는 상기 팔레트의 상면과 바닥 측면에서 개방된 챔버 매트릭스를 제공하는 것을 포함하며, 상기 팔레트는 칩 캐리어가 상기 챔버에서 위치 결정될 때 오목한 위치에서 칩 캐리어를 보호하는 보호 장벽(protective barrier)을 구비하는 것인 회로 기판 실장 방법.
- 제4항에 있어서, 상기 스텐실 처리 단계는 매트릭스형 어레이의 돌기를 구비하는 인쇄 고정대를 이용하여 상기 칩 캐리어를 고정하고 위치 결정하는 단계를 포함하며, 상기 각 돌기는 상기 팔레트의 챔버의 바닥 내로 끼워지도록 위치 결정되고 크기가 정해지며, 상기 챔버에서 칩 캐리어의 바닥면에 고정될 수 있지만 분리 가능하게 맞물려서, 상기 스텐실 처리 단계 중에 상기 칩 캐리어를 상기 보호 장벽 위로 상승시키고, 처리 완료 시에 상기 칩 캐리어가 상기 스텐실로부터 분리되며, 상기 오목한 위치로 상기 칩 캐리어를 복귀시키는 것인 회로 기판 실장 방법.
- 제5항에 있어서, 상기 칩 캐리어를 고정하고 위치 결정하는 상기 단계는 상기 칩 캐리어의 바닥면에 대하여 맞닿는 상기 돌기 표면의 상부에서의 소정의 개구에 의해 발생한 진공에 의해 상기 칩 캐리어의 바닥면을 고정하는 돌기를 포함하는 것인 회로 기판 실장 방법.
- 회로 기판을 반도체 칩의 3차원 어레이로 실장하기 위한 시스템으로서,a) 복수의 칩 캐리어로서, 상기 칩 캐리어의 상부에서 칩을 위치 결정할 뿐만 아니라 각각의 칩 캐리어의 아래에서 회로 기판 상에 칩을 직접적으로 위치 결정하기 위한 공간을 구비한 상태로 상기 회로 기판에 부착될 수 있어서 상기 회로 기판 상에 칩의 3차원 배열을 형성하는 것인 복수의 칩 캐리어와,b) 상기 복수의 칩 캐리어를 유지 및 이동시키기 위한 팔레트로서, 이 팔레트의 상면 및 바닥면에서 개방되는 프레임 형태의 챔버의 매트릭스를 구비하고, 각 챔버는 칩 캐리어를 유지하도록 형성되며, 상기 칩 캐리어는 칩 캐리어의 상부의 칩 수용면이 상기 팔레트의 상부로부터 접근 가능하도록 팔레트의 각 챔버에서 위치 결정되는 것인 팔레트, 및c) 융기 부분의 매트릭스형의 어레이를 갖는 인쇄 고정대로서, 융기 부분의 매트릭스 어레이는 각 융기 부분이 상기 팔레트의 챔버에 대응하도록 위치 결정되고 형성되어, 융기 부분이 상기 팔레트에 마주하는 상태로 상기 인쇄 고정대가 상기 팔레트 아래에서 위치 결정된 경우에 각 융기 부분은 인접 챔버의 바닥 개구 내로 끼워지고, 상기 융기 부분의 외주는 상기 챔버의 내주보다 작아서, 상기 융기 부분의 상면이 상기 챔버의 칩 캐리어의 바닥면에 대해 맞닿게 위치 결정될 수 있으며 스텐실 처리 공정 중에 상기 칩 캐리어를 고정될 수 있지만 분리 가능하게 유지하는 것인 인쇄 고정대를 포함하는 회로 기판 실장 시스템.
- 제7항에 있어서, 의도하지 않은 변화로부터 상기 칩 캐리어를 보호하는 보호 장벽을 더 포함하는 것인 회로 기판 실장 시스템.
- 제8항에 있어서,상기 보호 장벽은 상기 챔버 각각의 외측 상부 둘레의 주변에 복수의 접합부를 구비하고, 상기 칩 캐리어는 상기 칩 캐리어가 상기 팔레트 상의 챔버에 놓이되 그 챔버를 통하여 떨어지지 않게 하는 유지 플랜지를 구비하며, 상기 접합부는, 칩 캐리어가 상기 챔버 내에 있을 때 그 상부가 상기 접합부의 상부 아래에 있고, 이로써 의도하지 않은 변화로부터 접합부에 의해 보호되도록 위치 결정되어 있는 것인 회로 기판 실장 시스템.
- 제9항에 있어서, 상기 융기 부분은 각각 그 상면에 개구를 구비하고, 이 상면은 상기 챔버에서 위치 결정된 칩 캐리어의 바닥 측면에 대하여 맞닿아서, 상기 융기 부분과 상기 칩 캐리어 사이에 진공이 발생될 수 있어서, 준비 공정 중에 고정될 수 있지만 분리 가능하게 상기 칩 캐리어를 유지하는 것인 회로 기판 실장 시스템.
- 제9항에 있어서, 상기 인쇄 고정대는 이동 및 위치 결정 기구에 부착되어, 이 인쇄 고정대는, 스텐실 처리 단계 중에 상기 칩 캐리어를 고정 유지하고 스텐실 처리 공정 중에 칩 캐리어를 적절하게 위치 결정하도록 상기 칩 캐리어를 갖는 팔레트 아래에서 위치 결정될 수 있으며, 스텐실 처리 공정의 완료 시에 상기 칩 캐리어가 상기 인쇄 고정대로부터 분리되는 것을 보장하는 것인 회로 기판 실장 시스템.
- 제7항에 있어서, 팔레트에 의해 유지되는 복수의 칩 캐리어가 칩을 수용하도록 준비될 수 있고, 용이하게 접근될 수 있으며, 팔레트로부터 제거될 수 있고, 칩이 각 칩 캐리어 상에 배치된 상태로 회로 기판 상에서 직접적으로 위치 결정되는 칩 위에서 회로 기판 상에 배치되어 회로 기판 상에 칩의 3차원 어레이를 형성할 수 있도록 팔레트를 이동시키고 위치 결정하는 기구를 더 포함하는 것인 회로 기판 실장 시스템.
- 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치로서,칩 모듈을 유지하기 위한 팔레트로서, 챔버의 2차원의 매트릭스를 구비하며, 상기 챔버는 상기 팔레트의 제1 및 제2의 대향하는 평행면에서 개방되어 있고, 상기 챔버는 칩 캐리어를 수용하고 유지하도록 크기가 정해지며, 상기 챔버는 챔버 내에서 위치 결정된 칩 캐리어를 보호하도록 보호 장벽을 더 구비하는 것인 팔레트와,팔레트의 챔버의 매트릭스와 일치하는 융기 부분의 2차원 매트릭스를 갖는 인쇄 고정대(print fixture pedestal)로서, 상기 융기 부분은 팔레트의 제2 측면으로부터 팔레트의 챔버 내로 하나에 대해 하나씩 끼워지도록 크기가 정해지는 것인 인쇄 고정대를 포함하며,상기 챔버가 칩 모듈로 채워져 있고, 상기 인쇄 고정대가 팔레트의 제2 측면에서 팔레트에 접합되어 있는 경우에, 상기 융기 부분은 챔버에 위치된 칩 모듈을 작업 위치로 상승시키는 것인 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치.
- 제13항에 있어서, 상기 융기 부분은 각 상부에 개구를 구비하며, 이 개구는 상기 인쇄 고정대의 내부 공간으로 안내되고, 상기 인쇄 고정대가 상기 팔레트에 접합되고 상기 융기 부분의 상부가 상기 챔버에 위치된 칩 모듈의 바닥에 대해 위치 결정되는 경우에, 상기 융기 부분의 상기 상부와 상기 칩 모듈의 바닥 사이에 진공이 발생할 수 있어서, 작동 중에 분리 가능하지만 고정되게 상기 칩 모듈을 유지하며, 상기 인쇄 고정대의 바닥 부분을 상기 인쇄 고정대의 바닥에 있는 개구에서 부착되는 중공 샤프트를 통하여 진공 장치에 부착함으로써 진공이 생성되는 것인 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치.
- 제13항에 있어서, 상기 칩 모듈은 칩 캐리어인 것인 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치.
- 제13항에 있어서, 상기 팔레트의 상기 챔버가 그 내부에서 칩 모듈이 위치 결정되어 있고 인쇄 고정대가 상기 팔레트에 접합되어 있지 않은 경우에, 상기 칩 모듈의 상부는 상기 팔레트의 상기 제1 측면의 상면 아래에서 상기 챔버에 완전히 숨겨져 있으며, 상기 인쇄 고정대가 상기 팔레트에 접합되어 상기 칩 모듈을 상승시키는 경우에, 각 칩 모듈의 상부는 상기 팔레트의 제1 측면의 상면을 넘어서 돌출하는 것인 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치.
- 제13항에 있어서, 상기 보호 장벽은 상기 챔버의 상부 외측 가장자리의 둘레에 위치된 일련의 상승된 접합부이고, 상기 칩 캐리어는 그 칩 캐리어가 상기 접합부의 높이 아래에서 상기 챔버에 놓일 수 있도록 하는 유지 플랜지를 구비하는 것인 반도체 제조 공정 중에 칩 모듈을 위치 결정하고, 고정될 수 있지만 분리 가능하게 유지하기 위한 장치.
- 제1항에 있어서, 상기 복수의 칩 캐리어를 칩 캐리어 팔레트에 유지하는 추가의 단계를 포함하고, 상기 칩 캐리어는 상기 복수의 칩 캐리어 각각의 칩 수용면이 상기 팔레트의 상부에서 노출된 상태로 플랫 매트릭스 어레이로 위치 결정되어 있으며, 상기 스텐실 처리 단계 중에는 상기 스텐실이 각 칩 캐리어의 상기 칩 수용면에 접근할 수 있고, 상기 위치 결정 단계 중에는 각각의 칩 캐리어가 상기 팔레트로부터 회수될 수 있는 것인 회로 기판 실장 방법.
- 제18항에 있어서, 상기 복수의 칩 캐리어를 칩 캐리어 팔레트에 유지하는 상기 단계는 상기 팔레트의 상면과 바닥 측면에서 개방된 챔버 매트릭스를 제공하는 것을 포함하며, 상기 팔레트는 칩 캐리어가 상기 챔버에서 위치 결정될 때 오목한 위치에서 칩 캐리어를 보호하는 보호 장벽(protective barrier)을 구비하는 것인 회로 기판 실장 방법.
- 제19항에 있어서, 상기 스텐실 처리 단계 중에 매트릭스형 어레이의 돌기를 구비하는 인쇄 고정대를 이용하여 상기 칩 캐리어를 고정하고 위치 결정하는 단계를 포함하며, 상기 각 돌기는 상기 팔레트의 챔버의 바닥 내로 끼워지도록 위치 결정되고 크기가 정해지며, 상기 챔버에서 칩 캐리어의 바닥면에 고정될 수 있지만 분리 가능하게 맞물려서, 상기 스텐실 처리 단계 중에 상기 칩 캐리어를 상기 보호 장벽 위로 상승시키고, 처리 완료 시에 상기 칩 캐리어가 상기 스텐실로부터 분리되며, 상기 오목한 위치로 상기 칩 캐리어를 복귀시키는 것인 회로 기판 실장 방법.
- 제20항에 있어서, 상기 칩 캐리어를 고정하는 상기 단계는 상기 칩 캐리어의 바닥면에 대하여 맞닿는 상기 돌기 표면의 상부에서의 소정의 개구에 의해 발생한 진공에 의해 상기 칩 캐리어의 바닥면을 고정하는 돌기를 포함하는 것인 회로 기판 실장 방법.
- 회로 기판을 반도체 칩의 3차원 어레이로 실장하는 방법으로서,a) 칩과 수동 소자를 솔더링하지 않으면서, 칩과 수동 소자를 수용하도록 복수의 칩 캐리어의 칩 수용면을 준비하는 단계와,b) 칩과 수동 소자를 솔더링하지 않으면서, 상기 칩 캐리어가 상기 회로 기판상의 미리 선택된 전기 접점과 접촉하도록 상기 회로 기판에서 위치 결정된 칩의 제1 층 위에 상기 칩 캐리어를 위치 결정하는 단계와,c) 칩과 수동 소자를 솔더링하지 않으면서, 하나 이상의 수동 소자를 갖는 반도체 칩을 상기 칩 캐리어 각각에 배치하여 상기 회로 기판상에 3차원 배치를 형성하는 단계와,d) 하나의 단계로, 상기 칩, 수동 소자 및 칩 캐리어를, 이들 모두가 3차원 어레이로 구성된 때에 상기 회로 기판에 솔더링하는 단계를 포함하는 회로 기판 실장 방법.
- 제22항에 있어서, 상기 복수의 칩 캐리어를 칩 캐리어 팔레트에 유지하는 추가의 단계를 포함하고, 상기 칩 캐리어는 상기 복수의 칩 캐리어 각각의 칩 수용면이 상기 팔레트의 상부에서 노출된 상태로 플랫 매트릭스 어레이로 위치 결정되어 있어서, 상기 솔더링하는 단계 중에는 각 칩 캐리어의 칩 수용면에 접근할 수 있으며, 상기 위치 결정 단계 중에는 각 칩 캐리어가 팔레트로부터 회수될 수 있는 것인 회로 기판 실장 방법.
- 제23항에 있어서, 상기 복수의 칩 캐리어를 칩 캐리어 팔레트에 유지하는 상기 단계는 상기 팔레트의 상면과 바닥 측면에서 개방된 챔버 매트릭스를 제공하는 것을 포함하며, 상기 팔레트는 칩 캐리어가 상기 챔버에서 위치 결정될 때 오목한 위치에서 칩 캐리어를 보호하는 보호 장벽을 구비하는 것인 회로 기판 실장 방법.
- 제24항에 있어서, 상기 스텐실 처리 단계 중에 매트릭스형 어레이의 돌기를 구비하는 인쇄 고정대를 이용하여 상기 칩 캐리어를 고정하고 위치 결정하는 단계를 포함하며, 상기 각 돌기는 상기 팔레트의 챔버의 바닥 내로 끼워지도록 위치 결정되고 크기가 정해지며, 상기 챔버에서 칩 캐리어의 바닥면에 고정될 수 있지만 분리 가능하게 맞물려서, 상기 스텐실 처리 단계 중에 상기 칩 캐리어를 상기 보호 장벽 위로 상승시키고, 처리 완료 시에 상기 칩 캐리어가 상기 스텐실로부터 분리되며, 상기 오목한 위치로 상기 칩 캐리어를 복귀시키는 것인 회로 기판 실장 방법.
- 제25항에 있어서, 상기 칩 캐리어를 고정하는 상기 단계는 상기 칩 캐리어의 바닥면에 대하여 맞닿는 상기 돌기 표면의 상부에서 소정의 개구에 의해 발생한 진공에 의해 상기 칩 캐리어의 바닥면을 고정하는 돌기를 포함하는 것인 회로 기판 실장 방법.
- 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27584301P | 2001-03-14 | 2001-03-14 | |
US60/275,843 | 2001-03-14 | ||
PCT/US2002/009203 WO2002074024A2 (en) | 2001-03-14 | 2002-03-14 | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030083734A KR20030083734A (ko) | 2003-10-30 |
KR100897314B1 true KR100897314B1 (ko) | 2009-05-14 |
Family
ID=23054032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037012004A KR100897314B1 (ko) | 2001-03-14 | 2002-03-14 | 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 |
Country Status (8)
Country | Link |
---|---|
US (2) | US7103970B2 (ko) |
EP (1) | EP1378152A4 (ko) |
JP (2) | JP4484430B2 (ko) |
KR (1) | KR100897314B1 (ko) |
CN (1) | CN100369536C (ko) |
AU (1) | AU2002250437A1 (ko) |
HK (1) | HK1066967A1 (ko) |
WO (1) | WO2002074024A2 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100369536C (zh) * | 2001-03-14 | 2008-02-13 | 莱格西电子股份有限公司 | 制造具有三维半导体芯片阵列安装面的电路板的方法和装置 |
US7208346B2 (en) * | 2004-06-14 | 2007-04-24 | David Lee | Methods of forming interposers on surfaces of dies of a wafer |
JP2009130269A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 半導体製造装置および半導体装置の製造方法 |
KR20170004040A (ko) * | 2013-11-11 | 2017-01-10 | 라스코 게엠베하 | 캐리어, 어셈블리 및 부품 핸들링 방법 |
EP3109896B1 (en) * | 2014-02-19 | 2019-03-27 | FUJI Corporation | Substrate working system and method for managing order in which components are mounted by substrate working system |
CN106976303A (zh) * | 2017-03-28 | 2017-07-25 | 华勤通讯技术有限公司 | 一种电路板印刷治具、过炉载具及电路板印刷装置 |
CN107172814A (zh) * | 2017-05-12 | 2017-09-15 | 深圳市沃特沃德股份有限公司 | 手机电路板及其生产工艺、手机 |
USD852764S1 (en) * | 2017-12-21 | 2019-07-02 | David W. Cline | Circuit breaker board for a portable isolation power supply |
USD904324S1 (en) * | 2018-12-31 | 2020-12-08 | David W. Cline | Circuit breaker board for a portable isolation power supply |
USD906272S1 (en) * | 2018-12-31 | 2020-12-29 | David W. Cline | Circuit breaker board for a portable isolation power supply |
US20200367367A1 (en) * | 2019-05-15 | 2020-11-19 | Jabil Inc. | Method and Apparatus for Stacking Printed Circuit Board Assemblies with Single Reflow |
KR20210153825A (ko) | 2020-06-11 | 2021-12-20 | 금오공과대학교 산학협력단 | 호환형 고정치구 |
CN115440684A (zh) * | 2022-09-22 | 2022-12-06 | 聊城市吉星新能源科技有限公司 | 一种芯片降温装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245877A (en) * | 1976-12-30 | 1981-01-20 | Burndy Corporation | Circuit package receptacle with movable base separation means |
Family Cites Families (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US36916A (en) * | 1862-11-11 | Improvement in coupling thills to axles | ||
US3239719A (en) | 1963-07-08 | 1966-03-08 | Sperry Rand Corp | Packaging and circuit connection means for microelectronic circuitry |
US3665256A (en) | 1968-10-15 | 1972-05-23 | Rca Corp | Heat dissipation for power integrated circuits |
US3737986A (en) * | 1971-11-26 | 1973-06-12 | Western Electric Co | Explosive bonding of workpieces |
US3777221A (en) * | 1972-12-18 | 1973-12-04 | Ibm | Multi-layer circuit package |
US4038488A (en) * | 1975-05-12 | 1977-07-26 | Cambridge Memories, Inc. | Multilayer ceramic multi-chip, dual in-line packaging assembly |
US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
US4398235A (en) | 1980-09-11 | 1983-08-09 | General Motors Corporation | Vertical integrated circuit package integration |
US4437235A (en) * | 1980-12-29 | 1984-03-20 | Honeywell Information Systems Inc. | Integrated circuit package |
US4549200A (en) * | 1982-07-08 | 1985-10-22 | International Business Machines Corporation | Repairable multi-level overlay system for semiconductor device |
US4616655A (en) * | 1984-01-20 | 1986-10-14 | Cordis Corporation | Implantable pulse generator having a single printed circuit board and a chip carrier |
US4632293A (en) | 1985-09-03 | 1986-12-30 | Feinstein Dov Y | Method of upgrading memory boards |
US4763188A (en) | 1986-08-08 | 1988-08-09 | Thomas Johnson | Packaging system for multiple semiconductor devices |
DE3677601D1 (de) * | 1986-08-22 | 1991-03-28 | Ibm Deutschland | Integriertes verdrahtungssystem fuer sehr hochintegrierte schaltungen. |
US5138438A (en) | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
JPS6480032A (en) | 1987-09-21 | 1989-03-24 | Hitachi Maxell | Semiconductor device and manufacture thereof |
US5107586A (en) * | 1988-09-27 | 1992-04-28 | General Electric Company | Method for interconnecting a stack of integrated circuits at a very high density |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
US5191404A (en) | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5065227A (en) | 1990-06-04 | 1991-11-12 | International Business Machines Corporation | Integrated circuit packaging using flexible substrate |
US5241456A (en) | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5377077A (en) | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5262594A (en) | 1990-10-12 | 1993-11-16 | Compaq Computer Corporation | Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same |
US5130894A (en) | 1990-11-26 | 1992-07-14 | At&T Bell Laboratories | Three-dimensional circuit modules |
US5311401A (en) | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5239447A (en) | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
US5259500A (en) * | 1991-12-23 | 1993-11-09 | Joseph Alvite | Tape packaging system with removeable covers |
JPH05185777A (ja) | 1992-01-08 | 1993-07-27 | Ryoden Kasei Co Ltd | Icカード |
US5311407A (en) | 1992-04-30 | 1994-05-10 | Siemens Components, Inc. | Printed circuit based for mounted semiconductors and other electronic components |
US5285352A (en) | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5313366A (en) | 1992-08-12 | 1994-05-17 | International Business Machines Corporation | Direct chip attach module (DCAM) |
FR2694840B1 (fr) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Module multi-puces à trois dimensions. |
JPH0679990A (ja) | 1992-09-04 | 1994-03-22 | Mitsubishi Electric Corp | Icメモリカード |
KR100280762B1 (ko) | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5455740A (en) | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5418688A (en) * | 1993-03-29 | 1995-05-23 | Motorola, Inc. | Cardlike electronic device |
US5652462A (en) | 1993-04-05 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Multilevel semiconductor integrated circuit device |
US5412538A (en) | 1993-07-19 | 1995-05-02 | Cordata, Inc. | Space-saving memory module |
US5400904C1 (en) * | 1993-10-15 | 2001-01-16 | Murphy R H Co Inc | Tray for ball terminal integrated circuits |
US5498906A (en) | 1993-11-17 | 1996-03-12 | Staktek Corporation | Capacitive coupling configuration for an intergrated circuit package |
JP2541487B2 (ja) | 1993-11-29 | 1996-10-09 | 日本電気株式会社 | 半導体装置パッケ―ジ |
US5492223A (en) | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
KR0134648B1 (ko) | 1994-06-09 | 1998-04-20 | 김광호 | 노이즈가 적은 적층 멀티칩 패키지 |
JP2571021B2 (ja) | 1994-08-05 | 1997-01-16 | 日本電気株式会社 | 半導体装置の接続アダプタ及び実装構造 |
US5579207A (en) | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
US5636745A (en) * | 1994-10-27 | 1997-06-10 | Illinois Tool Works Inc. | Tray for a component and an apparatus for accurately placing a component within the tray |
KR0147259B1 (ko) | 1994-10-27 | 1998-08-01 | 김광호 | 적층형 패키지 및 그 제조방법 |
US6614110B1 (en) * | 1994-12-22 | 2003-09-02 | Benedict G Pace | Module with bumps for connection and support |
US5701233A (en) | 1995-01-23 | 1997-12-23 | Irvine Sensors Corporation | Stackable modules and multimodular assemblies |
US5819394A (en) | 1995-02-22 | 1998-10-13 | Transition Automation, Inc. | Method of making board matched nested support fixture |
US5783870A (en) | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
US5514907A (en) | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5612570A (en) * | 1995-04-13 | 1997-03-18 | Dense-Pac Microsystems, Inc. | Chip stack and method of making same |
JP2725637B2 (ja) | 1995-05-31 | 1998-03-11 | 日本電気株式会社 | 電子回路装置およびその製造方法 |
US5810609A (en) | 1995-08-28 | 1998-09-22 | Tessera, Inc. | Socket for engaging bump leads on a microelectronic device and methods therefor |
US5790378A (en) | 1995-09-22 | 1998-08-04 | National Semiconductor Corporation | High density integrated circuit package including interposer |
US5739581A (en) | 1995-11-17 | 1998-04-14 | National Semiconductor Corporation | High density integrated circuit package assembly with a heatsink between stacked dies |
KR0184076B1 (ko) | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
US5757079A (en) | 1995-12-21 | 1998-05-26 | International Business Machines Corporation | Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure |
JPH09214097A (ja) | 1996-02-06 | 1997-08-15 | Toshiba Corp | プリント回路基板 |
JPH09245926A (ja) | 1996-03-08 | 1997-09-19 | Shin Etsu Polymer Co Ltd | ヒートシールコネクタの製造方法 |
TW338180B (en) | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
US5784260A (en) | 1996-05-29 | 1998-07-21 | International Business Machines Corporation | Structure for constraining the flow of encapsulant applied to an I/C chip on a substrate |
US5748452A (en) | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
JP3549340B2 (ja) * | 1996-08-30 | 2004-08-04 | 新日本製鐵株式会社 | バンプ形成方法及びその装置 |
DE19639025C2 (de) * | 1996-09-23 | 1999-10-28 | Siemens Ag | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
JPH10173122A (ja) | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
US7149095B2 (en) | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6049972A (en) | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6028352A (en) | 1997-06-13 | 2000-02-22 | Irvine Sensors Corporation | IC stack utilizing secondary leadframes |
US6014316A (en) | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
US6107683A (en) | 1997-06-20 | 2000-08-22 | Substrate Technologies Incorporated | Sequentially built integrated circuit package |
JPH1197619A (ja) | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
US5982633A (en) | 1997-08-20 | 1999-11-09 | Compaq Computer Corporation | Opposed ball grid array mounting |
US5869353A (en) * | 1997-11-17 | 1999-02-09 | Dense-Pac Microsystems, Inc. | Modular panel stacking process |
US5910885A (en) | 1997-12-03 | 1999-06-08 | White Electronic Designs Corporation | Electronic stack module |
US6222739B1 (en) | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
US6574858B1 (en) * | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
US6828666B1 (en) | 1998-03-21 | 2004-12-07 | Advanced Micro Devices, Inc. | Low inductance power distribution system for an integrated circuit chip |
KR100266693B1 (ko) | 1998-05-30 | 2000-09-15 | 김영환 | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 |
US6428650B1 (en) * | 1998-06-23 | 2002-08-06 | Amerasia International Technology, Inc. | Cover for an optical device and method for making same |
CN1143374C (zh) | 1998-07-01 | 2004-03-24 | 精工爱普生株式会社 | 半导体装置及其制造方法、电路基板和电子装置 |
JP2000031617A (ja) | 1998-07-10 | 2000-01-28 | Hitachi Ltd | メモリモジュールおよびその製造方法 |
US6313522B1 (en) | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
US6618267B1 (en) * | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
US6160718A (en) | 1998-12-08 | 2000-12-12 | Viking Components | Multi-chip package with stacked chips and interconnect bumps |
US6081429A (en) | 1999-01-20 | 2000-06-27 | Micron Technology, Inc. | Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods |
US6214640B1 (en) * | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
KR20020002498A (ko) * | 1999-05-07 | 2002-01-09 | 추후 | 표면 실장 ic 적층 방법 및 장치 |
JP2001053243A (ja) | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体記憶装置とメモリモジュール |
JP2001062995A (ja) * | 1999-08-30 | 2001-03-13 | Minami Kk | スクリーン印刷機 |
US6329220B1 (en) | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
US6388335B1 (en) | 1999-12-14 | 2002-05-14 | Atmel Corporation | Integrated circuit package formed at a wafer level |
JP3681155B2 (ja) | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
US6643917B1 (en) * | 2000-01-19 | 2003-11-11 | Delaware Capital Formation | Redundant system for assembly of electronic components to substrates |
US6545868B1 (en) | 2000-03-13 | 2003-04-08 | Legacy Electronics, Inc. | Electronic module having canopy-type carriers |
JP3444410B2 (ja) * | 2000-03-23 | 2003-09-08 | 株式会社三井ハイテック | リードフレームおよび半導体装置の製造方法 |
US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6683377B1 (en) | 2000-05-30 | 2004-01-27 | Amkor Technology, Inc. | Multi-stacked memory package |
DE10029259A1 (de) | 2000-06-14 | 2001-12-20 | Orient Semiconductor Elect Ltd | Verbesserte Struktur eines Stapelmoduls für Chips |
US6404043B1 (en) | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
US6320757B1 (en) | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
US6445591B1 (en) | 2000-08-10 | 2002-09-03 | Nortel Networks Limited | Multilayer circuit board |
US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
US6665194B1 (en) | 2000-11-09 | 2003-12-16 | International Business Machines Corporation | Chip package having connectors on at least two sides |
US6543347B2 (en) * | 2001-01-10 | 2003-04-08 | International Business Machines Corporation | Apparatus for displacing an article during screening |
US6559539B2 (en) | 2001-01-24 | 2003-05-06 | Hsiu Wen Tu | Stacked package structure of image sensor |
JP2002305284A (ja) | 2001-02-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置積層構造体 |
SG100635A1 (en) | 2001-03-09 | 2003-12-26 | Micron Technology Inc | Die support structure |
CN100369536C (zh) * | 2001-03-14 | 2008-02-13 | 莱格西电子股份有限公司 | 制造具有三维半导体芯片阵列安装面的电路板的方法和装置 |
US6627984B2 (en) * | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
US6660562B2 (en) * | 2001-12-03 | 2003-12-09 | Azimuth Industrial Co., Inc. | Method and apparatus for a lead-frame air-cavity package |
KR20040022063A (ko) | 2002-09-06 | 2004-03-11 | 주식회사 유니세미콘 | 스택 패키지 및 그 제조방법 |
-
2002
- 2002-03-14 CN CNB028095707A patent/CN100369536C/zh not_active Expired - Fee Related
- 2002-03-14 JP JP2002571757A patent/JP4484430B2/ja not_active Expired - Fee Related
- 2002-03-14 EP EP02719349A patent/EP1378152A4/en not_active Withdrawn
- 2002-03-14 AU AU2002250437A patent/AU2002250437A1/en not_active Abandoned
- 2002-03-14 KR KR1020037012004A patent/KR100897314B1/ko not_active IP Right Cessation
- 2002-03-14 US US10/098,269 patent/US7103970B2/en not_active Expired - Fee Related
- 2002-03-14 WO PCT/US2002/009203 patent/WO2002074024A2/en active Application Filing
-
2004
- 2004-01-21 JP JP2004013722A patent/JP4484532B2/ja not_active Expired - Fee Related
- 2004-04-21 US US10/829,895 patent/US7316060B2/en not_active Expired - Fee Related
- 2004-12-08 HK HK04109719A patent/HK1066967A1/xx not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245877A (en) * | 1976-12-30 | 1981-01-20 | Burndy Corporation | Circuit package receptacle with movable base separation means |
Also Published As
Publication number | Publication date |
---|---|
WO2002074024A3 (en) | 2002-12-27 |
US7316060B2 (en) | 2008-01-08 |
EP1378152A2 (en) | 2004-01-07 |
HK1066967A1 (en) | 2005-04-01 |
JP4484532B2 (ja) | 2010-06-16 |
JP2004134814A (ja) | 2004-04-30 |
EP1378152A4 (en) | 2006-02-01 |
KR20030083734A (ko) | 2003-10-30 |
CN1533687A (zh) | 2004-09-29 |
US7103970B2 (en) | 2006-09-12 |
CN100369536C (zh) | 2008-02-13 |
JP2004523915A (ja) | 2004-08-05 |
US20020162215A1 (en) | 2002-11-07 |
JP4484430B2 (ja) | 2010-06-16 |
AU2002250437A1 (en) | 2002-09-24 |
US20040194301A1 (en) | 2004-10-07 |
WO2002074024A2 (en) | 2002-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100897314B1 (ko) | 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치 | |
US6555200B2 (en) | Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus | |
US5497938A (en) | Tape with solder forms and methods for transferring solder to chip assemblies | |
US6201266B1 (en) | Semiconductor device and method for manufacturing the same | |
US6267288B1 (en) | Pallet for combined surface mount and wave solder manufacture of printed ciruits | |
US7309916B2 (en) | Semiconductor package and method for its manufacture | |
GB2088635A (en) | Encapsulation for semiconductor integrated circuit chip | |
US5695109A (en) | Solder paste inter-layer alignment apparatus for area-array on-board rework | |
US7337522B2 (en) | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips | |
JP2004523915A5 (ko) | ||
JP2004134814A5 (ko) | ||
US5926379A (en) | Electronic card assembly by means of solder connections | |
JPH09107045A (ja) | Bgaパッケージのボール取付け方法 | |
EP2061289A1 (en) | Interconnection of embedded passive components and substrates | |
TW560232B (en) | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips | |
JP3890306B2 (ja) | モジュール部品およびその実装方法 | |
JP3575317B2 (ja) | 導電性ボールの搭載装置および搭載方法 | |
KR0182506B1 (ko) | 동시에 절단된 반도체 칩을 이용한 고밀도 실장형 패키지 및 그 제조 방법 | |
JPH0864474A (ja) | 電子部品 | |
JP2000269257A (ja) | 導電性ボールの搭載装置および搭載方法 | |
US20050035441A1 (en) | Integrated circuit stack with partially etched lead frames | |
JPH0529102A (ja) | 電子部品 | |
KR20020031718A (ko) | 반도체 패키지 및 그 제조방법 | |
JPS5999788A (ja) | 微小電子部品の実装方法 | |
JPS6281790A (ja) | 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140422 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160419 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |