KR100891429B1 - 반도체 소자의 고전압 트랜지스터 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것으로, 반도체 기판 내에 소자 분리막들과 소자 분리막들 사이의 반도체 기판 내에 격리 절연막들을 형성하는 단계; 격리 절연막들 사이의 반도체 기판상에 게이트를 형성하는 단계; 게이트 양측의 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및 격리 절연막과 게이트 사이의 소오스 및 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함함으로써, 셀의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(breakdown voltage; BV)을 향상시켜 셀의 프로그램 및 소거 속도를 향상시킬 수 있다.

소자 분리막, 항복 전압, 고전압

Description

반도체 소자의 고전압 트랜지스터 및 그 제조방법{A high voltage transistor in a semiconductor device and manufacturing method of the same}

도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.

도 2는 액티브 영역과 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프이다.

도 3은 게이트와 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 반도체 기판 102 : 소자 분리막

104 : 격리 절연막 106 : 게이트 산화막

108 : 제1 도전막 110 : 층간 절연막

112 : 소오스 콘택 플러그 114 : 드레인 콘택 플러그

본 발명은 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것으로, 특히, 셀 트랜지스터의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(breakdown voltage; BV)을 향상시켜 셀 트랜지스터의 프로그램 및 소거 속도를 향상시키기 위한 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것이다.

비휘발성 메모리 소자의 경우, 플로팅 게이트에 전압을 인가하기 위해서는 워드 라인 혹은 비트 라인에 고전압 트랜지스터가 결합되어 있어 셀의 프로그램 및 소거시 고전압을 인가하도록 되어있다. 컨트롤 게이트를 통해 인가된 고전압은 유전체막인 ONO(Oxide-Nitride-Oxide)막의 커플링 비만큼 바이어스가 감소하여 플로팅 게이트에 전달되는데, 이때, F-N 터널(Fowler-Nordheim Tunnel) 전류는 인가되는 전압에 비례하기 때문에 플로팅 게이트에 인가되는 전압의 세기가 클수록 플로팅 게이트에 전하를 빨리 축적할 수 있고, 이로 인하여 셀의 프로그램 및 소거 속도를 향상시킬 수 있다. 따라서, 셀에 높은 전압을 인가시켜 셀의 프로그램 및 소거 속도를 향상시키기 위해서는 이에 영향을 미치는 고전압 트랜지스터의 항복 전압(BV)을 향상시켜야 한다.

그러나, 항복 전압(BV)을 향상시키려면 고전압 트랜지스터의 사이즈를 증가시켜야 한다. 이로 인하여 소자의 고집적화가 어려워지는 문제점이 발생한다.

상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 콘택 플러그과 소자 분리막 사이에 격리 절연막을 형성하여 고전압 트랜지스터의 크기 변화없이 소자와 소자 사이의 물리적 거리를 증가시켜 셀의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(BV)을 향상시키기 위한 반도체 소자의 고전압 트랜지스터 및 그 제조방법을 제공하는 데 있다.

본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법은, 반도체 기판 내에 소자 분리막들과 소자 분리막들 사이의 반도체 기판 내에 격리 절연막들을 형성하는 단계; 격리 절연막들 사이의 반도체 기판상에 게이트를 형성하는 단계; 게이트 양측의 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및 격리 절연막과 게이트 사이의 소오스 및 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 고전압 트랜지스터 제조방법을 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.

도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도로서, 셀 영역에 플로팅 게이트와 컨트롤 게이트가 적층된 게이트를 형성하는 동안 주변회로 영역의 소정 영역에 고전압 트랜지스터를 형성하는 방법을 설명하기 위한 것이다.

도 1a를 참조하면, 반도체 기판(100) 내에 소자 분리막(102)들과 소자 분리막(102)들 사이의 반도체 기판(100) 내에 격리 절연막(104)들을 형성한다. 구체적으로, 반도체 기판(100)의 소정 영역을 식각하여 소자 분리막 형성을 위한 제1 트렌치를 형성한다. 제1 트렌치 형성 공정시 후속 공정인 콘택과 제1 트렌치 사이에 제1 트렌치보다 작은 사이즈의 제2 트렌치를 추가로 형성한다. 바람직하게는 제1 트렌치 및 제2 트렌치를 동시에 형성하지만, 제1 트렌치 형성 후 제2 트렌치를 형성하여도 무방하다. 그런 다음, 제1 트렌치와 제2 트렌치가 매립되도록 전체 구조 상부에 절연막을 형성한다. 이때, 절연막은 산화막을 이용하여 형성하며, 바람직하게는 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 이용하여 형성한다. 다음에 반도체 기판(100) 상부가 노출될 때까지 평탄화 혹은 전면 식각을 통하여 연마하여 소자 분리막(102)과 격리 절연막(104)을 형성한다. 이때, 격리 절연막(104)은 소자 분리막(102)에 비해 상대적으로 폭이 좁기 때문에 매립 공정시 보이드(void)가 발생할 수 있지만, 후속 공정시 영향을 미치지 않는다.

상기에서, 격리 절연막(104)은 소자 분리막(102)보다 낮게 형성될 수 있는데, 이는 기판(100) 상부에 형성된 다층의 적층막 때문이다. 그리고, 격리 절연막(104)의 깊이는 소자 분리막(102)의 깊이보다 깊지 않도록 형성하여야 한다. 만약, 격리 절연막(104)이 소자 분리막(102)보다 더 깊게 형성되면, 소자 분리막(102)이 소자 분리막으로서의 역할을 하지 못하기 때문이다. 따라서, 격리 절연막(104)의 깊이는 소자 분리막(102)의 깊이와 동일하거나 혹은 얕도록 형성함이 바람직하다.

도 1b를 참조하면, 격리 절연막(104) 및 소자 분리막(102)이 형성된 반도체 기판(100) 상부에 게이트 산화막(106) 및 제1 도전막(108)을 형성한 후 사진 및 식각 공정으로 제1 도전막(108) 및 게이트 산화막(106)을 식각하여 격리 절연막(104)들 사이의 반도체 기판(100)상에 게이트를 형성한다.

도 1c를 참조하면, 이온 주입 공정을 실시하여 게이트 양측의 반도체 기판(100) 내에 소오스 및 드레인을 형성한다. 전체 구조 상부에 층간 절연막(110)을 형성한 후 층간 절연막(110)의 소정 영역을 식각하여 게이트와 격리 절연막(104) 사이의 층간 절연막(110)에 소오스 및 드레인 콘택 홀을 형성한다. 소오스 및 드레인 콘택홀이 매립되도록 전체 구조 상부에 제2 도전막을 형성한 후 연마하여 소오스 및 드레인 콘택 플러그(112 및 114)를 형성한다.

상기와 같이 소자 분리막 형성 공정시 소자 분리막과 콘택 플러그 사이의 액티브 영역에 격리 절연막을 형성하여 소자 분리막과 콘택 플러그 사이의 물리적 거리를 증가시켜 고전압 트랜지스터의 항복 전압(BV)을 향상시킬 수 있다.

도 2는 소자 분리막과 콘택 플러그 사이의 물리적 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프로서, 소자 분리막과 콘택 플러그 사이의 거리가 증가할수록 항복 전압(BV)이 증가함을 알 수 있다.

도 3은 게이트와 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프로서 게이트와 콘택 플러그 사이의 물리적 거리가 증가할수록 항복 전압(BV)이 향상되지만, 특정 거리 이후부터는 소자의 항복 전압(BV)이 증가하지 않고 포화됨을 알 수 있다.

따라서, 도 2와 도 3의 그래프를 비교해보면, 소자의 항복 전압(BV)에 미치는 영향은 게이트와 콘택 플러그 사이의 거리를 증가시키는 것보다 소자 분리막과 콘택 플러그 사이의 거리를 증가시키는 것이 더 효과가 있음을 보여준다.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명에 대한 효과는 다음과 같다.

첫째, 소자 분리막 형성 공정시 소자 분리막과 콘택 플러그 사이에 격리 절연막을 형성하여 소자 분리막과 콘택 플러그 사이의 물리적 거리를 증가시켜 고전압 트랜지스터의 항복 전압(BV)을 향상시킬 수 있다.

둘째, 항복 전압(BV)을 향상시킴으로써 많은 양의 전류를 빨리 플로팅 게이트에 트랩(trap)시킬 수 있어 짧은 시간에 전하를 프로그램 및 소거할 수 있다.

Claims (10)

1. 반도체 기판 내에 소자 분리막들과 상기 소자 분리막들 사이의 상기 반도체 기판 내에 격리 절연막들을 형성하는 단계;

   상기 격리 절연막들 사이의 상기 반도체 기판상에 게이트를 형성하는 단계;

   상기 게이트 양측의 상기 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및

   상기 격리 절연막과 상기 게이트 사이의 상기 소오스 및 상기 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 고전압 트랜지스터의 제조 방법.
2. 제1항에 있어서, 상기 소오스 및 드레인 형성 후 층간 절연막을 형성하는 단계; 및 상기 층간 절연막의 소정 영역을 식각하여 상기 게이트와 상기 격리 절연막 사이의 상기 층간 절연막에 소오스 및 드레인 콘택 홀을 형성하는 단계를 더 포함하는 반도체 소자의 고전압 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막 형성 공정시 동시에 형성하는 반도체 소자의 고전압 트랜지스터 제조방법.
4. 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막과 동일한 깊이로 형성되거나, 상기 소자 분리막보다 낮게 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
5. 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막을 형성하는 공정과 동일한 공정으로 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
6. 제1항에 있어서, 상기 격리 절연막과 상기 소자 분리막은 산화막으로 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
7. 반도체 기판 내에 형성된 소자 분리막들;

   상기 소자 분리막들 사이의 상기 반도체 기판 내에 형성된 격리 절연막들;

   상기 격리 절연막들 사이의 상기 반도체 기판의 상부에 형성된 게이트;

   상기 게이트 양측의 상기 반도체 기판 내에 형성된 소오스 및 드레인;

   상기 격리 절연막과 상기 게이트 사이의 상기 소오스에 콘택된 소스 콘택 플러그; 및

   상기 격리 절연막과 상기 게이트 사이의 상기 드레인에 콘택된 드레인 콘택 플러그를 포함하는 반도체 소자의 고전압 트랜지스터.
8. 제 7 항에 있어서,

   상기 게이트가 형성된 상기 반도체 기판의 상부에는 소오스를 노출시키는 소오스 콘택홀 및 상기 드레인을 노출시키는 드레인 콘택 플러그를 포함하는 층간 절연막이 형성되는 반도체 소자의 고전압 트랜지스터.
9. 제 8 항에 있어서,

   상기 소오스 콘택 플러그는 상기 소오스 콘택홀 내부에 형성되며,

   상기 드레인 콘택 플러그는 상기 드레인 콘택홀 내부에 형성되는 반도체 소자의 고전압 트랜지스터.
10. 제 7 항에 있어서,

    상기 격리 절연막은 상기 소자 분리막과 동일한 깊이로 형성되거나, 상기 소자 분리막보다 낮게 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.

Images