KR100891429B1 - 반도체 소자의 고전압 트랜지스터 및 그 제조방법 - Google Patents
반도체 소자의 고전압 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100891429B1 KR100891429B1 KR1020060031493A KR20060031493A KR100891429B1 KR 100891429 B1 KR100891429 B1 KR 100891429B1 KR 1020060031493 A KR1020060031493 A KR 1020060031493A KR 20060031493 A KR20060031493 A KR 20060031493A KR 100891429 B1 KR100891429 B1 KR 100891429B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- isolation
- semiconductor substrate
- source
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
- A61C13/00—Dental prostheses; Making same
- A61C13/0001—In-situ dentures; Trial or temporary dentures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/10—Services
- G06Q50/22—Social work or social welfare, e.g. community support activities or counselling services
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/02—Alarms for ensuring the safety of persons
- G08B21/0202—Child monitoring systems using a transmitter-receiver system carried by the parent and the child
- G08B21/0269—System arrangements wherein the object is to detect the exact location of child or item using a navigation satellite system, e.g. GPS
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B21/00—Alarms responsive to a single specified undesired or abnormal condition and not otherwise provided for
- G08B21/02—Alarms for ensuring the safety of persons
- G08B21/0202—Child monitoring systems using a transmitter-receiver system carried by the parent and the child
- G08B21/0275—Electronic Article Surveillance [EAS] tag technology used for parent or child unit, e.g. same transmission technology, magnetic tag, RF tag, RFID
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61C—DENTISTRY; APPARATUS OR METHODS FOR ORAL OR DENTAL HYGIENE
- A61C2204/00—Features not otherwise provided for
- A61C2204/005—Features not otherwise provided for using chip tag or any electronic identification mean, e.g. RFID
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Child & Adolescent Psychology (AREA)
- Business, Economics & Management (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tourism & Hospitality (AREA)
- Emergency Management (AREA)
- Engineering & Computer Science (AREA)
- Human Resources & Organizations (AREA)
- Dentistry (AREA)
- General Business, Economics & Management (AREA)
- Primary Health Care (AREA)
- Marketing (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Economics (AREA)
- Oral & Maxillofacial Surgery (AREA)
- Strategic Management (AREA)
- Epidemiology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것으로, 반도체 기판 내에 소자 분리막들과 소자 분리막들 사이의 반도체 기판 내에 격리 절연막들을 형성하는 단계; 격리 절연막들 사이의 반도체 기판상에 게이트를 형성하는 단계; 게이트 양측의 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및 격리 절연막과 게이트 사이의 소오스 및 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함함으로써, 셀의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(breakdown voltage; BV)을 향상시켜 셀의 프로그램 및 소거 속도를 향상시킬 수 있다.
소자 분리막, 항복 전압, 고전압
Description
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2는 액티브 영역과 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프이다.
도 3은 게이트와 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 소자 분리막
104 : 격리 절연막 106 : 게이트 산화막
108 : 제1 도전막 110 : 층간 절연막
112 : 소오스 콘택 플러그 114 : 드레인 콘택 플러그
본 발명은 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것으로, 특히, 셀 트랜지스터의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(breakdown voltage; BV)을 향상시켜 셀 트랜지스터의 프로그램 및 소거 속도를 향상시키기 위한 반도체 소자의 고전압 트랜지스터 및 그 제조방법에 관한 것이다.
비휘발성 메모리 소자의 경우, 플로팅 게이트에 전압을 인가하기 위해서는 워드 라인 혹은 비트 라인에 고전압 트랜지스터가 결합되어 있어 셀의 프로그램 및 소거시 고전압을 인가하도록 되어있다. 컨트롤 게이트를 통해 인가된 고전압은 유전체막인 ONO(Oxide-Nitride-Oxide)막의 커플링 비만큼 바이어스가 감소하여 플로팅 게이트에 전달되는데, 이때, F-N 터널(Fowler-Nordheim Tunnel) 전류는 인가되는 전압에 비례하기 때문에 플로팅 게이트에 인가되는 전압의 세기가 클수록 플로팅 게이트에 전하를 빨리 축적할 수 있고, 이로 인하여 셀의 프로그램 및 소거 속도를 향상시킬 수 있다. 따라서, 셀에 높은 전압을 인가시켜 셀의 프로그램 및 소거 속도를 향상시키기 위해서는 이에 영향을 미치는 고전압 트랜지스터의 항복 전압(BV)을 향상시켜야 한다.
그러나, 항복 전압(BV)을 향상시키려면 고전압 트랜지스터의 사이즈를 증가시켜야 한다. 이로 인하여 소자의 고집적화가 어려워지는 문제점이 발생한다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 콘택 플러그과 소자 분리막 사이에 격리 절연막을 형성하여 고전압 트랜지스터의 크기 변화없이 소자와 소자 사이의 물리적 거리를 증가시켜 셀의 프로그램 및 소거 동작에 사용되는 고전압 트랜지스터의 항복 전압(BV)을 향상시키기 위한 반도체 소자의 고전압 트랜지스터 및 그 제조방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법은, 반도체 기판 내에 소자 분리막들과 소자 분리막들 사이의 반도체 기판 내에 격리 절연막들을 형성하는 단계; 격리 절연막들 사이의 반도체 기판상에 게이트를 형성하는 단계; 게이트 양측의 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및 격리 절연막과 게이트 사이의 소오스 및 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 고전압 트랜지스터 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 소자의 고전압 트랜지스터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도로서, 셀 영역에 플로팅 게이트와 컨트롤 게이트가 적층된 게이트를 형성하는 동안 주변회로 영역의 소정 영역에 고전압 트랜지스터를 형성하는 방법을 설명하기 위한 것이다.
도 1a를 참조하면, 반도체 기판(100) 내에 소자 분리막(102)들과 소자 분리막(102)들 사이의 반도체 기판(100) 내에 격리 절연막(104)들을 형성한다. 구체적으로, 반도체 기판(100)의 소정 영역을 식각하여 소자 분리막 형성을 위한 제1 트렌치를 형성한다. 제1 트렌치 형성 공정시 후속 공정인 콘택과 제1 트렌치 사이에 제1 트렌치보다 작은 사이즈의 제2 트렌치를 추가로 형성한다. 바람직하게는 제1 트렌치 및 제2 트렌치를 동시에 형성하지만, 제1 트렌치 형성 후 제2 트렌치를 형성하여도 무방하다. 그런 다음, 제1 트렌치와 제2 트렌치가 매립되도록 전체 구조 상부에 절연막을 형성한다. 이때, 절연막은 산화막을 이용하여 형성하며, 바람직하게는 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 이용하여 형성한다. 다음에 반도체 기판(100) 상부가 노출될 때까지 평탄화 혹은 전면 식각을 통하여 연마하여 소자 분리막(102)과 격리 절연막(104)을 형성한다. 이때, 격리 절연막(104)은 소자 분리막(102)에 비해 상대적으로 폭이 좁기 때문에 매립 공정시 보이드(void)가 발생할 수 있지만, 후속 공정시 영향을 미치지 않는다.
상기에서, 격리 절연막(104)은 소자 분리막(102)보다 낮게 형성될 수 있는데, 이는 기판(100) 상부에 형성된 다층의 적층막 때문이다. 그리고, 격리 절연막(104)의 깊이는 소자 분리막(102)의 깊이보다 깊지 않도록 형성하여야 한다. 만약, 격리 절연막(104)이 소자 분리막(102)보다 더 깊게 형성되면, 소자 분리막(102)이 소자 분리막으로서의 역할을 하지 못하기 때문이다. 따라서, 격리 절연막(104)의 깊이는 소자 분리막(102)의 깊이와 동일하거나 혹은 얕도록 형성함이 바람직하다.
도 1b를 참조하면, 격리 절연막(104) 및 소자 분리막(102)이 형성된 반도체 기판(100) 상부에 게이트 산화막(106) 및 제1 도전막(108)을 형성한 후 사진 및 식각 공정으로 제1 도전막(108) 및 게이트 산화막(106)을 식각하여 격리 절연막(104)들 사이의 반도체 기판(100)상에 게이트를 형성한다.
도 1c를 참조하면, 이온 주입 공정을 실시하여 게이트 양측의 반도체 기판(100) 내에 소오스 및 드레인을 형성한다. 전체 구조 상부에 층간 절연막(110)을 형성한 후 층간 절연막(110)의 소정 영역을 식각하여 게이트와 격리 절연막(104) 사이의 층간 절연막(110)에 소오스 및 드레인 콘택 홀을 형성한다. 소오스 및 드레인 콘택홀이 매립되도록 전체 구조 상부에 제2 도전막을 형성한 후 연마하여 소오스 및 드레인 콘택 플러그(112 및 114)를 형성한다.
상기와 같이 소자 분리막 형성 공정시 소자 분리막과 콘택 플러그 사이의 액티브 영역에 격리 절연막을 형성하여 소자 분리막과 콘택 플러그 사이의 물리적 거리를 증가시켜 고전압 트랜지스터의 항복 전압(BV)을 향상시킬 수 있다.
도 2는 소자 분리막과 콘택 플러그 사이의 물리적 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프로서, 소자 분리막과 콘택 플러그 사이의 거리가 증가할수록 항복 전압(BV)이 증가함을 알 수 있다.
도 3은 게이트와 콘택 플러그 사이의 거리가 소자의 항복 전압(BV)에 미치는 영향을 나타낸 그래프로서 게이트와 콘택 플러그 사이의 물리적 거리가 증가할수록 항복 전압(BV)이 향상되지만, 특정 거리 이후부터는 소자의 항복 전압(BV)이 증가하지 않고 포화됨을 알 수 있다.
따라서, 도 2와 도 3의 그래프를 비교해보면, 소자의 항복 전압(BV)에 미치는 영향은 게이트와 콘택 플러그 사이의 거리를 증가시키는 것보다 소자 분리막과 콘택 플러그 사이의 거리를 증가시키는 것이 더 효과가 있음을 보여준다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 대한 효과는 다음과 같다.
첫째, 소자 분리막 형성 공정시 소자 분리막과 콘택 플러그 사이에 격리 절연막을 형성하여 소자 분리막과 콘택 플러그 사이의 물리적 거리를 증가시켜 고전압 트랜지스터의 항복 전압(BV)을 향상시킬 수 있다.
둘째, 항복 전압(BV)을 향상시킴으로써 많은 양의 전류를 빨리 플로팅 게이트에 트랩(trap)시킬 수 있어 짧은 시간에 전하를 프로그램 및 소거할 수 있다.
Claims (10)
- 반도체 기판 내에 소자 분리막들과 상기 소자 분리막들 사이의 상기 반도체 기판 내에 격리 절연막들을 형성하는 단계;상기 격리 절연막들 사이의 상기 반도체 기판상에 게이트를 형성하는 단계;상기 게이트 양측의 상기 반도체 기판 내에 소오스 및 드레인을 형성하는 단계; 및상기 격리 절연막과 상기 게이트 사이의 상기 소오스 및 상기 드레인의 상부 각각에 소오스 콘택 플러그 및 드레인 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 고전압 트랜지스터의 제조 방법.
- 제1항에 있어서, 상기 소오스 및 드레인 형성 후 층간 절연막을 형성하는 단계; 및 상기 층간 절연막의 소정 영역을 식각하여 상기 게이트와 상기 격리 절연막 사이의 상기 층간 절연막에 소오스 및 드레인 콘택 홀을 형성하는 단계를 더 포함하는 반도체 소자의 고전압 트랜지스터 제조방법.
- 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막 형성 공정시 동시에 형성하는 반도체 소자의 고전압 트랜지스터 제조방법.
- 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막과 동일한 깊이로 형성되거나, 상기 소자 분리막보다 낮게 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
- 제1항에 있어서, 상기 격리 절연막은 상기 소자 분리막을 형성하는 공정과 동일한 공정으로 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
- 제1항에 있어서, 상기 격리 절연막과 상기 소자 분리막은 산화막으로 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
- 반도체 기판 내에 형성된 소자 분리막들;상기 소자 분리막들 사이의 상기 반도체 기판 내에 형성된 격리 절연막들;상기 격리 절연막들 사이의 상기 반도체 기판의 상부에 형성된 게이트;상기 게이트 양측의 상기 반도체 기판 내에 형성된 소오스 및 드레인;상기 격리 절연막과 상기 게이트 사이의 상기 소오스에 콘택된 소스 콘택 플러그; 및상기 격리 절연막과 상기 게이트 사이의 상기 드레인에 콘택된 드레인 콘택 플러그를 포함하는 반도체 소자의 고전압 트랜지스터.
- 제 7 항에 있어서,상기 게이트가 형성된 상기 반도체 기판의 상부에는 소오스를 노출시키는 소오스 콘택홀 및 상기 드레인을 노출시키는 드레인 콘택 플러그를 포함하는 층간 절연막이 형성되는 반도체 소자의 고전압 트랜지스터.
- 제 8 항에 있어서,상기 소오스 콘택 플러그는 상기 소오스 콘택홀 내부에 형성되며,상기 드레인 콘택 플러그는 상기 드레인 콘택홀 내부에 형성되는 반도체 소자의 고전압 트랜지스터.
- 제 7 항에 있어서,상기 격리 절연막은 상기 소자 분리막과 동일한 깊이로 형성되거나, 상기 소자 분리막보다 낮게 형성되는 반도체 소자의 고전압 트랜지스터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031493A KR100891429B1 (ko) | 2006-04-06 | 2006-04-06 | 반도체 소자의 고전압 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031493A KR100891429B1 (ko) | 2006-04-06 | 2006-04-06 | 반도체 소자의 고전압 트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070099996A KR20070099996A (ko) | 2007-10-10 |
KR100891429B1 true KR100891429B1 (ko) | 2009-04-06 |
Family
ID=38805156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060031493A KR100891429B1 (ko) | 2006-04-06 | 2006-04-06 | 반도체 소자의 고전압 트랜지스터 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100891429B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283065A (ja) | 1987-05-14 | 1988-11-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2001313389A (ja) | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
KR20020037808A (ko) * | 2000-11-15 | 2002-05-23 | 박종섭 | 정전기 보호 회로용 소자 |
KR20070073235A (ko) * | 2006-01-04 | 2007-07-10 | 주식회사 하이닉스반도체 | 고전압 소자 및 그의 제조방법 |
-
2006
- 2006-04-06 KR KR1020060031493A patent/KR100891429B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283065A (ja) | 1987-05-14 | 1988-11-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2001313389A (ja) | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
KR20020037808A (ko) * | 2000-11-15 | 2002-05-23 | 박종섭 | 정전기 보호 회로용 소자 |
KR20070073235A (ko) * | 2006-01-04 | 2007-07-10 | 주식회사 하이닉스반도체 | 고전압 소자 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070099996A (ko) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100729911B1 (ko) | 반도체 소자의 제조방법 | |
KR100632655B1 (ko) | 플래쉬 메모리소자 및 이의 제조방법 | |
KR20060114906A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100771805B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR100525448B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
KR100870321B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
KR100891429B1 (ko) | 반도체 소자의 고전압 트랜지스터 및 그 제조방법 | |
KR100672723B1 (ko) | 플래시 메모리 소자의 제조방법 | |
KR100824152B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
KR20060136077A (ko) | 플래시 메모리 소자의 제조방법 | |
JP2007142358A (ja) | 半導体素子及びその製造方法 | |
US20080254584A1 (en) | Method of manufacturing flash memory device | |
KR20030049781A (ko) | 플래시 메모리 셀 제조 방법 | |
KR100671600B1 (ko) | 플래쉬 메모리 소자 | |
KR20090095392A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법 | |
KR100719691B1 (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
KR100628245B1 (ko) | 플래시 메모리 소자의 제조방법 | |
KR100875023B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
KR100531459B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
KR20080015616A (ko) | 반도체 소자의 제조방법 | |
KR20110076042A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
KR20070072684A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
KR20070067997A (ko) | 반도체 소자의 제조 방법 | |
KR20070114525A (ko) | 플래시 메모리 소자의 워드라인 형성 방법 | |
KR20070109176A (ko) | 플래시 메모리 소자의 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |