KR100888199B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100888199B1 KR100888199B1 KR1020020042258A KR20020042258A KR100888199B1 KR 100888199 B1 KR100888199 B1 KR 100888199B1 KR 1020020042258 A KR1020020042258 A KR 1020020042258A KR 20020042258 A KR20020042258 A KR 20020042258A KR 100888199 B1 KR100888199 B1 KR 100888199B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- wiring
- forming
- diffusion barrier
- copper
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000010949 copper Substances 0.000 claims abstract description 55
- 229910052802 copper Inorganic materials 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000126 substance Substances 0.000 claims abstract description 14
- 239000003623 enhancer Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000005121 nitriding Methods 0.000 claims abstract description 7
- 238000003426 chemical strengthening reaction Methods 0.000 claims abstract description 5
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 5
- -1 Double Demachine Substances 0.000 claims abstract description 4
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229910052740 iodine Inorganic materials 0.000 claims description 14
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims description 11
- 239000011630 iodine Substances 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 229910021474 group 7 element Inorganic materials 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 3
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000004848 polyfunctional curative Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical group [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052789 astatine Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 239000012744 reinforcing agent Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 확산방지막을 구리배선 상에만 우수한 결합력으로 선택적으로 형성하여 유효 k 값의 증가, EM 특성 악화, 및 결함발생 등을 효과적으로 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공한다.
본 발명은상부에 배선형상의 홀이 구비된 절연막이 형성된 반도체 기판을 준비하는 단계; 상기 홀에 매립되도록 절연막 상에 구리막을 증착하는 단계; 상기 구리막을 전면식각하여 구리배선을 형성함과 동시에 기판을 평탄화하는 단계; 상기 구리배선 표면에만 선택적으로 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 확산방지막을 형성하는 단계는, 상기 구리배선 표면에만 선택적으로 화학적강화제를 흡착하는 단계; 상기 화학적강화제가 흡착된 구리배선 표면에만 선택적으로 금속막을 증착하는 단계; 상기 금속막을 산화 또는 질화처리하여 상기 구리배선 표면에 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법에 의해 달성될 수 있다.
구리, 이중 데머신, 화학적강화제, 요오드, ALD, EM, 확산방지막
Description
도 1은 종래의 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22, 24, 28 : 절연막
23 : 식각정지막 25 : 배리어 금속막
26 : 구리배선 27 : 확산방지막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 구리를 이용한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 배선 선폭의 미세화로 인하여, 선폭구현 및 배선의 신뢰성 등의 문제가 대두되고 있으며, 이를 해결하기 위한 기술로서 배선형상의 홀을 먼저 형성한 후 홀에 금속막을 배립하는 이중 데머신(dual damascene) 공정을 이용한 배선기술이 제시되었다.
일반적으로, 이중 데머신 공정에서는 배선물질로서 구리(Cu)를 사용하는데, 이러한 구리배선은 알루미늄(Al) 배선에 비해 전자이동(Electro-Migration : EM) 특성이 우수할 뿐만 아니라 저항값이 낮고, 알루미늄 배선과는 달리 갭매립(gap fill) 물질이 요구되지 않는다. 또한, 지연시간이 짧아 고속동작을 구현할 수 있다.
도 1은 이러한 구리배선을 적용한 종래의 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 트랜지스터 형성 등의 소정의 공정이 완료된 반도체 기판(11) 상에 산화막의 제 1 절연막(12), 질화막(SiN)의 식각정지막(13), 및 산화막의 제 2 절연막(14)을 순차적으로 형성한다. 여기서, 제 1 절연막(12)은 비아홀(via hole)의 깊이에 해당하는 두께로 형성하고, 제 2 절연막(14)은 배선에 해당하는 두께로 형성한다. 그 다음, 제 2 절연막(14) 상부에 포토리소그라피로 제 1 포토레지스트 패턴(미도시)을 형성하고, 제 1 포토레지스트 패턴을 식각마스크로하여 제 2 절연막(14), 식각정지막(13), 및 제 1 절연막(12)을 순차적으로 식각하여 비아홀을 형성한 후, 공지된 방법으로 제 1 포토레지스트 패턴을 제거한다.
그리고 나서, 제 2 절연막(14) 상부에 포토리소그라피로 제 2 포토레지스트 패턴(미도시)을 형성하고, 제 2 포토레지스트 패턴을 식각마스크로하여 식각정지막 (13)이 노출되도록 제 2 절연막(14)을 식각하여 배선형상의 홀을 형성한 후, 공지된 방법으로 제 2 포토레지스트 패턴을 제거한다. 그 후, 홀 표면 상에 배리어 금속막(15)을 형성하고, 배리어 금속막(15)이 형성된 홀에 매립되도록 기판 전면 상에 구리막을 증착한 후, 구리막과 배리어 금속막(15)을 화학기계연마(Chemical Mechanical Polishing :CMP)로 제 2 절연막(14)이 노출되도록 전면식각하여 구리배선(16)을 형성함과 동시에 기판 표면을 평탄화한다. 그 다음, 구리배선(16)이 형성된 기판에 대하여 NH3 처리를 수행한 후, SiN 또는 SiC의 확산방지(diffusion barrier)막(17)을 형성하고, 확산방지막(17) 상에 제 3 절연막(18)을 형성한다. 여기서, NH3 처리는 구리배선(16)과 확산방지막(17) 사이의 결합력을 향상시키기 위하여 수행하며, 확산방지막(17)은 구리원자가 제 3 절연막(18)으로 확산되는 것을 방지한다.
한편, 상술한 구리배선 형성에 있어서는, 구리배선 적용에 의한 지연시간 감소 및 낮은 저항값을 확보하는 것 이외에도, k값을 낮추기 위하여 낮은 k값의 절연막을 적용한다. 그러나, 구리배선을 다층배선에 적용하는 경우 구리배선(16) 및 제 2 절연막(14) 상에 형성된 확산방지막(17)도 각 층마다 적용하게 되는데, 확산방지막(17)의 비교적 높은 k값(SiN의 k=7, SiC의 k=5)에 의해 유효 k 값의 증가가 초래되어 낮은 k값의 효과를 얻을 수 없게 된다. 또한, 구리배선(16)과 SiN 또는 SiC의 확산방지막(17) 사이의 열악한 계면 신뢰성으로 인하여 확산방지막(17)의 박리(peeling)가 일어나지 않도록 구리배선(16)의 주의 깊은 표면처리가 요구되며, 이러한 열악한 계면은 전자이동틈(EM voiding)으로 작용할 가능성이 높기 때문에 EM 특성을 악화시킨다. 또한, 구리배선(16)과 확산방지막(17) 사이의 결합 (bonding)력이 약하여 결함(defect) 발생을 야기시키므로, 결함발생을 최소화하기 위하여 확산방지막(17)의 형성전에 NH3 처리의 전처리공정을 수행하는데, 이러한 공정을 제어하는데에는 많은 어려움이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 확산방지막을 구리배선 상에만 우수한 결합력으로 선택적으로 형성하여 유효 k 값의 증가, EM 특성 악화, 및 결함발생 등을 효과적으로 방지함으로써 소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 상부에 배선형상의 홀이 구비된 절연막이 형성된 반도체 기판을 준비하는 단계; 상기 홀에 매립되도록 절연막 상에 구리막을 증착하는 단계; 상기 구리막을 전면식각하여 구리배선을 형성함과 동시에 기판을 평탄화하는 단계; 상기 구리배선 표면에만 선택적으로 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 확산방지막을 형성하는 단계는, 상기 구리배선 표면에만 선택적으로 화학적강화제를 흡착하는 단계; 상기 화학적강화제가 흡착된 구리배선 표면에만 선택적으로 금속막을 증착하는 단계; 상기 금속막을 산화 또는 질화처리하여 상기 구리배선 표면에 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법에 의해 달성될 수 있다.
여기서, 화학적강화제로서는 CH3I, CH2I2, C2H5I 등의 요오드함유 액체화합물, 순수 요오드 개스, 요오드함유개스, 수증기, 및 주기율표 상에서 7족 원소들인 F, Cl, Br, I, At의 액체 상태 및 기체 상태 중 선택되는 하나를 이용하고, 화학적강화제의 흡착은 -20 내지 300℃의 온도에서 1초 내지 10분 동안 수행한다.
또한, 금속막은 Al막, W막 및 Ni막 중 선택되는 하나, 바람직하게 Al막으로 CVD 나 ALD 방식으로 5 내지 1000Å의 두께로 형성하며, 확산방지막은 Al2O3막, Al2O3/Al막, 또는 AlN막으로 형성한다. 또한, 금속막의 산화 또는 질화처리는 플라즈마처리나 노어닐링처리로 수행한다.
또한, 구리배선의 형성 후 확산방지막을 형성하기 전에 세정공정을 수행하고, 확산방지막의 형성 후 기판을 DI＋산의 조합으로 세정한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하 기 위한 단면도이다.
도 2를 참조하면, 트랜지스터 형성 등의 소정의 공정이 완료된 반도체 기판(21) 상에 산화막의 제 1 절연막(22), 질화막(SiN)의 식각정지막(23), 및 산화막의 제 2 절연막(24)을 순차적으로 형성한다. 여기서, 제 1 절연막(22)은 비아홀의 깊이에 해당하는 두께로 형성하고, 제 2 절연막(24)은 배선에 해당하는 두께로 형성한다. 그 다음, 제 2 절연막(24) 상부에 포토리소그라피로 제 1 포토레지스트 패턴(미도시)을 형성하고, 제 1 포토레지스트 패턴을 식각마스크로하여 제 2 절연막(24), 식각정지막(23), 및 제 1 절연막(22)을 순차적으로 식각하여 비아홀을 형성한 후, 공지된 방법으로 제 1 포토레지스트 패턴을 제거한다.
그리고 나서, 제 2 절연막(24) 상부에 포토리소그라피로 제 2 포토레지스트 패턴(미도시)을 형성하고, 제 2 포토레지스트 패턴을 식각마스크로하여 식각정지막(23)이 노출되도록 제 2 절연막(24)을 식각하여 배선형상의 홀을 형성한 후, 공지된 방법으로 제 2 포토레지스트 패턴을 제거한다. 그 후, 홀 표면 상에 배리어 금속막(25)을 형성하고, 배리어 금속막(25)이 형성된 홀에 매립되도록 기판 전면 상에 구리막을 증착한 후, 구리막과 배리어 금속막(25)을 CMP로 제 2 절연막(14)이 노출되도록 전면식각하여 구리배선(26)을 형성함과 동시에 기판 표면을 평탄화한다.
그 다음, 상기 기판의 표면을 세정한 후, 구리배선(26) 표면을 화학적강화제 (Chemical Enhancer)로 표면처리를 수행하여 구리배선(26)의 표면에만 선택적으로 화학강화제를 흡착시킨다. 즉, 화학적강화제는 산화막등의 절연막(14)에서는 흡착 이 이루어지지 않기 때문에, 구리배선(26) 표면에만 선택적으로 흡착시킬 수 있으며, 이후 Al막의 증착시 촉매제로 작용한다. 바람직하게, 화학적강화제의 표면처리는 화학적강화제로서 CH3I, CH2I2, C2H5I 등의 요오드(I)함유 액체화합물, 순수 요오드 개스(pure I2), 요오드(I)함유개스, 수증기(Water vapor), 및 주기율표 상에서 7족 원소들인 F, Cl, Br, I, At의 액체 상태 및 기체 상태 중 선택되는 하나를 이용하여, -20 내지 300℃의 온도에서 1초 내지 10분 동안 수행한다. 그 후, 화학기상증착(Chemical Vapor Deposition; CVD) 또는 원자층증착(Atomic Layer Deposition; ALD) 방식으로 Al막을 증착하여 요오드가 흡착된 구리배선(26) 표면에만 선택적으로 Al막을 5 내지 1000Å의 두께로 형성한 다음, 산화 또는 질화처리를 수행하여 구리배선(26) 표면 상에만 선택적으로 Al2O3막, Al2O3/Al막, 또는 AlN막 등의 확산방지막(27)을 형성한다. 즉, 요오드는 Al막의 증착속도를 높이는 촉매역할을 하며 인큐베이션 타임(incubation time)이 거의 없어지게 되어 증착온도를 감소시켜, 요오드가 흡착된 구리배선(25) 표면에만 선택적으로 Al막의 증착이 일어나도록 한다.
여기서, Al막 대신 W막 이나 Ni막과 같은 금속막을 형성할 수도 있고, 산화 또는 질화처리는 플라즈마처리나 노어닐링(furnace annealing) 처리로 수행하며, 산화처리는 자연산화법으로도 수행할 수 있다. 바람직하게, 플라즈마처리는 반응처리(reaction treatment)를 이용한 리모트(remote) 플라즈마나, 단일 또는 이중 프리퀀시 에치가 가능한 플라즈마 에치(etch)로 수행한다. 또한, 플라즈마 처리는 O2, O3 개스 또는 그의 혼합개스나 H2O 개스를 사용하여, 1.0 내지 1000sccm의 개스유량과 -50 내지 400℃의 온도 및 0.1 내지 10KW의 플라즈마 전력하에서 1초 내지 10분 동안 단일스텝이나 1 내지 10회의 다단계로 수행한다. 또한, 플라즈마 처리시, 웨이퍼의 온도는 10 내지 350℃ 정도로 유지하고, 웨이퍼와 샤워헤드 사이의 간격은 2 내지 50㎚로 하며 챔버압력은 0.3 내지 10Torr로 설정한다. 그 후, DI＋산(acid) 조합의 세정공정을 수행한 후, 기판 전면 상에 제 3 절연막(28)을 형성한다.
상기 실시예에 의하면, 요오드와 같은 화학적강화제를 적용하여 구리배선 (26) 표면에만 선택적으로 확산방지막(27)을 형성함에 따라 절연막의 유효 k값을 크게 감소시킬 수 있다. 또한, 요오드의 흡착에 의해 확산방지막(27)을 형성하기 때문에, 확산방지막(27)과 구리배선(26) 사이의 계면신뢰성 및 결합력이 향상되어 EM 특성을 강화시킬 수 있을 뿐만 아니라, NH3 처리 등의 전처리 공정 및 확산방지막의 직접적인 증착공정이 배제되므로 결함발생 제어가 용이해진다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 확산방지막을 요오드 등의 화학강화제를 이용하여 우수한 결합력을 갖도록 구리배선 상에만 선택적으로 형성함에 따라, 유효 k 값의 증가, EM 특성 악화, 및 결함발생 등의 문제를 해결함으로써, 소자의 소자의 특성 및 신뢰성을 향상시킬 수 있다.
Claims (11)
- 상부에 배선형상의 홀이 구비된 절연막이 형성된 반도체 기판을 준비하는 단계;상기 홀에 매립되도록 절연막 상에 구리막을 증착하는 단계;상기 구리막을 전면식각하여 구리배선을 형성함과 동시에 기판을 평탄화하는 단계; 및상기 구리배선 표면에만 선택적으로 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 확산방지막을 형성하는 단계는,상기 구리배선 표면에만 선택적으로 화학적강화제를 흡착하는 단계;상기 화학적강화제가 흡착된 구리배선 표면에만 선택적으로 금속막을 증착하는 단계; 및상기 금속막을 산화 또는 질화처리하여 상기 구리배선 표면에 확산방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
- 제 1 항에 있어서,상기 화학적강화제로서 CH3I, CH2I2, C2H5I 등의 요오드함유 액체화합물, 순수 요오드 개스, 요오드함유개스, 수증기, 및 주기율표 상에서 7족 원소들인 F, Cl, Br, I, At의 액체 상태 및 기체 상태 중 선택되는 하나를 이용하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항 또는 제 3 항에 있어서,상기 화학적강화제의 흡착은 -20 내지 300℃의 온도에서 1초 내지 10분 동안 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 금속막은 Al막, W막 및 Ni막 중 선택되는 하나로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항 또는 제 5 항에 있어서,상기 금속막은 CVD 나 ALD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 6 항에 있어서,상기 금속막은 5 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항 또는 제 5 항에 있어서,상기 확산방지막은 Al2O3막, Al2O3/Al막, 또는 AlN막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 산화 또는 질화처리는 플라즈마처리나 노어닐링처리로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 구리배선의 형성 후 확산방지막을 형성하기 전에 세정공정을 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 확산방지막이 형성된 기판을 DI＋산의 조합으로 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042258A KR100888199B1 (ko) | 2002-07-19 | 2002-07-19 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020042258A KR100888199B1 (ko) | 2002-07-19 | 2002-07-19 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040008593A KR20040008593A (ko) | 2004-01-31 |
| KR100888199B1 true KR100888199B1 (ko) | 2009-03-12 |
Family
ID=37317631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020042258A KR100888199B1 (ko) | 2002-07-19 | 2002-07-19 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100888199B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602120B1 (ko) * | 2004-09-17 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100667905B1 (ko) * | 2005-07-06 | 2007-01-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 금속배선 형성방법 |
| US20070099417A1 (en) | 2005-10-28 | 2007-05-03 | Applied Materials, Inc. | Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop |
| KR100850076B1 (ko) * | 2006-12-21 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 부식 방지를 위한 구리배선 구조 |
| KR20080074645A (ko) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101161667B1 (ko) | 2008-12-30 | 2012-07-03 | 에스케이하이닉스 주식회사 | 반도체 소자의 금속배선 및 그 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223334B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 반도체소자의 금속배선형성방법 |
-
2002
- 2002-07-19 KR KR1020020042258A patent/KR100888199B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223334B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 반도체소자의 금속배선형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040008593A (ko) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI446487B (zh) | 藉由使用氮化鋁來增加微結構中之銅基金屬化結構之信賴性 | |
| US8241701B2 (en) | Processes and systems for engineering a barrier surface for copper deposition | |
| US8747960B2 (en) | Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide | |
| US8771804B2 (en) | Processes and systems for engineering a copper surface for selective metal deposition | |
| JP5820870B2 (ja) | 金属堆積のために基板表面を調整する方法および統合システム | |
| US20050079706A1 (en) | Dual damascene structure and method | |
| JP5325113B2 (ja) | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 | |
| US20040124537A1 (en) | Semiconductor device having a multilayer interconnection structure and fabrication process thereof | |
| KR100407680B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US6348410B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| KR100888199B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6482755B1 (en) | HDP deposition hillock suppression method in integrated circuits | |
| US7091612B2 (en) | Dual damascene structure and method | |
| KR100667905B1 (ko) | 반도체 소자의 구리 금속배선 형성방법 | |
| KR20090074510A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR20040033260A (ko) | 반도체 장치의 제조 방법 | |
| US6455422B1 (en) | Densification process hillock suppression method in integrated circuits | |
| KR100714049B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101158059B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100612548B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100475534B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| CN112435958A (zh) | 集成电路结构及其形成方法 | |
| KR20050066362A (ko) | 반도체 소자의 장벽 금속층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |