KR100885573B1 - 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 - Google Patents

화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 Download PDF

Info

Publication number
KR100885573B1
KR100885573B1 KR1020077014755A KR20077014755A KR100885573B1 KR 100885573 B1 KR100885573 B1 KR 100885573B1 KR 1020077014755 A KR1020077014755 A KR 1020077014755A KR 20077014755 A KR20077014755 A KR 20077014755A KR 100885573 B1 KR100885573 B1 KR 100885573B1
Authority
KR
South Korea
Prior art keywords
reverse bias
image display
drive element
light emitting
driving
Prior art date
Application number
KR1020077014755A
Other languages
English (en)
Other versions
KR20070091165A (ko
Inventor
다로 하스미
요시나오 고바야시
게이고 가노
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20070091165A publication Critical patent/KR20070091165A/ko
Application granted granted Critical
Publication of KR100885573B1 publication Critical patent/KR100885573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

화상 표시 장치에서, 구동 소자의 임계값 전압의 시프트량을 감소시키고, 혹은 구동 소자의 임계값 전압의 시프트량을 화소마다 균일화하는 것. 통전에 의해 발광하는 발광 소자(D1)와, 발광 소자(D1)에 직렬 접속되어, 발광 소자(D1)를 발광 제어하는 구동 소자(Q1)를 구비하고, 발광 소자(D1)의 비발광시에 구동 소자(Q1)에 역바이어스를 인가한다. 또, 구동 소자(Q1)에 인가하는 역바이어스는, 프레임 주기마다 인가하거나, 혹은 모든 발광 소자의 비발광시(프레임 전체의 비발광시를 포함함)에 인가한다.

Description

화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동 방법{IMAGE DISPLAY AND ITS DRIVING METHOD, AND DRIVING METHOD OF ELECTRONIC APPARATUS}
본 발명은, 발광 소자를 구비한 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동 방법에 관한 것이며, 특히, 발광 소자의 시간에 따른 열화(劣化)를 억제 가능한 화상 표시 장치에 관한 것이다.
최근, 일렉트로루미네센스(elctroluminescence) 발광 소자(이하 「발광 소자」라 부름)에 많은 연구자가 주목하고 있으며, 특히, 이 발광 소자를 화상 표시 장치나 조명 장치에 적용하고자 하는 연구가 활발해지고 있다.
상술한 바와 같은 발광 소자를 구비한 화상 표시 장치에서는, 이 발광 소자와 함께, 예컨대, 아모르파스ㆍ실리콘이나 다결정 실리콘 등으로 형성된 박막 트랜지스터(Thin Film Transistor : 이하 「TFT」라 부름) 등이 각 화소를 구성하고 있으며, 이 TFT의 제어에 의해 발광 소자에는 적절한 전류값이 설정되어, 각 화소의 휘도, 색상, 혹은 채도 등이 적절히 제어된다.
그런데, 아모르파스ㆍ실리콘으로 형성된 TFT(이하 「aSi－TFT」라 부름)는, 사용 경과와 함께 게이트 임계값이 상승하여 동작 조건이 변화하는 것이 알려져 있다. 이 현상은, aSi－TFT의 “Vth 시프트”, 또는 “열화”라 불리고 있다. 또한, aSi－TFT는, 그 용도나, 동작 조건 등에 따라 그 열화의 진행이 크게 변화하는 것도 알려져 있다.
예컨대, 액정 디스플레이와 같이 aSi－TFT를 스위치로서 사용하여, 극히 단시간만 펄스 형상의 전류가 흐르는 것과 같은 용도의 경우에는 열화의 진행이 느리고, 한편, 유기 발광 소자와 같이, 큰 정상 전류를 흘리는 것 같은 용도라면 열화의 진행이 빠르다.
aSi－TFT의 열화는, 화상에 대하여 두 가지 악영향을 미친다. 그 하나는, 열화가 화소마다 따로따로 진행됨으로써 화상의 균일성이 악화되는 것이며, 또 하나는, 열화가 크게 진행되어 화소가 응답하지 않게 되며, 수명이 다하는 것에 있다.
한편, Vth 보정이라 불리는 회로 기술이 있으며, 이 기술은 aSi－TFT의 Vth 시프트를 회로적으로 추출하고, 이것에 비디오 신호를 중첩함으로써, Vth의 열화에 상관없이 균일한 화상을 얻는 기술이다. Vth 보정을 행하면 Vth의 편차의 영향을 1／5∼1／10정도로 압축할 수 있다고 말할 수 있다.
또, Vth 보정을 행하는 종래 기술로서, 예컨대, 이하에 나타내는 비특허문헌 1 등이 있다. 이 비특허문헌 1에서는, 4개의 TFT와 4개의 제어선을 이용한 화상 표시 장치에 의한 Vth 보정 기술이 개시되어 있다.
(비특허문헌 1) S. Ono et al., Proceedings of IDW ′03,255(2003)
(발명이 해결하고자 하는 과제)
그러나, Vth의 보정 범위에는 한계가 있으며, Vth의 변화가 보정 범위를 넘어 진행하면 Vth 보정을 하는 것이 매우 곤란해진다고 하는 문제점이 있었다.
예컨대, 도 13은 aSi－TFT의 게이트ㆍ소스간 전압에 대한 전류 특성이, 스트레스에 따라 변동하는 일례를 나타내는 도면이다. 동 도면에서, 각 곡선이 가로축과 교차하는 점이 aSi－TFT의 임계값 전압(Vth)이 된다. 동 도면에 나타내는 바와 같이, 인가 스트레스가 되는 정의 바이어스 전압(aSi－TFT를 온(ON)시키기 위한 바이어스 전압)을 aSi－TFT의 게이트에 인가하기를 계속함으로써, aSi－TFT의 전류 특성이 가장 왼쪽의 곡선(초기 특성)으로부터, 우측을 향하여 시프트하고 있다.
예컨대, 우측으로부터 2번째 곡선의 Vth는 약 10V인데 대하여 가장 우측의 곡선에서는 Vth가 약 15V이며, 그 차는 약 5V로, 구동 소자의 임계값 전압의 시프트가 급속하게 진전하고 있는 것을 알 수 있다. 따라서, 이러한 구동 소자의 임계값 전압의 시프트가 급속하게 진전하는 영역에서는, Vth의 보정을 행하는 것에는 한계가 있으며, Vth의 보정 범위에는 자연히 한계가 있었다.
또한, 상술한 바와 같은 구동 소자의 임계값 전압의 시프트가 급속하게 진전하는 영역에 이르러 있지 않은 경우라도, 구동 소자의 임계값 전압의 시프트가 화소마다 따로따로 진행하는 때에는, 각 화소에서 적절한 Vth 보정을 하는 것이 매우 곤란해진다고 하는 문제점이 있었다.
본 발명은, 상술한 과제를 해결하기 위해서 행해진 것이며, 구동 소자의 임계값 전압의 시프트량을 감소시킴으로써, 신뢰성을 향상시킨 화상 표시 장치를 제공하는 것을 목적으로 한다. 또한, 구동 소자의 임계값 전압의 시프트량을 화소마다 균일화함으로써 화상의 균일성이 개선된 화상 표시 장치 및 화상 표시 장치를 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
상술한 과제를 해결하고, 목적을 달성하기 위한, 본 발명의 청구항 1에 기재된 화상 표시 장치에서는, 통전에 의해 발광하는 발광 소자와, 상기 발광 소자에 직렬 접속되어, 이 발광 소자를 발광 제어하는 구동 소자를 구비하고, 상기 발광 소자의 비발광시에 상기 구동 소자에 역바이어스를 인가하는 것을 특징으로 한다.
또한, 본 발명의 청구항 2에 기재된 화상 표시 장치에서는, 상기 구동 소자는, 프레임 주기마다 역바이어스가 인가되는 것을 특징으로 한다.
또한, 본 발명의 청구항 3에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가되는 역바이어스 전압이, 프레임 주기마다 적어도 1msec 이상 인가되는 것을 특징으로 한다.
또한, 본 발명의 청구항 4에 기재된 화상 표시 장치에서는, 상기 구동 소자에 역바이어스를 인가하는 시간이, 프레임 주기의 5％ 이상인 것을 특징으로 한다.
또한, 본 발명의 청구항 5에 기재된 화상 표시 장치에서는, 상기 구동 소자에 역바이어스를 인가하는 시간이, 상기 발광 소자의 프레임 주기마다의 발광 시간의 평균치인 평균 발광 시간의 50％ 이상인 것을 특징으로 한다.
또한, 본 발명의 청구항 6에 기재된 화상 표시 장치에서는, 상기 발광 소자가 복수의 발광 소자로 이루어지며, 이 복수의 발광 소자의 모두가 비발광시에, 상기 구동 소자에 역바이어스를 인가하는 것을 특징으로 한다.
또한, 본 발명의 청구항 7에 기재된 화상 표시 장치에서는, 장치의 비사용시에 상기 구동 소자에 역바이어스를 인가하는 것을 특징으로 한다.
또한, 본 발명의 청구항 8에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가하는 역바이어스 전압의 절대값이 1V 이상인 것을 특징으로 한다.
또한, 본 발명의 청구항 9에 기재된 화상 표시 장치에서는, 상기 구동 소자에 역바이어스를 인가하는 시간은, 적어도 프레임 주기의 시간 이상인 것을 특징으로 한다.
또한, 본 발명의 청구항 10에 기재된 화상 표시 장치에서는, 상기 구동 소자에 역바이어스를 인가하는 시간은, 장치의 사용 시간의 20％ 이하인 것을 특징으로 한다.
또한, 본 발명의 청구항 11에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가되는 역바이어스의 전압 파형이, 소정의 주기를 갖는 파형인 것을 특징으로 한다.
또한, 본 발명의 청구항 12에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가되는 역바이어스의 전압 파형은, 감쇠파인 것을 특징으로 한다.
또한, 본 발명의 청구항 13에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가되는 역바이어스에 의해 이 구동 소자의 인가 전극간에 발생하는 전계 강도가, 1㎹／㎝ 이하인 것을 특징으로 한다.
또한, 본 발명의 청구항 14에 기재된 화상 표시 장치에서는, 상기 발광 소자가 복수의 발광 소자로 이루어지며, 상기 구동 소자에 인가되는 역바이어스 전압이, 모든 구동 소자에 대하여 대략 같은 것을 특징으로 한다.
또한, 본 발명의 청구항 15에 기재된 화상 표시 장치에서는, 상기 구동 소자에 인가되는 역바이어스는, 상기 구동 소자가 n형 트랜지스터인 경우, 상기 구동 소자의 소스 전극에 대한 게이트 전극의 전압은 트랜지스터의 임계값 전압보다 낮고, 상기 구동 소자가 p형 트랜지스터인 경우, 상기 구동 소자의 소스 전극에 대한 게이트 전극의 전압은 트랜지스터의 임계값 전압보다 높은 것을 특징으로 한다.
또한, 본 발명의 청구항 16에 기재된 화상 표시 장치에서는, 통전에 의해 발광하는 발광 소자와, 상기 발광 소자에 접속되어, 이 발광 소자를 구동하는 구동 소자와, 상기 발광 소자의 비발광시에 상기 구동 소자에 대하여 역바이어스를 인가하는 제어 수단을 갖는 것을 특징으로 한다.
또한, 본 발명의 청구항 17에 기재된 화상 표시 장치의 구동 방법에서는, 발광 소자를 발광시키는 단계와, 발광 소자의 비발광시에, 구동 소자에 대하여 역바이어스를 인가하는 단계를 구비한 것을 특징으로 한다.
또한, 본 발명의 청구항 18에 기재된 화상 표시 장치의 구동 방법에서는, 상기 구동 소자에 인가되는 역바이어스 전압이 프레임 주기마다 인가되는 것을 특징으로 한다.
또한, 본 발명의 청구항 19에 기재된 전자 기기의 구동 방법에서는, 상기 화상 표시 장치에 대하여 전원 OFF 정보를 입력하는 단계와, 상기 전원 OFF 정보의 입력 후에, 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계와, 상기 구동 소자에 대한 역바이어스의 인가 후에, 상기 화상 표시 장치의 전원이 OFF가 되는 단계를 갖는다.
또한, 본 발명의 청구항 20에 기재된 전자 기기의 구동 방법에서는, 상기 화상 표시 장치에 대하여 전원 ON 정보를 입력하는 단계와, 상기 전원 ON 정보의 입력 후에, 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계와, 상기 구동 소자에 대한 역바이어스의 인가 후에, 상기 화상 표시 장치의 화상 표시가 행해지는 단계를 갖는다.
또한, 본 발명의 청구항 21에 기재된 전자 기기의 구동 방법에서는, 상기 화상 표시 장치에 의해 구성되는 표시 화면을 대기 상태로 하는 단계와, 상기 표시 화면이 대기 상태 중에 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계를 갖는다.
(발명의 효과)
본 발명에 의하면, 구동 소자의 임계값 전압의 시프트량을 감소시키고, 장기간에 걸쳐 임계값 전압의 보상을 용이하게 행할 수 있어, 화상 표시 장치의 화질의 신뢰성을 향상시킬 수 있다. 또한, 본 발명에 의하면, 각 화소에서의 구동 소자의 임계값 전압의 시프트량의 편차를 억제할 수 있으므로, 화질의 균일화를 개선할 수도 있다.
도 1은 본 발명에 따른 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성예를 나타내는 도면,
도 2는 발광ㆍ비발광 제어된 유기 발광 소자의 구동 파형의 일례를 나타내는 도면,
도 3은 TFT의 Vgs의 변화에 대한 Ids 및 (Ids)1／2의 특성을 나타내는 그래프,
도 4는 본 발명에 따른 도 1과는 다른 화소 회로의 구성예를 나타내는 도면,
도 5는 본 발명에 따른 도 1, 2와는 다른 화소 회로의 구성예를 나타내는 도면,
도 6은 본 발명에 따른 도 1∼도 3과는 다른 화소 회로의 구성예를 나타내는 도면,
도 7은 도 1에 나타내는 화상 회로에서 구동 소자(Q1)에 역바이어스를 인가하지 않는 경우의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(연속 점등, 역바이어스 : 비인가)를 나타내는 도면,
도 8은 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(점등 : 10분, 비점등 : 20분, 비점등시 : 역바이어스(－1V) 인가)를 나타내는 도면,
도 9는 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(점등 : 10분, 비점등 : 20분, 비점등시 : 역바이어스(－5V) 인가)를 나타내는 도면,
도 10은 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(주간 16시간(점등 : 3분, 비점등 : 17분), 야간 8시간(비점등), 역바이어스 : 비인가)를 나타내는 도면,
도 11은 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(주간 16시간(점등 : 3분, 비점등 : 17분), 야간 8시간(비점등), 비점등시(최초 1시간 : 역바이어스(－5V) 인가, 기타 : 역바이어스 비인가)를 나타내는 도면,
도 12는 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계(점등 : 3분, 비점등 : 17분, 비점등시(최초 5분간 : 역바이어스(－5V) 인가))를 나타내는 도면,
도 13은 aSi－TFT의 게이트 소스간 전압에 대한 전류 특성이, 스트레스에 의해 변동하는 일례를 나타내는 도면,
도 14는 본 발명의 한 실시 형태에 따른 전자 기기의 구동 방법을 설명하기 위한 흐름도,
도 15는 본 발명의 다른 실시 형태에 따른 전자 기기의 구동 방법을 설명하기 위한 흐름도,
도 16은 본 발명의 다른 실시 형태에 따른 전자 기기의 구동 방법을 설명하기 위한 흐름도,
도 17은 실시예 4에 따른 화상 표시 장치를 구성하는 화소 회로의 회로도,
도 18은 도 17의 화상 표시 장치의 동작을 설명하는 타임 차트이다.
도면의 주요 부분에 대한 부호의 설명
D1, D2, D3, D4 : 발광 소자 Q1, Q2, Q3a, Q4 : 구동 소자
Q3b : 스위칭 소자 Qth : 스위칭 트랜지스터
U1, U2, U3, U4 : 컨트롤러
＜화상 표시 장치＞
종래 기술에서는, 구동 소자의 Vth 시프트에 기인하여, 사용 경과와 함께 구동 소자의 열화가 급속하게 진전한다고 하는 문제점과, 열화의 정도가 화소마다 따로따로 진행하여 화상의 균일성이 악화된다고 하는 문제점이 있었다. 본원 발명자는, 화상 표시 장치에서의 발광 소자 및 구동 소자의 동작을 상세히 분석함으로써, 이들 문제점을 해결하는 본 발명을 이끌어 내기에 이른 것이다.
이하, 도면을 참조하여, 본 발명에 따른 화상 표시 장치의 실시의 형태 및 실시예를 도면에 근거하여 상세히 설명한다. 또, 이하의 실시의 형태 및 실시예에 의해 본 발명이 한정되는 것은 아니다.
본 실시 형태에서의 화상 표시 장치는, 복수의 화소가 매트릭스 형상으로 배치되어 있으며, 각 화소에 발광 소자 및 구동 소자가 배치되어 있다.
도 1은 본 발명에 따른 화상 표시 장치의 1화소에 대응하는 화소 회로의 구성예를 나타내는 도면이다. 동 도면에 나타내는 화소 회로는, 특히, 구동 소자(Q1)의 동작을 중심으로 설명하기 위한 도면이며, 간략화한 회로 구성으로서 나타내고 있다.
도 1에 나타내는 화소 회로는, 발광 소자(D1)와, 발광 소자(D1)에 직렬로 접속되는 구동 소자(Q1)와, 구동 소자(Q1)를 제어하는 컨트롤러(U1)를 구비하고 있다. 발광 소자(D1)는, 예컨대, 유기 발광 소자이며, 자신의 양극(anode) 단자가 인가 전압의 고압측의 단자(이하 「VP 단자」라고 함)에 접속되고, 자신의 음극(cathode) 단자가 예컨대, aSi－TFT인 구동 소자(Q1)의 드레인 단자측에 접속되어 있다. 한편, 구동 소자(Q1)의 소스 단자측은 인가 전압의 저압측의 단자(이하 「VN 단자」라고 함)에 접속되고, 또한 게이트 단자측은 컨트롤러(U1)의 출력단에 접속되어 있다. 컨트롤러(U1)는, 구동 소자(Q1)의 게이트 전압을 제어하고, 구동 소자(Q1)에 역바이어스를 인가하기 위한 제어 수단이며, 예컨대, 단수 또는 복수의 TFT나, 콘덴서 등의 용량 소자, TFT를 제어하는 제어선 등으로 구성된다. 또, 동 도면에 나타내는 접속 구성은, 발광 소자(D1)를 구동 소자(Q1)의 드레인측에 접속하고, 또한 구동 소자(Q1)의 게이트 단자를 제어하는 「전압 제어형」의 구성이며, 특히 「게이트ㆍ컨트롤／드레인ㆍ드라이브」라 불리고 있다.
다음으로, 도 1에 나타내는 화소 회로의 동작에 대하여 설명한다. 발광 소 자를 갖는 화소 회로에서는, 일반적으로, 준비 기간, 임계값 전압 검출 기간, 기록 기간 및 발광 기간이라고 하는 4개의 기간을 거쳐 동작한다.
우선, 준비 기간에서는, 발광 소자(D1)(보다 상세하게는 발광 소자(D1) 자신이 갖는 기생 용량)에 소정의 전하가 축적된다. 이 준비 기간에 발광 소자(D1)에 전하를 축적하는 이유는, 구동 소자(Q1)의 임계값 전압 검출시에, 구동 소자(Q1)의 드레인－소스간 전류가 0이 될 때까지 전류를 공급하기 위해서이다.
다음으로, 임계값 전압 검출 기간에서는, VP 단자와 VN 단자가 대략 같은 전위로 설정되고, 이 때에 발생하는 구동 소자(Q1)의 게이트－소스간 전압인 Vth가 검출되어, 도시를 생략한 용량 소자 등에 기억／유지된다. 또, 이 용량 소자에 임계값 전압이 기억／유지되는 동작은, 준비 기간에 발광 소자(D1)에 축적한 전하를 이용하여 행해진다.
또한, 기록 기간에서는, 임계값 전압 검출 기간에서 검출된 Vth에 데이터 신호가 중첩된 소정 전압이 도시를 생략한 용량 소자 등에 기억／유지된다.
최후로, 발광 기간에서는, 기록 기간에서 기억／유지된 소정 전압이 구동 소자(Q1)에 인가되어, 발광 소자(D1)가 발광 제어된다.
컨트롤러(U1)는, 이들 일련의 동작을 소정의 시퀀스에 근거하여 발광 소자(D1)에 흐르는 전류를 제어한다. 이 제어에 의해, 화상 표시 장치의 각 화소의 휘도(계조), 색상 및 채도 등이 적절한 값으로 설정된다.
다음으로, 본 발명에 따른 컨트롤러(U1)의 제어 동작에 대하여 설명한다. 우선, 컨트롤러(U1)는, 발광 소자(D1)의 비발광시에 구동 소자(Q1)에 역바이어스를 인가하도록 제어한다. 또, 이 제어는, 프레임 주기마다 행하여도 좋다. 또한, 화상 표시 장치의 비사용시에 역바이어스를 인가하더라도 좋다.
여기서, 프레임 주기란, 화상 표시 장치의 디스플레이에 표시되는 화상을 다시 쓰기(rewrite)하는 주기로서 정의된다. 예컨대, 60㎐에서 구동되는 디스플레이라면, 1프레임 주기가 16.67㎳가 된다. 일반적으로, 이 16.67㎳의 1프레임 주기 동안에, 계조 레벨에 따라 결정된 구동 전압에 근거하여 유기 발광 소자가 발광한다고 하는 시퀀스가 반복된다.
도 2는 발광ㆍ비발광 제어된 유기 발광 소자의 구동 파형의 일례를 나타내는 도면이다. 동 도면에서, Vgs는, 구동 트랜지스터의 게이트ㆍ소스간 전위차(게이트ㆍ소스간 전압)이며, Voled는, 유기 발광 소자의 양극ㆍ음극간 전위차이다. 동 도면에 나타내는 바와 같이, 유기 발광 소자는 16.67㎳(60㎐)의 주기로 구동되고, 또한 이 주기로 비발광ㆍ발광의 동작이 반복하여 행해진다.
또한, 상기한 화상 표시 장치의 비사용시란, 화상 데이터가 각 화소 회로에 공급되지 않고, 모든 발광 소자에 통전이 행해지고 있지 않은 상태를 의미하는 것이다.
또한, 상기한 역바이어스란, 구동 소자(Q1)가 N형 트랜지스터인 경우에는, 일반적으로 트랜지스터의 게이트ㆍ소스간 전압 Vgs(Vgs＝Vg(게이트 전위)－Vs(소스 전위))가 트랜지스터의 임계값 전압 Vth보다 낮은 것을 의미한다.
또한, 구동 소자(Q1)가 P형 트랜지스터인 경우, 일반적으로 트랜지스터의 게이트ㆍ소스간 전압 Vgs(정의는 N형 트랜지스터의 경우와 마찬가지)가 트랜지스터의 임계값 전압보다 높은 것을 의미한다.
예컨대, N형 트랜지스터의 경우에, 임계값 전압 Vth가 2V, 게이트 전위 Vg가－3V, 드레인 전위 Vd가 10V, 소스 전위 Vs가 0V이면, Vgs＝Vg－Vs＝－3V이며, Vgs＜Vth이므로, 역바이어스에 상당한다. 또, 역바이어스 전압의 값 자체는 Vgs의 값으로 나타낼 수 있다.
상기한 역바이어스의 정의에 의하면, 구동 소자(Q1)에 인가되는 전압이 역바이어스인지 여부는 임계값 전압 Vth의 값이 중요해진다. 그래서, TFT로 구성되는 구동 소자(Q1)의 임계값 전압 Vth를 구하는 방법에 대하여, N형 트랜지스터를 예로 들어, 이하에 설명한다.
상술한 표기와 같이, TFT의 게이트ㆍ소스간 전압을 Vgs, 드레인ㆍ소스간 전압을 Vds(Vds＝Vd(드레인 전위)－Vs(소스 전위)), 임계값 전압을 Vth로 한다. 또한, TFT에 흐르는 드레인ㆍ소스간 전류를 Ids로 나타낸다. 이 때, 이 Ids는, 포화 영역 및 선형 영역의 각각에서, 이하에 나타내는 식으로 근사된다.
⒜ Vgs－Vth＜Vds(포화 영역)일 때
Figure 112007047192576-pct00001
⒝ Vgs－Vth≥Vds(선형 영역)일 때
Figure 112007047192576-pct00002
여기서, 식 ⑴ 및 식 ⑵에 나타내는 β는 TFT의 특성 계수이며, TFT의 채널폭(이하 W : 단위 ㎝), 채널 길이(L : 단위 ㎝), 절연막의 단위 면적당 용량(이하 Cox : 단위 F／㎠), 이동도(mobility)(이하 μ : 단위 ㎠／Vs)라 정의한 때에, 다 음 식과 같이 나타낼 수 있다.
Figure 112007047192576-pct00003
여기서는 포화 영역에 대하여 생각한다. 식 ⑴에서, Ids의 제곱근을 취하면, 다음 식과 같이 나타낼 수 있다.
Figure 112007047192576-pct00004
식 ⑷에 나타내는 바와 같이, (Ids)1／2는 (Vgs－Vth)에 비례한다. 즉, TFT의 드레인 전류 Ids의 제곱근이 게이트 전압(Vgs)에 대하여 선형인 것을 의미한다. 또한, 식 ⑷로부터 명백하듯이, (Ids)1／2＝0이 되는 Vgs가 Vth와 같아진다. 이 관계를 이용하여, TFT의 Vth를 정의하는 것이, 일반적으로 이용되는 수법이며, 본 발명에서도, 이 수법을 이용하여 TFT의 Vth를 산출할 수 있다.
도 3은 TFT의 Vgs의 변화에 대한 Ids 및 (Ids)1／2의 특성을 나타내는 그래프이다. 동 도면에 나타내는 그래프는, TFT에서, Vds를 10V(고정)로 하고, Vgs를－10V로부터 15V까지 변동시켰을 때의 Ids와 (Ids)1／2를 플롯한 일례이다. 세로축의 좌측은 드레인 전류 Ids를 대수(對數) 플롯한 것이며, 세로축의 우측은 드레인 전류의 제곱근 (Ids)1／2를 선형 플롯한 것이다. 동 도면에 나타내는 바와 같이, TFT가 온 동작하는 포화 영역 중의 Vgs＝3∼10V의 범위 내에서, (Ids)1／2의 직선성이 유지되고 있다.
또, 일반적인, 아모르파스ㆍ실리콘의 n형 TFT라면, Vth는 5V 이하이다. 이와 관련하여, 도 3을 이용하여 Vth를 구하면 다음과 같이 산출할 수 있다. 동 도면의 (Ids)1／2 특성 곡선상의 ‘○’로 표시된 점에서는, Vgs＝6V 및 8V이며, 이들 2점을 지나는 직선의 X절편은, 식 ⑷에서의 (Ids)1／2＝0, 다시 말해, (Vgs－Vth)＝0이 될 때의 Vgs가 되므로, 이 X절편이 TFT의 임계값 전압 Vth가 된다. 동 도면에 나타내는 그래프로부터 읽어내면, Vth＝2.13V가 된다.
다음으로, 구동 소자(Q1)에 역바이어스를 인가할 때의 인가 시간에 대하여 설명한다. 보다 구체적인 수치로 나타내면, 프레임 주기 내에서, 구동 소자(Q1)에 역바이어스를 인가할 때의 인가 시간은, 프레임 주기의 5％ 이상인 것이 적합하며, 또한, 프레임 주기의 10％ 이상이라면 보다 바람직하다. 이 이유는, 다음과 같다.
예컨대, 화상 표시 장치는, 상술한 바와 같이 1프레임 주기가 60㎐로 스캔되는 것이 일반적이며, 프레임 주기는 1／60s＝16.67㎳가 된다. 한편, 발광 소자가 상술한 발광 기간에서 발광하는 시간의 평균치(프레임 주기 내 평균 발광 시간)는, 5㎳ 정도이다. 이것은 프레임 주기의 약 30％에 대응한다. 구동 소자 열화의 억제에는, 역바이어스의 인가 시간을 발광 기간(다시 말해, 구동 소자에 정바이어스가 인가되어 있는 기간)의 약 1／10(1㎳) 이상으로 설정하면 충분히 효과가 있는 것을 알 수 있다. 다시 말해, 프레임 주기의 5％의 역바이어스 인가로도 열화 방지 효과를 얻을 수 있다. 역바이어스의 인가 시간은 발광 시간에 가까울수록 열화 억제 효과가 있으므로, 역바이어스의 인가 시간은 프레임 주기의 10％ 이상이라면 더욱 적합하다. 또, 역바이어스의 인가 시간은, 1㎳ 이하이더라도 0.1㎳ 이상이라면 효과가 있다.
그런데, 프레임 주기 내에서 역바이어스를 인가한다고 하는 것은, 조기의 단계로 구동 소자의 Vth 시프트를 되돌린다고 하는 작용도 있다. 예컨대, 도 13에 나타내는 aSi－TFT의 게이트ㆍ소스간 전압에 대한 전류 특성에서는, Vth 시프트가 인가 스트레스의 축적에 의해 급속하게 열화하는 현상이 나타나고 있다. 다시 말해, 조기의 단계로 Vth 시프트를 수정하는 것은, 인가 스트레스를 축적시키지 않는다고 하는 효과가 있다. 따라서, 발광 소자의 발광 시간에 상당하는 프레임 주기의 10％ 정도(프레임 주기 내 평균 발광 시간) 이하의 시간이더라도, Vth 시프트를 수정한다고 하는 효과가 있으며, 이러한 효과를 기대하는 경우에는, 예컨대, 프레임 주기의 5％ 정도(프레임 주기 내 평균 발광 시간의 50％ 정도)로 설정하더라도 좋다.
상술한 사고 방식과는 달리, 예컨대, 모든 발광 소자의 비발광시(프레임 전체가 비발광일 때를 포함하는, 예컨대, 화상 표시 장치의 비사용시)에, 구동 소자에 역바이어스를 인가할 수도 있다. 이 경우의 이점은, 역바이어스를 인가하는 시간을 집중적으로 또한 확실하게 확보할 수 있는 점에 있다. 예컨대, 프레임 주기 내의 소정의 시간에 역바이어스를 인가하는 경우에는, 역바이어스가 인가 가능한 여유 시간을 확보할 필요가 있으며, 화소 회로의 구성이 복잡하게 됨에 따라, 이 여유 시간의 확보가 곤란해진다.
한편, 화상 표시 장치의 비사용시에 역바이어스를 인가하는 경우에는, 이러 한 문제점이 발생하지 않고, 반대로, 역바이어스의 인가 시간을 보다 많이 확보할 수 있으므로, Vth 시프트의 수정 효과를 증대시킬 수 있다. 예컨대, 구동 소자에 인가되는 역바이어스의 인가 시간을 프레임 주기 이상의 시간 인가할 수 있다.
한편, 모든 발광 소자의 비발광시(예컨대, 화상 표시 장치의 비사용시)에 구동 소자에 역바이어스를 인가하는 경우에서는, 소비 전력의 관점에서 볼 때, 인가 시간을 극단적으로 길게 하는 것은 상책이 아니다. 구체적으로, 구동 소자에 역바이어스를 인가하는 시간은, 적어도 프레임 주기의 시간 이상인 것이 바람직하고, 또한 장치의 사용 시간의 20％ 이하인 것이 바람직하다. 또한 역바이어스의 인가 시간은 30∼60초 정도라도 충분히 효과가 있다.
또한, 지금까지, 화소 회로가 있는 하나의 발광 소자 혹은 이 발광 소자에 접속되는 TFT에 착안하여 설명하여 왔지만, 화소 회로를 구성하는 복수의 구동 소자에 인가되는 역바이어스 전압이, 모든 구동 소자에 대하여 대략 같아지도록 설정함으로써, 역바이어스를 각 구동 소자에 인가하는 동작 제어를 간략화할 수 있다. 또한 화소간에서 구동 소자의 임계값 전압의 시프트량을 균일화할 수 있어, 화질의 균일화를 이룰 수 있다. 또, 구동 소자에 인가되는 역바이어스 전압의 화소간에서의 편차의 범위는 바람직하게는 ±0.5V, 보다 바람직하게는 ±0.3V, 더욱 바람직하게는 ±0.1V 이내이다.
이하에 설명하는 실시예 1∼3에서는 모두 구동 소자가 N형 트랜지스터인 경우에 대하여 설명한다.
(실시예 1)
도 7은 도 1에 나타내는 화상 회로에서 구동 소자(Q1)에 역바이어스를 인가하지 않는 경우의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트 ΔV의 관계를 나타내는 도면이며, 도 8 및 도 9는 도 1에 나타내는 화소 회로에서의 구동 소자(Q1)에 역바이어스를 인가한 경우의 구동 소자(Q1)의 점등 시간과 임계값 전압 시프트의 관계를 나타내는 도면이다. 또, 도 8 및 도 9는 점등 시간 10분, 비점등 시간 20분의 반복으로 가동하며, 특히, 도 8은 역바이어스 전압이 “－1V”인 경우를 나타내고, 도 9는 역바이어스 전압이 “－5V”인 경우를 나타내고 있다.
도 7에 나타내는 바와 같이, 역바이어스를 인가하지 않는 경우에는, 약 60시간의 연속 가동으로 0.8V 정도의 임계값 전압 시프트가 관측되고 있다. 한편, 도 8에서는, 임계값 전압 시프트는 0.45V 정도로 감소되어, 역바이어스 인가의 효과가 나타나고 있다. 한편, 임계값 전압 시프트의 편차는 약간 증대하고 있으며, 0바이어스 부근의 전압의 경우에는, 다소의 편차가 발생하는 경향이 있는 것을 알 수 있다. 그러나, 임계값 전압 시프트의 최악값이 0.54V 정도이며,－1V 정도의 낮은 역바이어스 전압이더라도, 임계값 전압 시프트를 감소시키는 효과가 존재하는 것이 명백하다.
이와는 반대로, 도 9에서는, 임계값 전압 시프트의 편차는 작고, 또한, 자신의 크기도 완만히 감소하고 있다. 이 후반의 사실은, 역바이어스의 인가 전압의 크기에 따라서는, 임계값 전압의 열화를 방지하는 효과에 부가하여, 임계값 전압의 열화를 회복시키는 효과도 있는 것을 추측할 수 있다. 또, 후술하는 실시예 2의 결과와 비교하면 명백해지지만, 역바이어스를 인가하는 주기를 짧게 한 쪽이, 임계값 전압의 열화를 회복시키는 효과가 높아진다.
또, 역바이어스를 인가함으로써, 임계값 전압 시프트가 억제되는 요인으로서는, aSi－TFT의 경우, 이하의 두 가지를 생각할 수 있다.
1. a－Si:H로 이루어지는 채널층은 열적으로 불안정한 상태가 되기 쉽지만, 이 불안정한 상태가 역바이어스를 인가함으로써 안정화된다.
2. SiN 등으로 이루어지는 게이트 절연막에 보충된 전하가, 역바이어스를 인가함으로써 제거된다.
이 중, 1.에 대해서는, 230℃에서 어닐(anneal)함으로써 임계값 전압 시프트가 억제되는 현상이 확인되고 있다. 이 현상은, 임계값 전압 시프트의 억제가 채널층의 열적으로 불안정 상태가 안정화된 결과인 것을 나타내는 것으로 생각할 수 있다.
(실시예 2)
도 10 및 도 11은 각각 도 7 또는 도 9와 동일한 위치 설정의 특성을 나타내는 도면이다. 단, 도 10에 나타내는 특성은, 점등 시간 3분, 비점등 시간 17분의 반복으로, 주간 16시간 계속 사용하고, 야간 8시간은 비점등으로 하며, 또한, 야간의 비점등시에 단순히 구동 소자의 게이트ㆍ소스ㆍ드레인의 전압을 개방한 경우를 나타내고 있다. 한편, 도 11은 점등 시간 3분, 비점등 시간 17분의 반복으로, 주간 16시간 계속 사용하고, 야간 8시간은 비점등으로 하며, 또한, 야간의 비점등시 에 드레인－소스간 전압을 같은 전위로 유지하고, 또한 비점등시의 초기 1시간만 게이트－소스간 전압으로 －5V의 역바이어스를 인가하고, 그 밖의 시간대는 0V를 유지한 경우를 나타내고 있다.
도 10에 나타내는 바와 같이, 야간의 비점등시에 단순히 구동 소자의 게이트ㆍ소스ㆍ드레인의 전압을 개방한 경우에는, 임계값 전압 시프트는 선형적으로 증가하고 있으며, 임계값 전압의 열화가 관측된다. 또한, 도 7에 나타내는 연속 점등의 경우와 비교한 경우에, 임계값 전압 시프트의 편차가 극단적으로 커지고 있는 것을 알 수 있다. 이것은, 점등과 비점등을 반복하는 현실적인 운용에서는, 임계값 전압 시프트의 편차가 커지는 것으로 추측된다.
한편, 도 11에 나타내는 바와 같이, 야간의 비점등시의 초기 1시간만 게이트－소스간 전압으로 －5V의 역바이어스를 인가한 경우에는, 임계값 전압 시프트의 증가율이 감소하고, 또한 임계값 전압 시프트의 편차도 작아지고 있다. 이것은, 비교적 장시간 운용한 경우이더라도, 가동 후의 비가동 시간에, 소정의 역바이어스를 인가함으로써, 임계값 전압의 열화를 개선할 수 있는 것을 알 수 있다. 또한, 이러한 경우, 역바이어스의 인가 시간이 가동 시간에 비하여 극단적으로 적은 경우이더라도, 소정의 개선 효과를 얻을 수 있는 것을 알 수 있다.
(실시예 3)
도 12는 점등 시간 3분, 비점등 시간 17분의 반복으로 동작시켜, 비점등시의 초기 5분간만 게이트－소스간에 －5V의 역바이어스를 인가한 경우의 특성을 나타내 는 도면이다. 동 도면에 나타내는 바와 같이, 비점등시의 17분 중, 최초 5분간만의 역바이어스 인가라도, 임계값 전압의 시간에 따른 열화를 방지할 수 있는 것을 알 수 있다.
또, 도 12에 나타내는 특성과 도 9에 나타내는 특성을 비교하면, 같은 －5V의 역바이어스 전압이더라도, 역바이어스의 인가 시간이 긴 도 9(도 9 : 20분간, 도 12 : 5분간) 쪽이, 임계값 전압 시프트의 편차가 작아지고 있다. 또한, 도 11에 나타내는 특성과 도 9에 나타내는 특성을 비교하면, 역바이어스의 연속 인가 시간이 짧은 도 9(도 9 : 연속 20분간, 도 11 : 연속 1시간) 쪽이, 임계값 전압 시프트의 편차가 작아지고 있다. 이것으로부터, 임계값 전압 시프트의 편차를 효과적으로 작게 하기 위해서는, 소비 전력의 관점도 더불어 고려하여, 구동 소자에 인가하는 역바이어스 전압의 파형을 단속적으로 변화시키는 것도 할 수 있다.
예컨대, 구동 소자에 인가하는 역바이어스의 전압 파형을 역바이어스가 되는 소정 전압을 중심으로 하는 감쇠 정현파로 할 수 있다. 이 경우에는, 구동 소자에 대한 역바이어스의 정도를 서서히 완화해 갈 수 있어, 소비 전력을 감소시키면서, 구동 소자의 열화와 구동 소자의 열화의 편차를 효과적으로 감소시킬 수 있다. 또한, 역바이어스가 되는 소정 전압이나, 정현파의 진폭을 적합한 값으로 설정함으로써, 역바이어스의 인가를 단속적으로 행할 수도 있다.
또한, 예컨대, 구동 소자에 인가하는 역바이어스의 전압 파형을 역바이어스가 되는 소정 전압을 중심으로 하는 구형파(矩形波)로 할 수도 있다. 이 경우에도, 상기 감쇠 정현파의 경우와 마찬가지의 효과를 얻을 수 있다. 또한 감쇠 정현 파, 구형파 이외에도 정현파, 삼각파 등, 소정의 주기를 갖고 변화되는 파형이더라도 좋다.
그런데, 상술한 설명 중에서는, 구동 소자에 인가하는 역바이어스 전압의 상한(절대값)에 대해서는, 특별히 언급하고 있지 않았다. 그래서, 다음으로, 구동 소자에 인가하는 역바이어스 전압의 상한(절대값)에 대하여 설명한다. 이 역바이어스 전압의 절대값 상한으로서, 예컨대, 구동 소자에 인가되는 역바이어스에 의해 이 구동 소자의 인가 전극간에 발생하는 전계 강도가, 1㎹／㎝ 이하가 되는 값으로 설정할 수 있다. 이 1㎹／㎝라고 하는 전계 강도에서는, 예컨대, 게이트 절연막의 두께가 4000Å 정도인 일반적인 aSi－TFT의 경우, 이 절연막에 －40V 정도의 역바이어스가 인가되게 된다. 일반적인 aSi－TFT라면, －40V 이상의 전압이 인가된 경우에는 절연막이 파괴될 가능성이 있다. 따라서, 구동 소자에 인가되는 역바이어스에 의해 이 구동 소자의 인가 전극간에 발생하는 전계 강도를 1㎹／㎝ 이하로 설정함으로써, 화상 표시 장치의 TFT로서 일반적으로 이용되는 aSi－TFT의 위험 영역을 회피할 수 있다.
또한, 예컨대, 구동 소자에 인가되는 역바이어스에 의해 이 구동 소자의 인가 전극간에 발생하는 전계 강도가, 0.1㎹／㎝ 이하가 되는 값으로 설정할 수도 있다. 이 경우에는, 상술한 aSi－TFT 이외의 다른 TFT에 대해서도, 현실적인 사용 범위의 값으로서 폭넓게 적용할 수 있다.
(실시예 4)
도 17은 본 발명의 실시 형태 1에 따른 화상 표시 장치를 구성하는 화소 회로의 회로도이며, 본 실시예 4의 화상 표시 장치는 동 도면에 나타내는 화소 회로를 매트릭스 형상으로 배치한 구성을 갖고 있다. 또한 동 도면에 나타내는 화소 회로는, 유기 발광 소자(D1)와, 유기 발광 소자(D1)의 발광을 제어하는 구동 트랜지스터(Q1)와, 제 1 전극 및 제 2 전극을 갖고, 제 1 전극이 구동 트랜지스터(Q1)의 게이트에 접속되는 용량 소자 Cs와, 구동 트랜지스터(Q1)의 게이트와 드레인을 선택적으로 단락하는 스위칭 트랜지스터(Qth)를 구비한 구성을 갖고 있다. 또한 동 도면에 나타내는 화소 회로는, 유기 발광 소자(D1)의 양극측에 접속되는 전원선 VP와, 구동 트랜지스터(Q1)의 소스측에 접속되는 전원선 VN과, 스위칭 트랜지스터(Qth)의 구동을 제어하는 주사선 S와, 용량 소자 Cs의 제 2 전극에 접속되고, 화소 회로에 대하여 화상 신호를 공급하는 화상 신호선 VD를 구비하고 있다. 이들 배선 중, 전원선 VP, 전원선 VN, 주사선 S는 행 방향으로 배열되는 화소 회로에 대하여 공통으로 접속되고, 화상 신호선 VD는 열 방향으로 배열되는 화소 회로에 대하여 공통으로 접속되어 있다.
도 18은 동작시에서의 본 실시예 4에 따른 화상 표시 장치의 전원선 VP, 전원선 VN, 주사선 S, 화상 신호선 VD의 전위의 변동, 및 구동 트랜지스터의 Vgs의 변동을 나타내는 타임 차트이다.
(제 1 리셋 공정)
우선, 과거의 발광시에 구동 트랜지스터(Q1)의 게이트에 인가된 전위를 리셋하는 제 1 리셋 공정이 행해진다. 구체적으로는, 도 18에 나타내는 바와 같이, 전원선 VP, VN의 전위가 VDD로, 화상 신호선 VD가 전위 0으로, 주사선 S가 하이 레벨 전위(온 전위 : VgH)로 각각 유지된다. 이에 따라, 구동 트랜지스터(Q1)는 소스측 및 드레인측의 전위가 대략 같아지므로, 실질적으로 오프 상태가 된다. 또한 스위칭 트랜지스터(Qth)는 온 상태이므로, 구동 트랜지스터(Q1)의 게이트 전위는 VDD－VOLED가 된다. 따라서, 구동 트랜지스터(Q1)의 Vgs는 －VOLED가 된다. 또, 유기 발광 소자(D1)에 축적한 전하는 서서히 감소해 가므로, 결국, VOLED≒0(단, VOLED＜0), 즉, Vgs≒0(단, Vgs＜0)이 된다.
(준비 공정)
다음으로, 준비 공정에서, 전원선 VP가 －Vp(Vp,＜Vth), 화상 신호선이 VDH로, 주사선 S가 오프 전위(VgL)로, 각각 유지된다. 또한 전원선 VN의 전위가 VDD→0V로 변동된다. 그 결과, 구동 트랜지스터(Q1)의 게이트 전위는 VDD+VDH가 된다. 한편, 전원선 VN은 VDD→0V로 변동하므로, 구동 트랜지스터(Q1)의 VgS는, VDH→VDD+VDH가 된다.
(임계값 전압 검출 공정)
이어서, 전원선 VP, VN이 0V로, 주사선 S가 온 전위(VgH)로, 화상 신호선이 VDH로, 각각 유지된다. 그 결과, 스위칭 트랜지스터가 ON 상태가 되며, 구동 트랜지스터(Q1)의 게이트로부터 드레인을 거쳐 소스에 전류가 흐른다. 이 전류는, 구동 트랜지스터(Q1)의 Vgs가 실질적으로 Vth가 될 때까지 흐르고, 최종적으로 구동 트랜지스터(Q1)의 게이트 전위는 Vth가 된다. 이 때문에, 구동 트랜지스터(Q1)의 Vgs는 Vth가 된다.
(역바이어스 인가 공정)
다음으로, 역바이어스를 구동 트랜지스터(Q1)에 인가한다. 구체적으로는, 전원선 VP, VN이 0V로, 주사선 S가 오프 전위(VgL)로, 화상 신호선이 0V로, 각각 유지된다. 용량 소자 Cs에는 큰 전하가 축적되어 있으며, 화상 신호선의 전위의 변화에 따라 구동 트랜지스터(Q1)의 게이트 전위가 Vth＋VDATA－VDH로 변화되고, Vgs가 Vth＋VDATA－VDH가 된다.
(기록 공정)
다음으로, 전원선 VP, VN이 0V로, 각각 유지된 상태에서, 주사선 S가 온 전위(VgH)로 설정되는 타이밍에서 화상 신호선 VD가 VDATA(0≤VDATA≤VDH)로 설정되고, VDATA가 기록된다. 여기서, 유기 발광 소자(D1)의 용량을 COLED로 하면, 구동 트랜지스터(Q1)의 게이트 전위는 α(VDH－VDATA)+Vth가 된다. 또, α＝COLED／(Cs+COLED)이다. 한편, 전원선 VN＝0V이므로, 구동 트랜지스터(Q1)의 Vgs는 α(VDH－VDATA)+Vth가 된다.
(제 2 리셋 공정)
다음으로, 유기 발광 소자(D1)에 축적한 전하를 리셋하기 위한 제 2 리셋 공정이 행해진다. 구체적으로는, 전원선 VP가 －Vp로, 주사선 S가 오프 전위(VgL)로, 화상 신호선이 VDH로, 각각 유지된다. 또한 전원선 VN은 －Vp→0으로 전위가 변동된다. 전원선 VN＝－Vp일 때, 구동 트랜지스터(Q1)는 소스측 및 드레인측의 전위가 대략 같아지므로, 실질적으로 오프 상태가 된다. 이 때문에, 구동 트랜지스터(Q1)의 게이트 전위는 α(VDH－VDATA)+Vth가 되며, Vgs는 α(VDH－VDATA)+Vth+Vp→α(VDH－VDATA)+Vth가 된다.
(발광 공정)
이어서, 전원선 VP가 VDD로, VN이 0V로, 주사선 S가 오프 전위(VgL)로, 화상 신호선이 VDH로, 각각 유지된다. 그 결과, 유기 발광 소자(D1)에 전류 Id＝(β／2) 〔(1－α)(VDH－VDATA)〕2가 흘러, 유기 발광 소자(D1)가 발광한다.
(역바이어스 인가 공정)
그리고, 역바이어스를 구동 트랜지스터(Q1)에 인가한다. 구체적으로는, 전원선 VP, VN이 VDD로, 주사선 S가 오프 전위(VgL)로, 화상 신호선이 0V로, 각각 유지된다. 그 결과, 구동 트랜지스터(Q1)의 게이트 전위가 Vth+α(VDH－VDATA)－VDH가 되며, Vgs가 Vth＋α(VDH－VDATA)－VDD－VDH가 된다.
그 후, 상술한 각 공정을 반복함으로써, 순차적으로, 1프레임마다 구동 트랜지스터(Q1)에 역바이어스를 인가한 구동이 행해진다. 또, 1프레임마다 역바이어스를 인가하는 경우, 역바이어스(Vgs)는, －3V∼－10V인 것이 바람직하다.
(다른 실시의 형태(그 첫 번째))
도 4는 본 발명에 따른 도 1과는 다른 화소 회로의 구성예를 나타내는 도면이다. 도 4에 나타내는 화소 회로는, 발광 소자(D2)가 구동 소자(Q2)의 소스측에 접속되어 있는 점을 제외하면, 도 1에 나타낸 화상 표시 장치와 동일, 혹은 동등한 구성이다. 또, 도 4에 나타내는 화상 표시 장치는, 구동 소자(Q2)의 게이트 단자를 제어하는 「전압 제어형」의 구성인 점은 도 1과 동일하며, 「게이트ㆍ컨트롤／소스ㆍ드라이브」라 불리고 있다.
도 4에 나타내는 화소 회로의 특징은, 도 1의 화소 회로와 비교하여, 기록 전압이 높아진다고 하는 단점이 존재하지만, 화소간의 열화 편차의 진행이 약간 느려진다고 하는 장점도 존재한다. 그러나, 도 1의 화소 회로와 마찬가지로, 구동 소자의 Vth 시프트에 기인하는 급속한 열화나, 열화의 편차에 의한 화상의 균일성의 악화의 문제를 회피할 수는 없다. 따라서, 도 4에 나타내는 화소 회로에 대해서도, 상술한 기술을 적용할 수 있고, 도 1의 화소 회로와 마찬가지의 효과를 얻을 수 있다. 또, 컨트롤러(U2)로서는, 단수 또는 복수의 TFT나, 콘덴서 등의 용량 소자, TFT를 제어하는 제어선 등으로 구성된다.
(다른 실시의 형태(그 두 번째))
도 5는 본 발명에 따른 도 1, 도 4와는 다른 화소 회로의 구성예를 나타내는 도면이다. 도 5에 나타내는 화소 회로는, 발광 소자(D3)가 구동 소자(Q3a)의 소스측에 접속되어 있는 점은 도 4와 마찬가지이지만, 구동 소자(Q3a)의 게이트 단자가 접속되고, 또한 구동 소자(Q3a)의 소스 단자측의 전류를 컨트롤러(U3)로 제어하는 곳이 서로 다르다. 또, 스위칭 소자(Q3b)는, 구동 소자(Q3a)의 게이트－소스간 전압을 기록할 때에, 구동 소자(Q3a)와 발광 소자(D3)를 분리하기 위한 스위칭 소자이다. 또한, 도 5에 나타내는 화상 표시 장치는, 구동 소자(Q3a)의 소스 단자를 제어하는 「전류 제어형」의 구성이며, 특히 「소스ㆍ컨트롤／소스ㆍ드라이브」라 불리고 있다. 또, 컨트롤러(U3)로서는, 단수 또는 복수의 TFT나, 콘덴서 등의 용량 소자, TFT를 제어하는 제어선, 전원선 등으로 구성된다.
도 5에 나타내는 화소 회로도, 도 1, 도 4의 화소 회로와 마찬가지로, 구동 소자의 Vth 시프트에 기인하는 열화나, 열화의 편차에 의한 화상의 균일성 악화의 문제를 회피할 수는 없다. 따라서, 도 5에 나타내는 화소 회로에 대해서도, 상술한 기술을 적용할 수 있고, 도 1, 도 4의 화소 회로와 마찬가지인 효과를 얻을 수 있다.
(다른 실시의 형태(그 세 번째))
도 6은 본 발명에 따른 도 1, 도 4 및 도 5와는 다른 화소 회로의 구성예를 나타내는 도면이다. 도 6에 나타내는 화소 회로는, 발광 소자(D4)가 구동 소자(Q4)의 드레인측에 접속되어 있는 점은 도 1과 마찬가지이지만, 구동 소자(Q4)의 게이트 단자가 접지되고, 또한 구동 소자(Q4)의 소스 단자측의 전류를 컨트롤러(U4)로 제어하는 곳이 서로 다르다. 또, 도 6에 나타내는 화상 표시 장치는, 구동 소자(Q4)의 소스 단자를 제어하는 「전류 제어형」의 구성이며, 특히 「소스ㆍ컨트롤／드레인ㆍ드라이브」라 불리고 있다. 또, 컨트롤러(U4)로서는, 단수 또는 복수의 TFT나, 콘덴서 등의 용량 소자, TFT를 제어하는 제어선, 전원선 등으로 구성된다.
도 6에 나타내는 화소 회로도, 도 1∼도 3의 화소 회로와 마찬가지로, 구동 소자의 Vth 시프트에 기인하는 열화나, 열화의 편차에 의한 화상의 균일성 악화의 문제를 회피할 수는 없다. 따라서, 도 6에 나타내는 화소 회로에 대해서도, 상술한 기술을 적용할 수 있고, 도 1∼도 3의 화소 회로와 마찬가지인 효과를 얻을 수 있다.
＜전자 기기의 구동 방법＞
다음으로, 상술한 화상 표시 장치를 갖는 전자 기기의 구동 방법에 대하여 설명한다. 여기서는 프레임 주기마다 구동 소자에 대하여 역바이어스를 인가하는 방법과는 다른 구동 방법에 대하여 설명한다. 또, 여기서 말하는 전자 기기란, 휴대 전화, 퍼스널 컴퓨터, 디지털 카메라, 카 네비게이션, PDA, POS 단말, 계측 기기, 복사기 등을 당연히 포함하는 것으로 한다.
(예 1) : 화상 표시 장치의 전원을 ON으로부터 OFF로 할 때에 구동 소자에 역바이어스를 인가하는 경우(도 14 참조)
⑴ 우선, 화상 표시 장치가 가동 상태에 있으며, 화상 표시가 행해지고 있다(단계 S101).
⑵ 다음으로, 화상 표시 장치에 대하여 전원 OFF의 정보가 입력되어, 화상 표시 장치가 전원 OFF 모드가 된다(단계 S102). 전원 OFF 모드란 전원 OFF의 정보가 입력되어 있지만, 실제로는 전원 OFF로는 되어 있지 않은 상태를 말한다.
⑶ 여기서, 화상 표시 장치가 전원 OFF 모드인 상태에서, 화상 표시 장치의 구동 소자에 대하여 역바이어스 인가의 정보가 입력되어, 컨트롤러에 의해 구동 소자에 역바이어스가 인가된다(단계 S103).
⑷ 그리고, 구동 소자에 대한 역바이어스의 인가가 종료하고, 화상 표시 장치의 전원이 OFF가 되어, 비가동 상태가 된다(단계 S104).
이와 같이, 화상 표시 장치의 전원 OFF로 하기 위한 기간 내에, 구동 소자에 대하여 역바이어스를 인가하도록 하면, 역바이어스를 인가하는 경우이더라도, 전자 기기의 사용자가 위화감 없이 전자 기기를 사용할 수 있다.
(예 2) : 화상 표시 장치의 전원이 OFF의 상태로부터 화상 표시를 행하기까지의 동안에 구동 소자에 역바이어스를 인가하는 경우(도 15 참조)
⑴ 우선, 화상 표시 장치가 비가동 상태에 있으며, 화상 표시 장치의 전원이 OFF로 되어 있다(단계 S201). 전원이 OFF에서는, 발광 소자에 전기적으로 접속되는 전원선에 대하여 전압이 공급되어 있지 않은 상태이다.
⑵ 다음으로, 화상 표시 장치에 대하여 전원 ON의 정보가 입력되어, 화상 표시 장치가 전원 ON 모드가 된다(단계 S202). 전원 ON 모드란 전원 ON의 정보가 입력되어 있지만, 실제로는 화상 표시 장치에서 화상 표시가 행해지고 있지 않은 상태를 말한다.
⑶ 여기서, 화상 표시 장치가 전원 ON 모드의 상태에서, 화상 표시 장치의 구동 소자에 대하여 역바이어스 인가의 정보가 입력되어, 컨트롤러에 의해 구동 소자에 역바이어스가 인가된다(단계 S203).
⑷ 그리고, 구동 소자에 대한 역바이어스의 인가가 종료하고, 화상 표시 장치의 화상 표시가 행해진다(단계 S204).
이와 같이, 화상 표시 장치를 전원 ON 상태로 하기 위한 기간 내에, 구동 소자에 대하여 역바이어스를 인가하도록 하면, 역바이어스를 인가하는 경우이더라도, 전자 기기의 사용자가 위화감 없이 전자 기기를 사용할 수 있다.
(예 3) : 화상 표시 장치의 전원은 ON이지만, 표시 화면이 대기 상태인 기간에 구동 소자에 역바이어스를 인가하는 경우(도 16 참조)
⑴ 우선, 화상 표시 장치가 가동 상태에 있으며, 화상 표시 장치에 의해 제 1 화상의 표시가 행해지고 있다(단계 S301).
⑵ 다음으로, 화상 표시 장치의 표시 화면이 대기 상태가 된다(단계 S302). 여기서, 대기 상태란, 예컨대, 표시 화면에 화상 표시가 행해지고 있지 않은 경우, 스크린 세이버가 기동되고 있는 경우, 표시 화면에 화상 표시가 행해지고 있지만, 제 1 화상보다 낮은 휘도로 표시가 행해지고 있는 경우, 표시 화면에 화상 표시가 행해지고 있지만, 그 화상을 외부에서 시인할 수 없는 상태(화상이 숨겨진 상태)에 있는 경우(예컨대, 접이식 휴대 전화에서, 하우징이 접힘으로써 화면이 하우징에 의해 숨겨지고 있는 경우) 등을 말한다.
⑶ 여기서, 화상 표시 장치의 구동 소자에 대하여 역바이어스 인가의 정보가 입력되어, 컨트롤러에 의해 구동 소자에 역바이어스가 인가된다(단계 S303).
⑷ 그리고, 구동 소자에 대한 역바이어스의 인가가 종료하고, 표시 화면의 대기 상태가 해제되어(단계 S304), 화상 표시 장치에 화상 표시가 행해진다(단계 S305). 또, 역바이어스의 인가가 종료하더라도, 표시 화면이 대기 상태이더라도 좋다.
이와 같이, 화상 표시 장치의 표시 화면이 대기 상태인 기간에 구동 소자에 대하여 역바이어스를 인가하도록 하면, 역바이어스를 인가하는 경우이더라도, 전자 기기의 사용자가 위화감 없이 전자 기기를 사용할 수 있다.
또, 본 발명은 상술한 실시 형태에 한정되는 것이 아니고, 본 발명의 범위 내에서 여러 가지의 개량, 변경이 가능하다.

Claims (21)

  1. 통전에 의해 발광하는 발광 소자와,
    상기 발광 소자에 접속되어, 이 발광 소자를 발광 제어하는, 게이트 전극과 소스 전극을 갖는 구동 소자
    를 구비하고,
    상기 발광 소자의 비발광시에, 상기 구동 소자의 상기 게이트 전극과 상기 소스 전극의 사이에 역바이어스로 되는 전압을 인가하는
    것을 특징으로 하는 화상 표시 장치.
  2. 제 1 항에 있어서,
    상기 구동 소자는, 프레임 주기마다 역바이어스가 인가되는 것을 특징으로 하는 화상 표시 장치.
  3. 제 2 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스 전압이, 프레임 주기마다 적어도 1msec 이상 인가되는 것을 특징으로 하는 화상 표시 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 구동 소자에 역바이어스를 인가하는 시간이, 프레임 주기의 5％ 이상인 것을 특징으로 하는 화상 표시 장치.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 구동 소자에 역바이어스를 인가하는 시간이, 상기 발광 소자의 프레임 주기마다의 발광 시간의 평균치인 평균 발광 시간의 50％ 이상인 것을 특징으로 하는 화상 표시 장치.
  6. 제 1 항에 있어서,
    상기 발광 소자 및 상기 구동 소자를 갖는 화소가 복수개 배열되고,
    모든 상기 발광 소자의 비발광시에, 상기 구동 소자에 역바이어스가 인가되는 것을 특징으로 하는 화상 표시 장치.
  7. 제 1 항에 있어서,
    장치의 비사용시에 상기 구동 소자에 역바이어스를 인가하는 것을 특징으로 하는 화상 표시 장치.
  8. 제 1 항, 제 2 항, 제 6 항 또는 제 7 항 중 어느 한 항에 있어서,
    상기 구동 소자에 인가하는 역바이어스 전압의 절대값이 1V 이상인 것을 특징으로 하는 화상 표시 장치.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 구동 소자에 역바이어스를 인가하는 시간은, 적어도 프레임 주기의 시간 이상인 것을 특징으로 하는 화상 표시 장치.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 구동 소자에 역바이어스를 인가하는 시간은, 장치의 사용 시간의 20％ 이하인 것을 특징으로 하는 화상 표시 장치.
  11. 제 1, 2, 3, 6, 7 항 중 어느 한 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스의 전압 파형이, 소정의 주기를 갖는 파형인 것을 특징으로 하는 화상 표시 장치.
  12. 제 11 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스의 전압 파형은, 감쇠파인 것을 특징으로 하는 화상 표시 장치.
  13. 제 1, 2, 3, 6, 7 항 중 어느 한 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스에 의해 이 구동 소자의 인가 전극간에 발생하는 전계 강도가, 1㎹／㎝ 이하인 것을 특징으로 하는 화상 표시 장치.
  14. 제 1 항에 있어서,
    상기 발광 소자 및 상기 구동 소자를 갖는 화소가 복수개 배열되고,
    상기 구동 소자에 인가되는 역바이어스 전압이, 모든 구동 소자에 대하여 같은 것을 특징으로 하는 화상 표시 장치.
  15. 제 1, 2, 3, 6, 7, 14 항 중 어느 한 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스는, 상기 구동 소자가 n형 트랜지스터인 경우, 상기 구동 소자의 소스 전극에 대한 게이트 전극의 전압이 트랜지스터의 임계값 전압보다 낮고, 상기 구동 소자가 p형 트랜지스터인 경우, 상기 구동 소자의 소스 전극에 대한 게이트 전극의 전압이 트랜지스터의 임계값 전압보다 높은 것을 특징으로 하는 화상 표시 장치.
  16. 통전에 의해 발광하는 발광 소자와,
    상기 발광 소자에 접속되어, 이 발광 소자를 구동하는, 게이트 전극과 소스 전극을 갖는 구동 소자와,
    상기 발광 소자의 비발광시에, 상기 구동 소자의 상기 게이트 전극과 상기 소스 전극의 사이에 역바이어스 전압을 인가하는 제어 수단
    을 갖는 것을 특징으로 하는 화상 표시 장치.
  17. 통전에 의해 발광하는 발광 소자와,
    상기 발광 소자에 접속되어, 이 발광 소자를 발광 제어하는, 게이트 전극과 소스 전극을 갖는 구동 소자
    를 갖는 화상 표시 장치의 구동 방법에 있어서,
    상기 발광 소자를 발광시키는 단계와,
    상기 발광 소자의 비발광시에, 상기 구동 소자의 상기 게이트 전극과 상기 소스 전극의 사이에 역바이어스 전압을 인가하는 단계
    를 구비한 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  18. 제 17 항에 있어서,
    상기 구동 소자에 인가되는 역바이어스 전압이 프레임 주기마다 인가되는 것을 특징으로 하는 화상 표시 장치의 구동 방법.
  19. 청구항 1에 기재된 화상 표시 장치를 갖는 전자 기기의 구동 방법에 있어서,
    상기 화상 표시 장치에 대하여 전원 OFF 정보를 입력하는 단계와,
    상기 전원 OFF 정보의 입력 후에, 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계와,
    상기 구동 소자에 대한 역바이어스의 인가 후에, 상기 화상 표시 장치의 전원이 OFF가 되는 단계
    를 갖는 전자 기기의 구동 방법.
  20. 청구항 1에 기재된 화상 표시 장치를 갖는 전자 기기의 구동 방법에 있어서,
    상기 화상 표시 장치에 대하여 전원 ON 정보를 입력하는 단계와,
    상기 전원 ON 정보의 입력 후에, 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계와,
    상기 구동 소자에 대한 역바이어스의 인가 후에, 상기 화상 표시 장치의 화 상 표시가 행해지는 단계
    를 갖는 전자 기기의 구동 방법.
  21. 청구항 1에 기재된 화상 표시 장치를 갖는 전자 기기의 구동 방법에 있어서,
    상기 화상 표시 장치에 의해 구성되는 표시 화면을 대기 상태로 하는 단계와,
    상기 표시 화면이 대기 상태 중에 상기 화상 표시 장치의 상기 구동 소자에 대하여 역바이어스를 인가하는 단계
    를 갖는 전자 기기의 구동 방법.
KR1020077014755A 2004-12-27 2005-12-27 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법 KR100885573B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004377347 2004-12-27
JPJP-P-2004-00377347 2004-12-27
JP2005344987 2005-11-30
JPJP-P-2005-00344987 2005-11-30

Publications (2)

Publication Number Publication Date
KR20070091165A KR20070091165A (ko) 2007-09-07
KR100885573B1 true KR100885573B1 (ko) 2009-02-24

Family

ID=36614945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014755A KR100885573B1 (ko) 2004-12-27 2005-12-27 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법

Country Status (4)

Country Link
US (2) US8289244B2 (ko)
JP (1) JP5173196B2 (ko)
KR (1) KR100885573B1 (ko)
WO (1) WO2006070833A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
WO2008136229A1 (ja) * 2007-04-27 2008-11-13 Kyocera Corporation 画像表示装置およびその駆動方法
JP5280739B2 (ja) * 2008-06-11 2013-09-04 株式会社ジャパンディスプレイ 画像表示装置
JP5342193B2 (ja) * 2008-08-19 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
JP5183336B2 (ja) * 2008-07-15 2013-04-17 富士フイルム株式会社 表示装置
KR101533741B1 (ko) * 2008-09-17 2015-07-03 삼성디스플레이 주식회사 표시패널의 구동방법 및 이를 이용한 표시장치
JP5282970B2 (ja) * 2009-07-14 2013-09-04 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP5399163B2 (ja) 2009-08-07 2014-01-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
TWI421834B (zh) * 2009-10-26 2014-01-01 Ind Tech Res Inst 有機二極體顯示面板的驅動方法
GB2495117A (en) * 2011-09-29 2013-04-03 Cambridge Display Tech Ltd Display driver circuits for OLED displays
CN104170001B (zh) 2012-03-13 2017-03-01 株式会社半导体能源研究所 发光装置及其驱动方法
WO2015012216A1 (ja) * 2013-07-23 2015-01-29 凸版印刷株式会社 Ｅｌ表示装置、および、ｅｌ表示装置の駆動方法
KR102106863B1 (ko) * 2013-07-25 2020-05-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
WO2015063981A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
KR101603300B1 (ko) * 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2015162651A1 (ja) * 2014-04-21 2015-10-29 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の駆動方法
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2016027425A1 (ja) * 2014-08-20 2016-02-25 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
JP2017005188A (ja) * 2015-06-15 2017-01-05 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
KR102640572B1 (ko) * 2016-12-01 2024-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20220104412A (ko) 2021-01-18 2022-07-26 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11305727A (ja) * 1998-04-21 1999-11-05 Pioneer Electron Corp 発光ディスプレイの駆動方法
JP3242941B2 (ja) * 1991-04-30 2001-12-25 富士ゼロックス株式会社 アクティブｅｌマトリックスおよびその駆動方法
JP2002169510A (ja) * 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748160A (en) * 1995-08-21 1998-05-05 Mororola, Inc. Active driven LED matrices
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP2001326569A (ja) * 2000-05-16 2001-11-22 Toshiba Corp Ｌｅｄ駆動回路及び光送信モジュール
JP3877049B2 (ja) * 2000-06-27 2007-02-07 株式会社日立製作所 画像表示装置及びその駆動方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100805522B1 (ko) * 2001-09-07 2008-02-20 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 장치, 전자 표시 기기 및 ｅｌ 표시 장치의 구동회로
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7167169B2 (en) * 2001-11-20 2007-01-23 Toppoly Optoelectronics Corporation Active matrix oled voltage drive pixel circuit
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
TW558699B (en) * 2002-08-28 2003-10-21 Au Optronics Corp Driving circuit and method for light emitting device
JP2004118132A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 直流電流駆動表示装置
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4055679B2 (ja) * 2003-08-25 2008-03-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US20050057455A1 (en) * 2003-09-02 2005-03-17 Jen-Chun Peng Driving device and method for display period control of organic light emitting diode
JP2005164894A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
KR20050115346A (ko) * 2004-06-02 2005-12-07 삼성전자주식회사 표시 장치 및 그 구동 방법
US7397448B2 (en) * 2004-07-16 2008-07-08 E.I. Du Pont De Nemours And Company Circuits including parallel conduction paths and methods of operating an electronic device including parallel conduction paths
KR100752289B1 (ko) * 2004-12-28 2007-08-29 세이코 엡슨 가부시키가이샤 단위 회로, 그 제어 방법, 전자 장치 및 전자 기기
US7239296B2 (en) * 2005-07-25 2007-07-03 Chunghwa Picture Tubes, Ltd. Circuit for driving pixels of an organic light emitting display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3242941B2 (ja) * 1991-04-30 2001-12-25 富士ゼロックス株式会社 アクティブｅｌマトリックスおよびその駆動方法
JPH11305727A (ja) * 1998-04-21 1999-11-05 Pioneer Electron Corp 発光ディスプレイの駆動方法
JP2002169510A (ja) * 2000-09-20 2002-06-14 Seiko Epson Corp アクティブマトリクス型表示装置の駆動回路及び電子機器及び電子装置の駆動方法及び電子装置

Also Published As

Publication number Publication date
US8289244B2 (en) 2012-10-16
US20130002637A1 (en) 2013-01-03
KR20070091165A (ko) 2007-09-07
US8907876B2 (en) 2014-12-09
WO2006070833A1 (ja) 2006-07-06
US20080007547A1 (en) 2008-01-10
JP5173196B2 (ja) 2013-03-27
JPWO2006070833A1 (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
KR100885573B1 (ko) 화상 표시 장치 및 그 구동 방법, 및 전자 기기의 구동방법
US9852687B2 (en) Display device and driving method
JP4737221B2 (ja) 表示装置
US7616178B2 (en) Driving device and driving method for a light emitting device, and a display panel and display device having the driving device
KR102079839B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
US20210335234A1 (en) Display-driving circuit, method, and display apparatus
KR101596977B1 (ko) 유기 ｅｌ 표시 장치 및 그 제어 방법
JP5081374B2 (ja) 画像表示装置
JP4786437B2 (ja) 画像表示装置の駆動方法
KR20080084730A (ko) 화소 회로 및 표시 장치와 그 구동 방법
US20190019455A1 (en) Pixel driving circuit and driving method
JP2009300753A (ja) 表示装置及び駆動方法
US20050219170A1 (en) Drive device and drive method of light emitting display panel
KR101338312B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
US10726771B2 (en) Pixel circuit, driving method and display device
US20200219445A1 (en) Pixel circuit, display panel, display apparatus and driving method
JP2005164894A (ja) 画素回路及び表示装置とこれらの駆動方法
JP5330232B2 (ja) 画像表示装置およびその駆動方法
US20060082527A1 (en) Display device
CN101069226B (zh) 图像显示装置及其驱动方法
JP4747528B2 (ja) 画素回路及び表示装置
US8842101B2 (en) Panel, control method thereof, display device and electronic apparatus
KR101151287B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법
KR100745417B1 (ko) 발광표시소자 및 그의 구동방법
JP4758062B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 11