KR100874588B1 - 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 - Google Patents

전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 Download PDF

Info

Publication number
KR100874588B1
KR100874588B1 KR1020070089905A KR20070089905A KR100874588B1 KR 100874588 B1 KR100874588 B1 KR 100874588B1 KR 1020070089905 A KR1020070089905 A KR 1020070089905A KR 20070089905 A KR20070089905 A KR 20070089905A KR 100874588 B1 KR100874588 B1 KR 100874588B1
Authority
KR
South Korea
Prior art keywords
forming
seed layer
patterning
insulating layer
photoresist
Prior art date
Application number
KR1020070089905A
Other languages
English (en)
Inventor
정승부
김종웅
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070089905A priority Critical patent/KR100874588B1/ko
Priority to US12/203,280 priority patent/US8048793B2/en
Application granted granted Critical
Publication of KR100874588B1 publication Critical patent/KR100874588B1/ko
Priority to US16/274,191 priority patent/USRE48421E1/en
Priority to US16/275,199 priority patent/USRE48422E1/en
Priority to US17/164,378 priority patent/USRE49286E1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전도성 접착제를 이용하여 접합되는 플립칩 공정에 주로 사용되는 골드가 범핑된 플립칩의 제조방법에 관한 것이다. 본 발명의 플립칩 제조 방법은 금속 시드층을 기판에 증착시키는 단계, 포토레지스트 또는 드라이필름을 도포하고 패터닝하는 단계, 전해도금으로 골드 범프를 형성시키는 단계, 금속 시드층의 패터닝 단계, 시드층 및 골드 범프 상단에 절연층을 형성하는 단계 및 절연층을 패터닝하는 단계로 구성된다. 본 발명에서 사용된 금속 시드층은 기존의 전해도금을 위한 전극선의 기능뿐만 아니라 금속 시드층이 전기적 접속을 위한 금속 패턴의 기능을 수행하여, 범프간 전기적 특성 평가가 가능한 플립칩을 제조하였다. 또한 본 발명의 골드 범프를 도금하기 위하여 사용하는 노광용 마스크와 전도성 박막의 상부에 형성시킨 절연층의 패터닝에 사용되는 노광용 마스크를 단일화하여 플립칩 제조 공정에 있어, 재료비 및 공정비용을 낮춰 생산 단가 절감의 효과가 크다.
골드 범프, 패터닝, 시드층(seed layer), 플립칩, 전기적 특성 평가

Description

전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법{Manufacturing method of flip chip for electrical function test}
본 발명은 칩을 뒤집어서 칩의 패드가 기판과 마주보게 한 후 칩과 기판을 전기적, 기계적으로 연결하는 방법인 플립칩 패키징(packaging) 기술에 관한 것이다.
플립칩 패키징은, 와이어 본딩(wire bonding)법과 비교하여 훨씬 소형이면서도 전기적 특성 및 신뢰성이 우수하다. 플립칩 패키지는 반도체 칩과 PCB(printed circuit board) 기판을 금속 범프(metallic bump)를 이용하여 직접 접합하는 형태를 의미한다. 금속 범프로는 금, 구리 및 솔더(solder) 등이 적용된다. 이 중 골드 범프를 이용한 플립칩은 주로 전도성 접착제를 이용하여 기판과 접합하게 되는데, 이 경우 솔더와 달리 환경에 유해한 납이 포함되지 않고, 접합 신뢰성이 우수하여 최근 디스플레이 분야에서 각광받고 있다.
골드 범프를 형성하는 방법으로는 전해도금법, 진공 증착법 및 와이어 본딩에 의한 스터드 범프 형성법 등이 있다. 상기 방법 중, 전해도금법은 방법이 간단하고, 제조 경비가 저렴한 장점을 지닌다.
이러한 전해도금법을 사용하여 플립칩의 골드 범프를 제조하는 연구가 활발히 진행되고 있다. 그 예로 대한민국 공개 특허 제 10-2006-0044929호에서는 도금법에 의해 형성되는 범프위에 저융점 금속을 도금 또는 돔 형태의 합금 형성을 통하여 골드 범프의 두께에 대한 불균일성을 개선하는 방법을 제공한다. 그러나 전해 도금 법으로 골드 범프를 형성한 후에 골드 범프외의 금속 시드층(seed layer)을 모두 식각하여 웨이퍼 상에 골드 범프만 남도록 하는 방법을 사용하기 때문에, 골드 범프와 골드 범프를 전기적으로 접속하여 접합된 플립칩 패키지의 전기적 특성을 평가할 수 없는 단점을 지닌다.
대한민국 등록 특허 제 10-0574986호에는 플립칩 접속을 위한 전해도금법을 통한 범프를 형성하는 방법을 제공한다. 전해도금을 위하여 시드층을 형성하고, 그 위에 차폐층 및 감광성 마스크층 형성 후, 노광 및 현상 과정을 거쳐 노출된 차폐층을 건식 식각으로 제거한 후에, 노출되는 시드층 부분으로 도금 방법을 통해 범프를 형성한다. 하지만 상기 특허에 따른 방법에서는 금속패턴 형성 및 차폐층 형성 후 골드범프를 전해도금으로 형성하게 되므로, 금속 패턴 형성 시 골드 범프 형성을 위한 전극선을 형성하거나 절연층 상부에 도금을 위한 금속 시드층의 형성 및 제거가 필요하다. 전극선은 대개 실제 칩에서는 불필요한 금속선이므로 골드 범프를 형성한 후에는 다시 제거해야 하므로 범프 형성 전후에 추가 공정이 필수적이어서 제조 공정의 번거로움이 있다.
이와 비슷한 예로, 알루미늄 기판 상에 전해도금 방법으로 골드 범프를 제조하는 방법이 발표되었다 [참고문헌: John H. Lau, C. P. Wong, Ning-Cheng Lee, S. W. Ricky Lee, Electronics Manufacturing with Lead-free, Halogen-free, and Conductive-adhesive materials, 4.1-4.9 (2003)]. 상기 문헌에서는 도 1에 도시된 바와 같이 알루미늄 패드 및 패드 상부에 절연층을 형성하고 절연층 상부에 골드 범프 전해도금을 위한 금속 시드층을 다시 형성한 후, 골드 범프 형성을 하고난 후에는 최종적으로 도금을 위해 도포했던 금속 시드층을 제거하는 방법을 사용하였는데, 상기 특허와 마찬가지로 전해도금을 위해 금속 시드층의 형성 및 제거 과정이 필요하게 되므로 제조 공정이 번거로운 단점이 있다.
본 발명에서는 도금에 사용되는 금속 시드층 그대로 범프간 전기적 접속을 위해 형성시키는 금속 패턴으로 활용함으로써 결과적으로 전극선 형성 및 제거 공정을 생략할 수 있었다. 또한 기존의 공정에서는 골드범프를 도금하기 위하여 사용하는 노광용 마스크와 전도성 박막의 상부에 형성시키는 절연층의 패터닝에 사용되는 노광용 마스크를 각각 따로 제작하여 사용하는 경우가 많은데, 본 발명에서 개발한 공정법에 의하면 각 공정에 사용되는 포토레지스트 또는 드라이 필름의 극성을 다르게 하여 동일한 노광용 마스크를 사용할 수 있게 하였다.
따라서 본 발명의 특징은 다음과 같이 요약할 수 있다. 첫째로 전해도금을 위한 전극선 형성을 전해도금을 위한 시드 레이어로 대체하여 전극선의 형성 및 제거공정을 생략할 수 있다. 둘째로 골드범프 형성을 위한 노광용 마스크와 절연막 식각을 위한 노광용 마스크를 단일화하여 공정비 절감을 달성할 수 있다. 셋째로 전해도금을 위한 시드 레이어를 패터닝 하여 데이지 체인(daisy chain)등을 형성할 수 있으므로 플립칩 패키지의 전기적 기능성 평가를 달성할 수 있다.
본 발명은 상기의 문제점을 해결하기 위해 창출된 것으로서, 플립칩 형성에 있어서 골드 범프간의 전기적 특성을 평가하는 방법 및 플립칩 제조 공정을 개선하는 방법을 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에서는 범프를 형성하기 위한 전해도금에 사용되는 금속 시드층을, 그대로 범프간 전기적 접속을 위해 형성시키는 금속 패턴으로 활용함으로써 범프간의 전기적 특성 평가가 가능할 뿐만 아니라 기존의 전해도금만을 위한 전극선의 형성 및 제거 공정을 생략할 수 있다.
본 발명의 플립칩 제조 방법에 따르면 전해도금을 위한 금속 시드층이 전기적 접속을 위한 금속 패턴의 기능을 하므로 각각의 기능을 달성하기 위한 제조 공정이 단축되어 재료비 및 공정비를 낮출 수 있다. 이렇게 형성된 금속패턴으로 범프간의 전기적 특성 평가가 가능하므로 고신뢰성의 플립칩을 제조하는 것이 가능하다.
또한 본 발명에서는 골드 범프를 도금하기 위해 사용하는 노광용 마스크와 전도성 박막의 상부에 형성시킨 절연층의 패터닝에 사용되는 노광용 마스크를 단일화하여 추가적인 생산 단가 절감의 효과를 갖는다.
본 발명의 플립칩 제조 방법은 기판상에 금속 시드층(seed layer)을 형성하는 단계, 포토레지스트 또는 드라이필름을 도포하고 패터닝하는 단계, 전해도금을 실시하여 골드 범프를 형성하는 단계, 금속 시드층을 패터닝하는 단계, 절연층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
상기 기판의 재료로는 실리콘 웨이퍼, GaAs와 같은 화합물 반도체 웨이퍼, 유리, 세라믹 등이 선택될 수 있다.
상기 금속 시드층은 접착층과 전극층으로 구성되며, 접착층은 티타늄(Ti)을 포함하여 형성될 수 있고, 전극층은 구리(Cu) 또는 금(Au)을 포함하여 형성될 수 있다.
상기 절연층은 SiO2 또는 Si3N4를 포함하여 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하고자 한다.
도 2a에 도시된 바와 같이 기판(10)과 상부 범프의 전기적 접속을 막기 위하여 절연층(12)을 형성한다. 절연층(12)으로는 주로 SiO2 또는 Si3N4 등을 이용한다.
도 2b와 같이 전해도금시 금속 시드층으로 이용할 수 있도록 전도성 박막(14)을 형성한다. 이때 전도성 박막(14)은 접합력 향상층 및 전기 배선층으로 나누어 형성시키는데, 전도성 박막(14)의 접합력을 향상시키기 위한 접합력 향상층으로는 대게 티타늄(Ti)을 10 nm 이상 100 nm 이하의 높이로 형성하고, 전기적 통로 역할을 하게 되는 전기 배선층으로는 구리(Cu) 또는 금 (Au)등을 100 nm 이상 1000nm 이하의 높이로 형성한다.
도 2c는 골드범프(18)의 전해도금에 앞서 범프의 형상을 결정짓기 위해 포토레지스트 또는 드라이필름(16)을 도포한 후 패터닝을 실시하는 공정이다. 패터닝을 위하여 크롬이 입혀진 마스크를 이용하여 노광을 실시한다. 포토레지스트 또는 드라이 필름의 두께는 약 20 μm 내외로 형성하는 것이 바람직하다. 또한 필요에 따라 범프의 크기는 기판의 패드의 크기보다 크거나 작을 수 있다.
도 2d에 도시된 바와 같이, 골드의 전해도금은 패터닝된 포토레지스트 또는 드라이필름(16)의 높이를 넘지 않도록 한다. 골드 범프의 높이는 10 μm 이상 19 μm이하가 바람직하다.
전해도금을 통한 골드 범프(18)의 형성이 완료되면 도 2e에 도시된 바와 같이 포토레지스트 또는 드라이필름(16)을 제거한다.
범프들 간의 전기적 접속을 달성하기 위해선, 도금시 시드층으로 사용된 전도성 박막의 패터닝 공정이 필요하다. 이를 위하여 포토레지스트 또는 드라이필름(22)을 도포하고 새로운 마스크를 통해 노광을 실시하여 도 2f에 도시된 바와 같이 포토레지스트 또는 드라이필름(22)의 패터닝을 실시한다. 포토레지스트 또는 드라이 필름(22)이 도포되지 않은 부위의 전도성 박막(14)을 제거하기 위하여 금속 식각 공정을 실시하는데, 티타늄(Ti)은 불산(HF) 희석액으로 식각하고, 금(Au)은 요오드화칼륨(KI) 용액으로 식각할 수 있으며, 구리(Cu)는 염화철(FeCl3) 수용액으로 식각할 수 있다. 이러한 과정을 통해 도 2g와 같이 전도성 박막(14)이 패터닝된 형상을 얻을 수 있다.
도 2h은 전도성 박막(14)의 에칭에 사용된 포토레지스트 또는 드라이필름(22)을 제거하는 공정이다.
전도성 박막(14)의 보호 및 외부 환경으로부터의 절연을 위해 도 2i와 같이 절연층(26)을 형성한다. 이 때 절연층(26)으로는 대개 SiO2 또는 Si3N4 등이 사용된다.
절연층(26)의 패터닝을 위해 도 2j와 같이 포토레지스트 또는 드라이필름(24)을 도포한 후 포토리소그래피(Photolithography) 공정을 통해 패터닝한다. 이 때 포토리소그래피에 사용되는 노광 마스크는 도 2c 공정에 사용된 마스크와 동일한 것으로 하되, 포토레지스트 또는 드라이필름(24)의 극성을 달리한다. 예컨대 도 2c에 사용된 포토레지스트 또는 드라이필름(16)이 포저티브(positive)일 경우, 도 2j에 사용되는 포토레지스트 또는 드라이필름(24)은 네거티프(negative)로 하여 서로 반대 형상의 패터닝이 이루어지도록 한다. 이러한 공정을 통해 1개의 마스크로 2개의 공정을 수행할 수 있다.
도 2k에 도시한 바와 같이 절연층(26)을 식각하여 골드범프(18)의 표면이 드러나도록 한다.
마지막 공정으로, 도 2l에 도시한 바와 같이, 절연층(26)의 식각을 위해 도포하였던 포토레지스트 또는 드라이필름(24)을 제거한다.
도 3는 도 2a 내지 도 2l의 공정을 거쳐 제작된 플립칩의 전체도이다. 기판(10)과 전도성 박막(14)과의 절연을 위하여 칩 상에 형성된 절연층(12), 전해도 금을 통해 형성된 골드 범프(18), 전해도금시 시드층으로 사용된 도전성 박막의 패터닝을 통해 형성된 전기적 접속층(20)을 확인 할 수 있다.
본 발명에 따른 플립칩 제조 방법은 전해도금을 위해 제조한 금속 시드층이 전기적 접속을 위한 금속 패턴의 기능을 수행하도록 하며, 골드 범프를 도금하기 위하여 사용하는 노광용 마스크와 전도성 박막의 상부에 형성시킨 절연층의 패터닝에 사용되는 노광용 마스크를 단일화하여 플립칩 제조 공정에 있어, 재료비 및 공정비용을 낮춰 생산 단가 절감의 효과가 크다.
본 발명의 기술은 휴대폰과 같은 휴대형 멀티미디어 전자기기 및 평판 디스플레이 기기 등과 같은 하이엔드 전자기기들의 핵심 메모리 및 비메모리 칩 접합, 수평형 및 수직형 멀티 칩 적층 등 응용 범위가 넓어 매우 유용하다.
도 1은 종래의 기술의 골드 범프 제조 과정을 개략적으로 도시한 도면이다.
도 2a는 상부 기판상에 절연층을 형성하는 과정을 개략적으로 도시한 도면이다.
도 2b는 절연층 상부에 도금을 위한 전도성 박막을 형성하는 과정을 도시한 도면이다.
도 2c는 전도성 박막 상부에 골드 범프 도금을 위하여 포토레지스트 또는 드라이필름으로 도금벽을 형성하는 과정을 도시한 도면이다.
도 2d는 골드 범프 형성을 위해 골드를 전해도금으로 형성하는 과정을 도시한 도면이다.
도 2e는 포토레지스트 또는 드라이필름을 제거하는 공정을 도시한 도면이다.
도 2f는 전도성 박막의 식각을 위해 포토레지스트 또는 드라이필름을 도포한 후 포토리소그래피(Photolithography)를 실시하는 공정을 도시한 도면이다.
도 2g는 전도성 박막의 패터닝을 위한 금속 식각 공정을 도시한 도면이다.
도 2h는 포토레지스트 또는 드라이필름을 제거하는 공정을 도시한 도면이다.
도 2i는 절연층을 형성하는 공정을 도시한 도면이다.
도 2j는 절연층의 식각을 위해 포토레지스트 또는 드라이필름을 도포한 후 포토리소그래피를 실시하는 공정을 도시한 도면이다.
도 2k는 절연층의 패터닝을 위한 절연층의 식각 공정을 도시한 도면이다.
도 2l는 포토레지스트 또는 드라이필름을 제거하는 공정을 도시한 도면이다.
도 3는 도 2a 내지 도 2l단계를 거쳐 제조된 플립칩을 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12, 26: 절연층
14: 전도성 박막 16, 22, 24: 포토레지스트 또는 드라이필름 18: 골드 범프 20: 전기적 접속층

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (a) 기판상에 시드층(seed layer)을 형성하는 단계;
    (b) 포토레지스트 또는 드라이필름을 도포하고 패터닝하는 단계;
    (c) 전해도금을 실시하여 골드 범프를 형성하는 단계;
    (d) 시드층(seed layer)을 패터닝하는 단계;
    (e) 시드층(seed layer) 및 골드 범프 상단에 절연층을 형성하는 단계; 및
    (f) 절연층을 패터닝하는 단계를 포함하는 플립칩 제조 방법.
  7. 제 6항에 있어서, (b)단계 및 (f) 단계의 패터닝 공정에서 사용되는 노광용 마스크는 동일한 것임을 특징으로 하는 플립칩 제조 방법.
  8. 제 6항에 있어서, (b)단계 및 (f) 단계의 패터닝 공정에서 사용되는 포토레지스트 또는 드라이필름의 극성은 반대 극성을 띠도록 하는 것을 특징으로 하는 플립칩 제조 방법.
  9. 삭제
KR1020070089905A 2007-09-05 2007-09-05 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법 KR100874588B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070089905A KR100874588B1 (ko) 2007-09-05 2007-09-05 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
US12/203,280 US8048793B2 (en) 2007-09-05 2008-09-03 Flip chip for electrical function test and manufacturing method thereof
US16/274,191 USRE48421E1 (en) 2007-09-05 2019-02-12 Flip chip and method of making flip chip
US16/275,199 USRE48422E1 (en) 2007-09-05 2019-02-13 Method of making flip chip
US17/164,378 USRE49286E1 (en) 2007-09-05 2021-02-01 Method of making flip chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070089905A KR100874588B1 (ko) 2007-09-05 2007-09-05 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법

Publications (1)

Publication Number Publication Date
KR100874588B1 true KR100874588B1 (ko) 2008-12-16

Family

ID=40372777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070089905A KR100874588B1 (ko) 2007-09-05 2007-09-05 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법

Country Status (2)

Country Link
US (3) US8048793B2 (ko)
KR (1) KR100874588B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
JP4811437B2 (ja) * 2008-08-11 2011-11-09 日本テキサス・インスツルメンツ株式会社 Ｉｃチップ上への電子部品の実装
CN101807532B (zh) * 2010-03-30 2012-05-09 上海凯虹科技电子有限公司 一种超薄芯片的倒装式封装方法以及封装体
CN110182752B (zh) * 2018-02-22 2022-02-11 上海新微技术研发中心有限公司 一种电镀形成微细结构的方法、微细结构以及电子器件
US11817406B2 (en) * 2021-09-23 2023-11-14 Qualcomm Incorporated Semiconductor die employing repurposed seed layer for forming additional signal paths to back end-of-line (BEOL) structure, and related integrated circuit (IC) packages and fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207324A (ja) 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5541135A (en) 1995-05-30 1996-07-30 Motorola, Inc. Method of fabricating a flip chip semiconductor device having an inductor
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
US20040040855A1 (en) 2002-08-28 2004-03-04 Victor Batinovich Method for low-cost redistribution and under-bump metallization for flip-chip and wafer-level BGA silicon device packages
US20040222520A1 (en) * 2002-09-19 2004-11-11 Yonggang Jin Integrated circuit package with flat metal bump and manufacturing method therefor
KR100581279B1 (ko) * 2003-06-02 2006-05-17 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
KR100510543B1 (ko) * 2003-08-21 2005-08-26 삼성전자주식회사 표면 결함이 제거된 범프 형성 방법
KR100659527B1 (ko) * 2003-10-22 2006-12-20 삼성전자주식회사 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
TWI239574B (en) * 2004-03-18 2005-09-11 Ind Tech Res Inst The method of conductive particles dispersing
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
KR100605315B1 (ko) * 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
KR100574986B1 (ko) 2004-08-25 2006-04-28 삼성전자주식회사 플립 칩 접속을 위한 범프를 형성하는 방법
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
KR100769042B1 (ko) 2005-12-07 2007-10-22 한국전자통신연구원 전기도금법에 의한 골드 범프 및 그 제조 방법
US7723225B2 (en) * 2006-02-07 2010-05-25 Stats Chippac Ltd. Solder bump confinement system for an integrated circuit package
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
KR100835277B1 (ko) * 2006-11-23 2008-06-05 삼성전자주식회사 희생 양극을 갖는 전자 장치의 제조방법 및 그에 의해제조된 전자 장치
TW200832542A (en) * 2007-01-24 2008-08-01 Chipmos Technologies Inc Semiconductor structure and method for forming the same
TWI334183B (en) * 2007-02-15 2010-12-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
TW200836276A (en) * 2007-02-16 2008-09-01 Chipmos Technologies Inc Conductive structure for a semiconductor integrated circuit and method for forming the same
USRE48422E1 (en) * 2007-09-05 2021-02-02 Research & Business Foundation Sungkyunkwan Univ. Method of making flip chip
KR100874588B1 (ko) * 2007-09-05 2008-12-16 성균관대학교산학협력단 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
US7868457B2 (en) * 2007-09-14 2011-01-11 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
US8294276B1 (en) * 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9967977B1 (en) * 2013-06-18 2018-05-08 Cree Fayetteville, Inc. Step etched metal electrical contacts
JP2018098487A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207324A (ja) 2002-12-24 2004-07-22 Fujikura Ltd 半導体装置とその製造方法及び電子装置

Also Published As

Publication number Publication date
US20090057921A1 (en) 2009-03-05
USRE49286E1 (en) 2022-11-08
US8048793B2 (en) 2011-11-01
USRE48421E1 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
US7241679B2 (en) Method of manufacturing semiconductor device
CN110783298B (zh) 半导体器件及其制造方法
US20080064142A1 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity
USRE48421E1 (en) Flip chip and method of making flip chip
TW201644024A (zh) 晶片封裝結構及其製造方法
JP2002246535A (ja) 半導体集積回路
TW201123374A (en) Package structure and fabrication method thereof
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
TWI413210B (zh) 電子裝置封裝及製造方法
CN102153045B (zh) 具微机电元件的封装结构及其制法
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
JP2006202974A (ja) 電子装置及びその製造方法
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
TW200408095A (en) Chip size semiconductor package structure
USRE48422E1 (en) Method of making flip chip
US20180211895A1 (en) Semiconductor device and manufacturing method thereof
CN110120350B (zh) 导电柱的形成方法、封装结构及封装方法
KR100871066B1 (ko) 미니 범프 형성을 통한 고강도 솔더 범프 제조 방법
KR20070059842A (ko) 전기도금법에 의한 골드 범프 및 그 제조 방법
CN205488041U (zh) 一种铜柱凸点的封装结构
KR100871067B1 (ko) 구리 포스트 형성을 통한 고강도 솔더범프 제조방법
TW200419710A (en) Bumping process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee