KR100873187B1 - Manufacturing method of light emitting diode - Google Patents
Manufacturing method of light emitting diode Download PDFInfo
- Publication number
- KR100873187B1 KR100873187B1 KR1020070046143A KR20070046143A KR100873187B1 KR 100873187 B1 KR100873187 B1 KR 100873187B1 KR 1020070046143 A KR1020070046143 A KR 1020070046143A KR 20070046143 A KR20070046143 A KR 20070046143A KR 100873187 B1 KR100873187 B1 KR 100873187B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- light emitting
- electrode
- emitting diode
- photoresist
- Prior art date
Links
Images
Abstract
전극 아래 부분의 반도체층을 패터닝하는 작업에 있어서 별도의 포토마스크 및 정렬 작업 없이도, 식각 마스크로 사용되는 포토레지스트의 패턴 형성할 수 있는 전계 발광 소자의 제조 방법을 제공한다. 본 발명의 실시예에 따르는 전계 발광 소자의 제조 방법은 반도체층 위에 노광용 광선에 대해 불투명한 전극을 형성하는 단계; 상기 전극이 형성된 기판 전면에 포토레지스트를 도포하는 단계; 상기 투명한 기판 쪽에서 상기 포토레지스트를 향해 상기 노광용 광선을 조사하는 단계; 상기 포토레지스트를 현상하여 상기 불투명한 전극이 형성된 부분을 제외한 지역만 상기 반도체층이 노출되도록 하는 단계를 포함한다.Provided is a method of manufacturing an electroluminescent device capable of forming a pattern of a photoresist used as an etch mask without a separate photomask and an alignment operation in patterning a semiconductor layer under an electrode. Method of manufacturing an electroluminescent device according to an embodiment of the present invention comprises the steps of forming an opaque electrode for the exposure light beam on the semiconductor layer; Applying a photoresist to the entire surface of the substrate on which the electrode is formed; Irradiating the exposure light beam toward the photoresist from the transparent substrate side; Developing the photoresist to expose the semiconductor layer only in an area excluding the portion where the opaque electrode is formed.
발광 다이오드, 후면 노광, 포토 마스크, 인듐-주석 Light Emitting Diode, Back Exposure, Photo Mask, Indium-Tin
Description
도 1은 일반적인 발광 다이오드의 구조를 개략적으로 나타낸 사시도이다. 1 is a perspective view schematically showing a structure of a general light emitting diode.
도 2a 내지 도 2f는 종래의 제조 방법에 따라 발광 다이오드의 반도체층을 패터닝 하는 공정을 설명한 도면이다.2A to 2F illustrate a process of patterning a semiconductor layer of a light emitting diode according to a conventional manufacturing method.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따라 발광 다이오드의 반도체층을 패터닝 하는 공정을 설명한 도면이다.3A to 3B illustrate a process of patterning a semiconductor layer of a light emitting diode according to an embodiment of the present invention.
도 4는 기판 상에 반도체 다이오드 소자를 구현하기 위한 일련의 공정이 완료된 상태를 나타낸다.4 illustrates a state in which a series of processes for implementing a semiconductor diode device on a substrate are completed.
도 5는 기존의 방식에 의해서 제작된 발광 다이오드와 본 발명의 실시예에 의해 제작된 발광 다이오드를 비교하기 위한 단면도이다. 5 is a cross-sectional view for comparing a light emitting diode manufactured by a conventional method with a light emitting diode manufactured by an embodiment of the present invention.
본 발명은 발광 다이오드(diode)의 제조 방법에 관한 것으로, 보다 상세하게는, 발광 다이오드의 반도체층 패턴 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a light emitting diode, and more particularly, to a method for forming a semiconductor layer pattern of a light emitting diode.
일반적으로 빛을 발하기 위한 소자로 사용되는 발광 다이오드는 백열 전구나 형광등을 대체하는 차세대 조명으로 각광받고 있다. 특히, 질화갈륨(GaN)을 이용하는 청색 발광 다이오드가 개발되면서 모든 색의 구현이 가능하게 되었으며, 이에 따라 다양한 방면에서 수요가 더욱 크게 증가하고 있다. 발광 다이오드는 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 국가 전략 품목으로 꼽히고 있다.BACKGROUND ART In general, light emitting diodes used as devices for emitting light have been spotlighted as next-generation lighting replacing incandescent bulbs or fluorescent lamps. In particular, as a blue light emitting diode using gallium nitride (GaN) has been developed, it is possible to realize all colors, and accordingly, demand in various fields is increasing. Light-emitting diodes are considered as next-generation national strategic items because they have the advantages of fast processing speed and low power consumption of semiconductors and environmentally friendly and high energy saving effect.
이러한 발광 다이오드를 대량 생산하는 일반적인 방법은 다음과 같다.A general method for mass production of such light emitting diodes is as follows.
도 1은 일반적인 발광 다이오드의 구조를 개략적으로 나타낸 사시도이다. 도 1에 나타낸 바와 같이, 준비된 기판(10) 위에 제1 반도체층(11)을 형성한다. 상기의 제1 반도체층(11) 위에 상기의 제1 반도체층(11)과 반대 극성을 가지는 제2 반도체층(12)을 형성하여 p-n 접합면(20)을 만들 수 있다. 즉, 제1 반도체층(11)이 p형으로 도핑되어 있다면 제1 반도체층(11) 위에 n형으로 도핑된 제2 반도체층(12)을 형성하고, 제1 반도체층(11)이 n형으로 도핑되어 있으면 제1 반도체층(11) 위에 p형으로 도핑된 제2 반도체층(12)을 형성할 수 있다. 이렇게 형성된 p-n 접합면(20)으로 전류를 흘리기 위해 제2 반도체층(12)과 접한 표면에 제1 금속 전극(14)을 형성한다. 이때 p-n 접합면(20)으로 전류가 균일하게 흐를 수 있도록 제2 반도체층(12)의 상부면과 제1 금속 전극(14) 사이에 전류 분포용 투명 전극(13)을 형성할 수 있다. 또한, 제2 금속 전극(15)을 형성시키기 위하여 건식 식각 방법을 사용하여 소자 구조 중 가장 위쪽에 있는 제2 반도체층(12)에서부터 제1 반도체층(11)의 일부분까지 식각한다. 식각이 끝난 후 포토 리소그래피 공정을 이용하여 패턴을 형성하고 전자빔 증착법 등을 사용하여 제2 금속 전극(15)을 형성 한다. 이후 외부 전원과의 와이어 접촉을 위한 패드(도시하지 않음)를 형성한다. 이와 같이 제작된 발광 다이오드의 제1 금속 전극(14)과 제2 금속 전극(15)을 통해 전류를 흘리면 p-n 접합면에서 빛이 발광한다.1 is a perspective view schematically showing a structure of a general light emitting diode. As shown in FIG. 1, the
이와 같은 발광 다이오드 소자를 제조하는 공정에 있어서, 제1 금속 전극(14)을 형성한 후 제2 금속 전극(15)을 형성시키기 위하여 패터닝을 하는 공정에 대해 도면을 참조하여 자세히 살펴보기로 한다. In the process of manufacturing the light emitting diode device, a process of patterning to form the
도 2a 내지 도 2f는 포토리소그래피 기법으로 제1 금속 전극의 하부에 위치하는 제2 반도체층(12)과 제1 반도체층(11)의 일부분을 선택적으로 패터닝 하는 공정을 설명한 도면이다.2A to 2F illustrate a process of selectively patterning a portion of the
먼저, 도 2a에 도시한 바와 같이, 서로 다른 극성을 가지는 반도체층(11, 12)을 기본으로 그 사이에 활성층(11a) 등의 반도체층이 형성된 기판 위에 투명 전극(13)을 형성하고, 이어서, 도 2b에 도시한 바와 같이, 상기 투명 전극(13)이 형성된 기판 위에 포토레지스트(photo-resist)(30)를 코팅한다. First, as shown in FIG. 2A, a
도 2c에 나타낸 바와 같이, 상기 포토레지스트(30) 위에 포토마스크(40)를 위치하고 그 위에서 자외선(35)을 조사한다. 상기 포토마스크(40)에는 상기 투명 전극(13)이 놓여있지 않은 부분에만 자외선이 통과될 수 있도록 마스크 패턴(41)이 형성되어 있기 때문에 상기 투명 전극(13)이 놓여있지 않은 부분의 포토레지스트(30)에만 선택적으로 자외선이 조사된다. As shown in FIG. 2C, the
그 후, 도 2d에서와 같이, 현상(development) 용액을 이용하여 현상을 하면 자외선이 조사된 부분의 포토레지스트만 선택적으로 제거된다. 이때, 선택적으로 제거되고 남아 있는 포토레지스트(30a)는, 도면에 나타낸 바와 같이, 상기 투명 전극(13)을 포함하는 형태로 이루어지며, 따라서 상기 투명 전극보다는 그 크기가 큰 것이 일반적이다. 그 이유는 포토리소그라피 공정에서 발생할 수 있는 오정렬, 즉 기존의 패턴이 형성된 층과 새로 패턴이 형성되는 층 간에 정렬이 다소 어긋날 수 있는 것을 고려하여 여유 공간(margin)을 두어야 하기 때문이다. 이러한 여유 공간을 두는 것은 결국 불필요한 면적 부분을 두는 것이 되므로 집적도 측면에서는 불리하다.Thereafter, as shown in FIG. 2D, when development is performed using a development solution, only the photoresist of the portion to which ultraviolet rays are irradiated is selectively removed. In this case, the photoresist 30a that is selectively removed and remains is formed in a form including the
선택적으로 제거되고 남아 있는 포토레지스트(30a)를 식각 마스크로 하여 건식 식각 공정을 수행하면, 도 2e에 나타낸 바와 같이 상기 투명 전극(13)의 아래쪽에 위치한 반도체층만 선택적으로 제거된다.When the dry etching process is performed using the photoresist 30a that is selectively removed and remains as an etching mask, only the semiconductor layer positioned below the
마지막으로, 도 2f에 나타낸 바와 같이, 화학 용제를 이용해 남은 포토레지스트(30a)를 제거한다.Finally, as shown in FIG. 2F, the
이와 같은 기존의 포토리소그래피 공정으로 전극 아래 부분의 반도체층을 패터닝하는 경우에는 식각 마스크로 사용되는 포토레지스트의 패턴 형성을 위해 별도의 포토마스크 및 정렬 작업이 요구되고, 또한 오정렬(misalign)의 발생을 감안한 별도의 여유 공간을 필요로 한다.When the semiconductor layer under the electrode is patterned by such a conventional photolithography process, a separate photomask and alignment are required to form a pattern of the photoresist used as an etching mask, and further, misalignment is prevented. It requires extra space.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 전극 아래 부분의 반도체층을 패터닝하는 작업에 있어서 별도의 포토마스크 및 정렬 작업 없이도, 식각 마스크로 사용되는 포토레지스트의 패턴 형성할 수 있는 전계 발광 소자의 제조 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, in the patterning of the semiconductor layer of the lower part of the electrode, without a separate photomask and alignment operation, the pattern of the photoresist used as an etching mask can be formed in the electroluminescent device An object of the present invention is to provide a method for producing the same.
본 발명의 또 다른 목적은 전계 발광 소자의 유효 면적을 극대화 함으로써, 소자의 제조 수율을 높이도록 한다.Another object of the present invention is to maximize the effective area of the EL device, thereby increasing the manufacturing yield of the device.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 발광 다이오드의 제조 방법은, 소정의 노광용 광선에 대해 투명한 기판 위에 반도체층을 형성하는 단계; 상기 반도체층 위에 상기 노광용 광선에 대해 불투명한 전극을 형성하는 단계; 상기 전극이 형성된 기판 전면에 포토레지스트를 도포하는 단계; 상기 투명한 기판 쪽에서 상기 포토레지스트를 향해 상기 노광용 광선을 조사하는 단계; 상기 포토레지스트를 현상하여 상기 불투명한 전극이 형성된 부분을 제외한 지역만 상기 반도체층이 노출되도록 하는 단계; 상기 노출된 반도체층을 선택적으로 제거하는 단계를 포함하는 발광 다이오드의 제조 방법을 제공한다.In order to achieve the above technical problem, a method of manufacturing a light emitting diode according to the present invention includes: forming a semiconductor layer on a transparent substrate with respect to a predetermined exposure light ray; Forming an electrode opaque to the exposure light beam on the semiconductor layer; Applying a photoresist to the entire surface of the substrate on which the electrode is formed; Irradiating the exposure light beam toward the photoresist from the transparent substrate side; Developing the photoresist to expose the semiconductor layer only in an area except for a portion where the opaque electrode is formed; It provides a method of manufacturing a light emitting diode comprising the step of selectively removing the exposed semiconductor layer.
상기 노출된 반도체층을 선택적으로 제거하는 단계 이후에 열처리 공정을 이용하여 상기 불투명한 전극을 투명하게 만드는 단계를 더 포함할 수 있다. 여기서, 상기 불투명한 전극은 열처리 공정을 통해 투명하게 변하는 물질, 특히 InSn을 포함하는 물질로 이루어지는 것으로 할 수 있다.The method may further include making the opaque electrode transparent by using a heat treatment process after selectively removing the exposed semiconductor layer. Here, the opaque electrode may be made of a material that changes transparent through a heat treatment process, in particular, a material containing InSn.
상기 노광용 광선은 자외선으로 할 수 있다.The said exposure light ray can be an ultraviolet-ray.
상기 반도체층은 n형 또는 p형의 불순물로 도핑(doping)된 제1 반도체층 및 상기 제1 반도체층 위에 위치하며 제1 반도체층과 반대 극성을 가지는 불순물로 도핑된 제2 반도체층을 포함하는 복수 층으로 형성되는 것으로 할 수 있으며, 상기 노출된 반도체층을 선택적으로 제거하는 단계는 노출된 반도체층 중에서 제2 반도체층은 두께 방향으로 전부 제거하고, 제1 반도체층은 두께 방향으로 일부만 제거하는 것으로 할 수 있다. 여기서, 상기 일부 제거된 제1 반도체층에 하부 전극을 형성하는 단계를 더 포함할 수 있다.The semiconductor layer includes a first semiconductor layer doped with an n-type or p-type impurity and a second semiconductor layer positioned on the first semiconductor layer and doped with an impurity having a polarity opposite to that of the first semiconductor layer. It may be formed of a plurality of layers, wherein the step of selectively removing the exposed semiconductor layer is to remove all of the second semiconductor layer in the thickness direction of the exposed semiconductor layer, and remove only part of the first semiconductor layer in the thickness direction It can be done. The method may further include forming a lower electrode on the partially removed first semiconductor layer.
상기 투명한 기판은 사파이어, 징크옥사이드(ZnO), 실리콘카바이드(SiC) 중 어느 하나를 포함하는 것으로 할 수 있고, 상기 반도체층은 GaN, ZnSe, SiC, AlGaInN 중 어느 하나를 포함하는 것으로 할 수 있다.The transparent substrate may include any one of sapphire, zinc oxide (ZnO), and silicon carbide (SiC), and the semiconductor layer may include any one of GaN, ZnSe, SiC, and AlGaInN.
이하, 첨부된 도면을 참고로 본 발명의 실시예에 따른 발광 다이오드의 제조 방법에 대해 상세히 설명한다.Hereinafter, a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.
도 3a 내지 도 3b는 본 발명의 일 실시예에 따라 발광 다이오드의 반도체층을 패터닝 하는 공정을 설명한 도면이다.3A to 3B illustrate a process of patterning a semiconductor layer of a light emitting diode according to an embodiment of the present invention.
먼저, 도 3a에 나타낸 바와 같이, 자외선과 같은 노광용 광선이 투과할 수 있는 기판(100) 위에 제1 반도체층(110)과 제2 반도층(120)을 적층한다. 실시예로 상기 기판(100)으로 사파이어 기판, 또는 징크옥사이드(ZnO) 기판, 또는 실리콘카 바이드(SiC) 기판 등을 사용할 수 있다. 특히, 사파이어 기판은 자외선에 대해 투과성이 우수하다. First, as shown in FIG. 3A, the
상기 제1 반도체층(110)과 제2 반도체층(120)으로 질화 갈륨(GaN)계, 또는 ZnSe계, 또는 SiC계, 또는 AlGaInN계 반도체를 사용할 수 있다. 상기 제1 반도체층(110)은 p형 또는 n형으로 도핑될 수 있으며 상기 제2 반도체층(120)은 상기 제1 반도체층(110)과 반대 극성으로 도핑하여 p-n 접합면을 형성한다. 상기 제1 반도체층(110)과 상기 제2 반도체층(120) 사이에는 활성층(115)을 둘 수 있고, 각 층 사이의 계면에는 완충층(buffer layer, 미도시함)을 둘 수 있다. 상기의 제1 반도체층(110), 제2 반도체층(120), 활성층(115) 및 이들 사이에 위치하는 완충층은 모두 동일 계열 또는 유사한 계열의 반도체 물질로 형성되며, 공정 비용 및 시간을 절감하기 위한 목적 외에도 박막 고유의 특성을 활용하기 위하여, 수 ㎛ 이하의 박막으로 형성되는 것이 바람직하다.Gallium nitride (GaN) -based, ZnSe-based, SiC-based, or AlGaInN-based semiconductors may be used as the
상기 제2 반도체층(120)의 상부에는 상기 노광용 광선에 대해 불투명한 전극(130)을 형성한다. 전극의 형성 공정은 전극 물질을 직접 마스크를 이용한 진공 증착법을 이용하여 반도체층의 상부에 직접 전극 형태로 형성할 수도 있고, 보다 일반적인 방법으로는, 전극 물질을 상기 반도체층의 상부에 증착들을 통해 형성한 이후에 사진식각 공정을 통해 원하는 형태로 패터닝하는 방법을 사용할 수 있다. 이러한 전극은 도전 특성의 극대화라는 측면에서는, 가능한 공정 범위 내에서 그 두께가 클수록 유리하다.An
여기서, 상기 불투명한 전극(130)은 금속 계열 또는 산화물 계열의 일반적인 전극 물질이 사용될 수 있다. 본 발명의 일 실시예에 의해 제조되는 발광 다이오드에 있어서, 발광 효율을 높이기 위해서는 상기 제2 반도체층(120)의 상부에 위치하는 전극을 투명하게 형성하는 것이 바람직하다. 따라서 궁극적으로는 상기에서 형성된 불투명한 전극(130)을 투명한 전극으로 변환시키는 것이 바람직하다. 즉, 후술하게 되는, 본 발명에 의한 실시예의 구성상의 특성 때문에 상기 제2 반도체층(120)의 상부에 위치하는 전극(130)은 불투명한 전극으로 형성하였지만, 불투명한 전극을 필요로 하는 후속 공정이 완료된 이후에는 별도의 공정을 이용하여 상기 불투명한 전극(130)을 투명한 전극으로 변환시키는 것이 바람직하다. 이를 위해서는, 주석(Sn), 인듐(In), 또는 티타늄(Ti)의 금속 물질이나 이들의 조합, 예컨대 인듐-주석(In-Sn) 조합물 등으로 이루어지는 금속을 먼저 불투명한 전극으로 이용하고, 후속 공정에서 이들을 산화시켜서 산화물 계열의 투명 전극으로 변환시키는 방법을 적용할 수 있다. 이러한 후속 공정에 대해서는 이후에 자세히 설명하기로 한다.Here, the
이후, 도 3b에 도시한 바와 같이, 상기의 불투명한 전극(130)이 형성된 제 2 반도체층(120)의 상부 전면에 포토레지스트(300)를 도포한다. 상기 포토레지스트(300)는 노광 공정 이후 현상액으로 현상할 때 자외선에 노출된 부분만 용해되어 제거되는 포지티브(positive) 포토레지스트로 할 수 있다. 3B, the
이어서, 도 3c에 도시한 바와 같이, 상기 기판(100)이 위로 가게 뒤집은 뒤 상기 기판(100)을 통해 자외선 등의 노광용 광선(350)을 조사한다. 앞서 서술한 것과 같이, 상기 기판(100)은 상기 노광용 광선에 대해 투명하고, 상기 기판 상부 에 위치하는 반도체층(110, 115, 120)이 수 ㎛ 미만으로 비교적 얇기 때문에 자외선이 상기 기판(100)과 상기 제1 반도체층(110) 및 상기 제2 반도체층(120)을 통과해 상기 포토레지스트(300)에까지 도달하게 된다. 그러나 상기 불투명한 전극(130)은 금속과 같은 비투광성 내지 광반사성의 물질이 형성되어 있어서 자외선을 투과하지 않는다. 따라서 전극이 형성되어 있지 않는 부분의 포토레지스트(300b)만 노광되고 전극이 형성되어 있는 부분의 포토레지스트(300a)는 노광되지 않는다. 이때, 상기 기판(100)이 위로 가게 뒤집지 않고, 노광을 위한 광원을 상기 기판의 하부 쪽에 위치시키고, 상기 포토레지스트를 향해 자외선을 조사하는 노광 방법을 사용할 수도 있다.Subsequently, as shown in FIG. 3C, the
도 3c에서 도시한 노광 공정 이후는 기존의 발명의 공정과 유사하다. 즉, 선택적으로 노광된 발광 다이오드 기판을 현상액(developer)에 담가서 현상시키면, 도 3d에 도시한 것과 같이, 전극(130)이 형성된 부분의 상부에 위치하는 포토레지스트(300a)만 잔류한 채 나머지 포토레지스트 부분(도 3c의 300b)은 제거된다. 앞서 설명한 것과 같이 상기 포토레지스트는 자외선에 노출된 부분만 현상액에 의해 녹아서 제거되는 포지티브 포토레지스트를 사용하였기 때문에, 상기 불투명한 전극(130)의 상부에 위치하는 포토레지스트(300a)를 제외한 나머지 포토레지스트 부분(300b)은 자외선 등의 노광 광선과 화학 반응을 일으키게 되고, 이렇게 화학 반응을 일으킨 부분에 해당되는 포토레지스트는 현상액에 의해 용해되어 제거되는 것이다. 그 결과, 상기 불투명한 전극(130)이 형성된 부분을 제외한 지역의 제2 반도체층(120)의 상부면은 포토레지스트가 덮이지 않고 노출된 상태로 된다.After the exposure process shown in Figure 3c is similar to the process of the existing invention. That is, when the selectively exposed light emitting diode substrate is developed by immersing it in a developer, as shown in FIG. 3D, only the
이렇게 패턴을 이루며 형성된 포토레지스트(300a)를 식각 마스크로 하여, 노출된 부분의 반도체층(110, 115, 120)을 두께 방향으로 선택적으로 제거하면 도 3e에서 도시한 상태가 된다. 즉, 반응성 이온 식각(RIE) 방법이나 플라즈마 식각 방법과 같은 이방성(anisotrophic) 식각 방법을 이용해서 상기 포토레지스트(300a)가 덮이지 않은 부분 아래의 반도체층을 수직 방향으로 제거한다. 이러한 식각 공정에서 상기 노출 부분 아래의 제2 반도체층(120) 및 활성층(115)은 두께 방향으로 전부 제거되며, 제1 반도체층(110)은 두께 방향으로 일부만 제거되어 기판(100) 상에서 소정의 두께를 가지고 잔류하게 된다.When the
상기의 식각 공정이 완료되면, 식각 마스크로 사용된 상기 포토레지스트(300a)를 화학 용제로 제거한다. 반도체층에 대한 식각이 완료된 후, 포토레지스트까지 제거된 상태를 도 3f에 도시하였다.When the etching process is completed, the
이후, 열처리 공정을 이용하여 상기 불투명 전극(130)을 투명하게 만들 수 있다. 상기 불투명 전극(130)의 재료로 사용된 인듐-주석(In-Sn) 등의 물질은 산소 분위기에서 열처리를 하면, 산화 반응을 통하여서 산화물 전극을 이루게 된다. 특히, 인듐-주석 조합물의 경우에는 산화 반응을 거쳐서 인듐-주석 산화물(ITO)로 변화하게 된다. 당업자들에게 널리 알려진 바와 같이, 인듐-주석 산화물은 반도체 공정에 있어서 투명 전극으로 사용되고 있다. 즉, 발광 소자와 같이 높은 광투과율을 필요로 하는 반도체 소자에 있어서, 광투과율이 높은 절연 물질의 표면에 형성된 광투과율이 높은 박막 전극으로 사용되고 있다. Thereafter, the
상기 인듐-주석 산화물의 형성을 위한 열처리 공정의 조건은 온도는 400~700 도, 질소 혹은 질소와 산소가 혼합된 분위기, 열처리 시간은 10초~10분 정도이며, 상기 열처리 공정은 패턴 형성이 완료된 이후, 즉 식각 마스크로 사용된 포토레지스트가 제거된 이후의 임의의 단계에서 진행이 가능하다.The conditions of the heat treatment process for the formation of the indium-tin oxide is a temperature of 400 ~ 700 degrees, the atmosphere mixed with nitrogen or nitrogen and oxygen, the heat treatment time is about 10 seconds to 10 minutes, the heat treatment process is completed pattern formation Thereafter, it is possible to proceed at any stage after the photoresist used as the etch mask is removed.
도 4는 기판 상에 반도체 다이오드 소자를 구현하기 위한 일련의 공정이 완료된 상태를 나타낸다.4 illustrates a state in which a series of processes for implementing a semiconductor diode device on a substrate are completed.
상기 공정에서 일부 제거된 반도체층에 하부 전극(150)을 형성하고, 상기 불투명 전극(130) 위에 상부 전극(140)을 형성하여, 상기 반도체층(110, 115, 120)을 두께 방향으로 가로질러서 전류가 흐를 수 있는 구조를 완성한다. The
외부 전원과 연결되는 패드 전극의 역할을 하게 되는 상부 전극(140)은 투명 전극 여부에 구애받지 않고, 전도성이 우수하고 하부층과 접착 특성이 우수한 물질로 형성된다.The
상기와 같이, 불투명한 전극을 이용하여 패턴 형성을 위한 노광 공정을 진행하고, 그 이후 상기 불투명한 전극을 투명 전극으로 전환시킴으로써, 발광 다이오드의 발광 효율 및 전류 분포에 대한 손실 없이 제조 공정을 진행할 수 있다.As described above, an exposure process for pattern formation is performed using an opaque electrode, and then the opaque electrode is converted into a transparent electrode, whereby the manufacturing process can be performed without loss of light emission efficiency and current distribution of the light emitting diode. have.
이렇게 제조된 전계 발광 다이오드 소자는 실제로 빛을 발생시키는 부분의 면적인 유효 면적을 극대화할 수 있다.The electroluminescent device thus manufactured can maximize the effective area of the area that actually generates light.
도 5에서 도면 (a)는 기존의 방식에 의해서 제작된 발광 다이오드의 단면도이고, 도면 (b)는 본 발명의 실시예에 의해 제작된 발광 다이오드의 단면도이다. 발광 다이오드의 유효 면적은 도 5에서 점선으로 구분지은 것과 같이, 반도체층 상부의 투명 전극(13, 130)의 유효 면적과 거의 일치하게 된다. 즉, 투명 전극과 반 도체층(12, 120) 사이에 포토 마스크 작업상의 오정렬을 대비한 여유 간격을 두고 있는 도면 (a)의 발광 다이오드와 달리, 본 발명의 실시예에 의해 제작된 발광 다이오드의 경우, 상기와 같은 오정렬을 대비한 여유 간격을 둘 필요가 없으므로, 상기 여유 간격에 해당되는 만큼의 면적을 이득으로 가지게 된다.In FIG. 5, (a) is a cross sectional view of a light emitting diode manufactured by a conventional method, and (b) is a sectional view of a light emitting diode manufactured by an embodiment of the present invention. The effective area of the light emitting diode is substantially coincident with the effective areas of the
상기와 같은 실시예에 의한 제조 방법에 의해서 발광 다이오드의 유효 면적을 8% 증가시키는 경우, 발광 다이오드 소자의 광의 세기는 5% 넘게 검출되는 것을 확인할 수 있었다.When the effective area of the light emitting diode is increased by 8% by the manufacturing method according to the above embodiment, it was confirmed that the light intensity of the light emitting diode element is detected to be more than 5%.
이상에서는 현재로서 실질적이라 고려되는 실시예를 참고로 본 발명을 설명하였으나, 본 발명은 상기 실시예에 한정되는 것으로 이해되어서는 안 된다. 오히려, 전술한 본 발명의 실시예로부터 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 변경되어 균등하다고 인정되는 범위의 모든 변경을 포함하는 것으로 해석되어야 한다.In the above, the present invention has been described with reference to the presently considered embodiments, but the present invention should not be understood as being limited to the above embodiments. Rather, it should be construed as including all modifications of the range which are easily changed by those skilled in the art from the above-described embodiment of the present invention and considered equivalent.
본 발명의 실시예에 따르면, 상부 전극 형성 이후에 전극 아래 부분의 반도체층을 패터닝하는 작업에 있어서, 별도의 포토마스크 및 정렬 작업 없이도, 식각 마스크로 사용되는 포토레지스트의 패턴을 할 수 있으므로, 기존 공정에 비해 공정 시간 및 공정 비용을 줄일 수 있고, 전극과 하부 반도체층 패턴 간의 오정렬(misalign) 발생으로 인한 소자 불량을 방지할 수 있다.According to the exemplary embodiment of the present invention, in the operation of patterning the semiconductor layer under the electrode after the formation of the upper electrode, the photoresist used as an etching mask can be patterned without a separate photomask and alignment operation. Compared to the process, process time and process cost can be reduced, and device defects due to misalignment between the electrode and the lower semiconductor layer pattern can be prevented.
또한, 전계 발광 다이오드 소자의 유효 면적을 극대화할 수 있고, 이에 따라 소자의 크기를 줄임으로써 제조 수율을 높일 수 있다.In addition, it is possible to maximize the effective area of the EL device, thereby increasing the manufacturing yield by reducing the size of the device.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046143A KR100873187B1 (en) | 2007-05-11 | 2007-05-11 | Manufacturing method of light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070046143A KR100873187B1 (en) | 2007-05-11 | 2007-05-11 | Manufacturing method of light emitting diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080100058A KR20080100058A (en) | 2008-11-14 |
| KR100873187B1 true KR100873187B1 (en) | 2008-12-10 |
Family
ID=40286865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070046143A KR100873187B1 (en) | 2007-05-11 | 2007-05-11 | Manufacturing method of light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100873187B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931299A (en) * | 2012-11-20 | 2013-02-13 | 无锡华润华晶微电子有限公司 | Laser etching method for light-emitting diode |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374611B1 (en) * | 2012-04-13 | 2014-03-17 | (재)한국나노기술원 | Fabrication Methods of Vertical Structured Light Emitting Diodes |
| KR101303015B1 (en) * | 2012-04-13 | 2013-09-03 | (재)한국나노기술원 | Fabrication methods of vertical structured light emitting diodes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655162B1 (en) | 2005-06-24 | 2006-12-08 | (주)더리즈 | Fabrication method of passivation layer for light emitting devices |
-
2007
- 2007-05-11 KR KR1020070046143A patent/KR100873187B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100655162B1 (en) | 2005-06-24 | 2006-12-08 | (주)더리즈 | Fabrication method of passivation layer for light emitting devices |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931299A (en) * | 2012-11-20 | 2013-02-13 | 无锡华润华晶微电子有限公司 | Laser etching method for light-emitting diode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080100058A (en) | 2008-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319163B2 (en) | Nanowire light emitting device and manufacturing method thereof | |
| JP2013034010A (en) | Vertical light-emitting device | |
| KR100873187B1 (en) | Manufacturing method of light emitting diode | |
| JP2013532908A (en) | Manufacturing method of nanoimprint mold, manufacturing method of light emitting diode using nanoimprint mold manufactured by this method, and light emitting diode manufactured by this method | |
| KR101203137B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
| US20090212276A1 (en) | Light-emitting diode device and a fabrication method thereof | |
| CN110504281A (en) | The manufacturing method of array of display | |
| KR101239852B1 (en) | GaN compound semiconductor light emitting element | |
| CN102064252A (en) | LED (Light Emitting Diode) and manufacturing method thereof | |
| US8618572B2 (en) | Light-emitting device and method for manufacturing the same | |
| KR20160092635A (en) | Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method | |
| CN111446335A (en) | Light emitting diode and preparation method thereof | |
| CN109920888B (en) | Light emitting diode chip and manufacturing method thereof | |
| US7192794B2 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
| US9768359B2 (en) | Semiconductor device, method for manufacturing same, light-emitting diode, and method for manufacturing same | |
| CN110504280A (en) | Array of display | |
| CN109920887B (en) | Light emitting diode chip and manufacturing method thereof | |
| US10396246B2 (en) | Optoelectronic device and method for manufacturing the same | |
| CN113410362B (en) | LED chip and manufacturing method and application thereof | |
| CN103367579B (en) | A kind of current barrier layer of light emitting semiconductor device and preparation method thereof | |
| JP2004274061A (en) | Method of manufacturing compound semiconductor light emitting element | |
| TWI708104B (en) | Display array | |
| US20230378395A1 (en) | Optoelectronic device with a contact layer and a roughened layer arranged thereon, and production method | |
| KR100239485B1 (en) | Method for manufacturing led | |
| KR20030017240A (en) | Method for formming organic electro luminescence display having front emitting structure and apparatus thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110812 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |