KR100867482B1 - 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로 - Google Patents

박막트랜지스터 액정표시장치의 드라이브 아이씨 회로 Download PDF

Info

Publication number
KR100867482B1
KR100867482B1 KR1020010089132A KR20010089132A KR100867482B1 KR 100867482 B1 KR100867482 B1 KR 100867482B1 KR 1020010089132 A KR1020010089132 A KR 1020010089132A KR 20010089132 A KR20010089132 A KR 20010089132A KR 100867482 B1 KR100867482 B1 KR 100867482B1
Authority
KR
South Korea
Prior art keywords
signal
data
drive
lcd
tft
Prior art date
Application number
KR1020010089132A
Other languages
English (en)
Other versions
KR20030058618A (ko
Inventor
정운형
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020010089132A priority Critical patent/KR100867482B1/ko
Publication of KR20030058618A publication Critical patent/KR20030058618A/ko
Application granted granted Critical
Publication of KR100867482B1 publication Critical patent/KR100867482B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 박막트랜지스터 액정표시장치(TFT-LCD)의 드라이브 IC 회로에 관한 것으로, 시프트 레지스터의 인에이블 신호 즉, 데이타 캐리 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하므로써, LCD 드라이브 IC의 신호선을 감소시킬 수 있다. 이를 위한 본 발명에 의한 액정표시장치(TFT-LCD)의 드라이브 IC 회로는, TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이의 제어신호 중 데이타 캐리 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하고, 신호 처리를 위하여 상기데이타 캐리 신호(STH)의 라이징 에지와 폴링 에지를 동시에 사용하여 신호선을 줄인 것을 특징으로 한다.

Description

박막트랜지스터 액정표시장치의 드라이브 아이씨 회로{CIRCUIT OF DRIVE IC FOR TFT-LCD}
도 1은 종래 기술에 따른 TFT-LCD의 구동 회로를 나타낸 블록도
도 2는 종래 기술에 따른 드라이브 IC부의 내부 구성을 나타낸 블록도
도 3은 종래 TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이에 사용되는 제어 신호의 동작 파형도
도 4는 본 발명에 의한 TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이에 사용되는 제어 신호의 동작 파형도
(도면의 주요 부분에 대한 부호의 설명)
DE : 데이타 인에이블 신호 MCLK : 메인 클럭
STH : 데이타 래치 인에이블 신호 POL : 출력 극성 신호
LOAD : 데이타 출력 신호
본 발명은 박막트랜지스터 액정표시장치(TFT-LCD)의 드라이브 IC 회로에 관한 것으로, 특히 시프트 레지스터(Shift Resistor)의 인에이블 신호 즉, 데이타 캐 리(Carry) 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하므로써, LCD 드라이브 IC의 신호선을 감소시킨 TFT-LCD의 드라이브 IC 회로에 관한 것이다.
도 1은 종래 기술에 따른 TFT-LCD의 드라이브 IC 회로를 나타낸 블록도로서, 트랜스미터(Transmitter) IC부(10), 타이밍 컨트롤러(Timing Controller)부(20), 소스 드라이브 IC부(30) 및 게이트 드라이브 IC부(40)를 구비한다.
상기 트랜스미터(Transmitter) IC부(10)는 클럭 신호(clk), 데이타 인에이블신호(DE), 데이타 신호(data)를 타이밍 컨트롤러부(20)로 출력한다.
상기 타이밍 컨트롤러부(20)는 상기 트랜스미터 IC부(10)에서 출력된 상기 클럭 신호(clk), 상기 데이타 인에이블신호(DE), 상기 데이타 신호(data)를 수신하며, 상기 소스 드라이브 IC부(30)와 상기 게이트 드라이브 IC부(40)에 액정패널 구동신호를 발생한다.
상기 타이밍 컨트롤러부(20)에서 상기 소스 드라이브 IC부(30)로 발생되는 신호는 데이타 캐리 신호(STH), 구동 신호(CPH), 화소 데이타 신호(data), 출력 극성(output polarity) 신호(POL) 및 데이타 래치 신호(LOAD) 등이 있다. 그리고, 상기 타이밍 컨트롤러부(20)에서 상기 게이트 드라이브 IC부(40)로 발생되는 신호는 구동 신호(STV)(CPV) 등이 있다.
상기 타이밍 컨트롤러부(20)의 주된 역할을 호스트 인터패이스(Host Interface)를 통해 화소 데이타 신호(RGB)를 받아 각 소스 드라이브 IC로 데이타를 분배하고, 게이트 드라이브 IC를 제어한다.
상기 소스 드라이브 IC부(30)는 상기 타이밍 컨트롤러부(20)에서 도트 클럭(dot clock)에 맞추어 순차적으로 들어 오는 RGB 각각의 데이타를 래치하여 점순차 방식의 타이밍 체계를 선순차 방식으로 바꾼다.
도 2는 종래 기술에 따른 드라이브 IC부의 내부 구성을 나타낸 블록도이다.
도시된 바와 같이, 상기 드라이브 IC는 시프트 레지스터부(51), 제 1 래치부(53), 제 2 래치부(55), D/A 변환부(57) 및 출력 회로부(59)로 구성된다.
영상 데이타를 처리하는 시프트 레지스터부(51)와 그 처리를 위한 제어 신호인 데이타 캐리 신호(STH), 클럭신호(CLK) 그리고 데이터 래치 신호(LOAD)와 극성 신호(POL)들이 있다.
상기 드라이브 IC는 매 수평 라인 주기마다 제 1 래치부(53)에 저장된 데이타를 제 2 래치부(55)로 트랜스퍼(transfer) 인에이블 신호에 맞추어 전달된다. 제 2 래치부(55)에 저장된 데이타는 D/A 변환(57)에서 아날로그 전압으로 전환되고, 이어 전류 버퍼(출력 회로부(59))를 거쳐 데이타 라인에 인가된다.
도 3은 종래 기술에 따른 TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이에 사용되는 제어 신호의 동작 파형도이다.
종래 기술에 따른 TFT-LCD의 드라이브 IC 회로에 있어서, TFT-LCD 모듈의 컨트롤 IC에서 화소 구동 드라이브 IC의 영상 데이타와 제어 신호는 인쇄 회로 기판상에서 버스(BUS)형태로 전송이 된다. 이때, 36개 내지 48개 영상 데이타 신호와 10여개의 제어 신호는 설계시 매우 고난이도의 기술을 필요로 한다. 기존의 LCD 드라이버 IC의 데이타는 기본 영상 데이타 및 여러 신호 처리를 위한 데이타를 포 함하여야 하기에 줄여야 할 필요성이 있다. 특히, 해상도와 데이타 비트가 올라감에 있어 또 PCB의 최적 설계를 위하여 신호의 감소는 특히 필요하다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 시프트 레지스터(Shift Resistor)의 인에이블 신호 즉, 데이타 캐리(Carry) 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하므로써, LCD 드라이브 IC의 신호선을 감소시킨 TFT-LCD의 드라이브 IC 회로를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 TFT-LCD의 드라이브 IC 회로는,
TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이의 제어신호 중 데이타 캐리 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하고, 신호 처리를 위하여 상기데이타 캐리 신호(STH)의 라이징 에지와 폴링 에지를 동시에 사용하여 신호선을 줄인 것을 특징으로 한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 4는 본 발명에 의한 TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이에 사용되는 제어 신호의 동작 파형도이다.
먼저, 본 발명은 제어 신호를 감소시키기 위하여, 데이타 캐리 신호(STH)와 데이타 트랜스퍼(transfer) 신호 또는 데이터 래치 신호(LOAD)를 동시에 쓰는 방법을 창안하였다.
현재 쓰이고 있는 데이타 래치 신호(LOAD)는 일반적으로 라이징 에지(rising edge)에서 데이타 래치를 시작하고 폴링 에지(falling edge)에서 출력을 시작하는 방법이 쓰이고 있다.
그러나, 데이타 래치 신호만 쓰고 출력은 일정시간(63 clk) 이후 출력하는 방법도 쓰이고 있다. 이는 데이타 캐리 신호(STH)의 폴링시 데이타를 인식하지 않으므로 두 신호의 폴링 에지는 쓰지 않고 사용된다.
이점을 고려하여 한 신호로 라이징 및 폴링 에지 트리거(trigger)를 동시에 사용한다면 한 신호를 감소시킬 수 있다. 즉, 데이터 래치 신호선을 줄이기 위해서 기존의 데이터 캐리 신호는 라이징 에지를 그대로 사용하고, 데이터 캐리 신호의 폴링 에지를 상기 데이터 래치 신호로 사용함으로써, 하나의 신호선을 통해 상기 데이터 캐리 신호 및 데이터 래치 신호를 출력할 수 있다.
여기서, 고려해야 할 문제가 첫째는 일반적으로 사용하고 있는 데이타 래치 신호(LOAD)의 폴링 에지로 최종 아날로그 출력 기간을 쓰지 못한다는 것이다. 이는 위에서 언급한 바와 같이, 일정 시간 뒤 출력을 하는 방법을 이용하면 된다.
두번째는 한개의 드라이브 IC에서는 문제가 되지 않는 문제로, 병렬로 여러 드라이브 IC를 사용할 경우 문제이다.
일반적으로 현재 TFT-LCD 패널을 구동하기 위해서는 8개 이상의 드라이브 IC를 사용한다. 이때, 각 데이타 캐리 신호(STH)와 데이타 래치 신호(LOAD)와의 간격이 모두 다르다는 문제이다.
일반적인 현재 구동 방식은 두번째 IC 부터는 첫번째 드라이브 IC의 신호(STH2)를 받아 쓰고 있다. 이 간격의 문제는 STH2 신호의 생성에서 간격을 조절하여 생성하면 된다. 그 방법으로 첫 데이타 래치 신호(LOAD)의 간격을 포함한 데이타 캐리 신호(STH)를 재 생성하는 방법으로 간격을 조절하면 된다.
이와 같이, 본 발명은 TFT-LCD의 타이밍 컨트롤러와 드라이브 IC 사이의 제어신호 중 데이타 캐리 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하고, 신호 처리를 위하여 데이타 캐리 신호(STH)의 라이징 에지와 폴링 에지를 동시에 사용하므로써, 신호선을 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 박막트랜지스터 액정표시장치(TFT-LCD)의 드라이브 IC 회로는, 시프트 레지스터(Shift Resistor)의 인에이블 신호 즉, 데이타 캐리(Carry) 신호(STH)와 데이타 래치 신호(LOAD)를 동시에 사용하므로써, LCD 드라이브 IC의 신호선을 감소시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (1)

  1. 호스트 인터패이스를 통해 화소 데이터 신호를 받아 각소스 드라이브 아이씨로 데이터를 분배하고, 게이트 드라이브 아이씨를 제어하는 타이밍 컨트롤러로부터 데이터 캐리 신호와 데이터 래치 신호를 인가받는 드라이브 아이씨 회로에 있어서, 데이터 래치 신호선을 줄이기 위해서 데이터 캐리 신호의 폴링 에지를 상기 데이터 래치 신호로 사용하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 드라이브 IC 회로.
KR1020010089132A 2001-12-31 2001-12-31 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로 KR100867482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089132A KR100867482B1 (ko) 2001-12-31 2001-12-31 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089132A KR100867482B1 (ko) 2001-12-31 2001-12-31 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로

Publications (2)

Publication Number Publication Date
KR20030058618A KR20030058618A (ko) 2003-07-07
KR100867482B1 true KR100867482B1 (ko) 2008-11-10

Family

ID=32216517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089132A KR100867482B1 (ko) 2001-12-31 2001-12-31 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로

Country Status (1)

Country Link
KR (1) KR100867482B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017987A (ko) * 1995-11-28 1998-06-05 김광호 액정 표시 장치의 타이밍 제어장치
KR19980083648A (ko) * 1997-05-16 1998-12-05 구자홍 액정표시장치의 구동회로
KR20010015397A (ko) * 1999-07-23 2001-02-26 야스카와 히데아키 전기 광학 장치, 그 구동방법, 그 주사선 구동회로 및전자기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017987A (ko) * 1995-11-28 1998-06-05 김광호 액정 표시 장치의 타이밍 제어장치
KR19980083648A (ko) * 1997-05-16 1998-12-05 구자홍 액정표시장치의 구동회로
KR20010015397A (ko) * 1999-07-23 2001-02-26 야스카와 히데아키 전기 광학 장치, 그 구동방법, 그 주사선 구동회로 및전자기기

Also Published As

Publication number Publication date
KR20030058618A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
JP4904641B2 (ja) 液晶表示制御回路
US6937233B2 (en) Liquid crystal display
US20090201274A1 (en) Timing Signal Generating Circuit, Electronic Apparatus, Display Apparatus, Image-Reception Apparatus, and Driving Method
KR20070013342A (ko) 액정 패널 구동 회로 및 액정 표시 장치
US6130657A (en) Liquid crystal display device
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
US6437775B1 (en) Flat display unit
KR100821016B1 (ko) 액정 표시 장치
KR100365499B1 (ko) 액정표시장치의 구동방법 및 장치
CN101000750A (zh) 液晶显示器
JPH10282939A (ja) 液晶表示装置
JP2003084721A (ja) 表示装置用駆動回路装置とそれを利用した表示装置
KR100618673B1 (ko) 액정 표시 장치를 구동하는 장치
Washio et al. 18.4: TFT‐LCDs with Monolithic Multi‐Drivers for High Performance Video and Low‐Power Text Modes
KR100867482B1 (ko) 박막트랜지스터 액정표시장치의 드라이브 아이씨 회로
KR20140082488A (ko) 액정표시장치 및 그 구동방법
KR101809747B1 (ko) 액정표시장치
KR100559221B1 (ko) 티에프티 엘씨디용 타이밍 컨트롤러
KR20070004281A (ko) 표시장치 및 이의 구동방법
KR100619161B1 (ko) 액정표시장치의 구동회로
JP2001265291A (ja) 液晶パネルの駆動回路及び画像表示装置
KR20050048350A (ko) 액정표시장치의 구동장치 및 구동방법
KR20060135376A (ko) 액정표시장치의 데이터 구동장치
KR100331886B1 (ko) 액정구동장치
KR20070047112A (ko) 액정 디스플레이 장치 및 게이트 구동 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11