KR100855965B1 - 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법 - Google Patents

서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법 Download PDF

Info

Publication number
KR100855965B1
KR100855965B1 KR1020070001180A KR20070001180A KR100855965B1 KR 100855965 B1 KR100855965 B1 KR 100855965B1 KR 1020070001180 A KR1020070001180 A KR 1020070001180A KR 20070001180 A KR20070001180 A KR 20070001180A KR 100855965 B1 KR100855965 B1 KR 100855965B1
Authority
KR
South Korea
Prior art keywords
input
memory device
voltage
cell
output lines
Prior art date
Application number
KR1020070001180A
Other languages
English (en)
Other versions
KR20080064369A (ko
Inventor
박준민
강상범
조우영
오형록
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070001180A priority Critical patent/KR100855965B1/ko
Priority to US11/958,432 priority patent/US7701747B2/en
Publication of KR20080064369A publication Critical patent/KR20080064369A/ko
Application granted granted Critical
Publication of KR100855965B1 publication Critical patent/KR100855965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes

Landscapes

  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

서브 셀 어레이를 구비하는 양방향성 R R A M 및 이를 이용하는 데이터 기입 방법이 개시된다. 본 발명의 실시예에 따른 셀 양단 전압의 극성에 따라 데이터 값이 결정되는 비휘발성 메모리 장치는 적어도 하나 이상의 입출력 라인을 포함하는 소정수의 서브 셀 어레이들을 포함하는 메모리 셀 어레이를 구비한다. 상기 서브 셀 어레이들 각각 독립된 X-디코더 및 드라이버를 구비한다. 본 발명에 따른 양방향성 R R A M 및 이를 이용하는 데이터 기입 방법은 독립된 X-디코더 및 드라이버를 구비하는 서브 셀 어레이들을 구비함으로써 비록 데이터 값이 다른 경우에도 동시에 기입 동작을 수행할 수 있는 장점이 있다.
양방향성 RRAM, 서브 셀 어레이, 비휘발성 메모리

Description

서브 셀 어레이를 구비하는 양방향성 ＲＲＡＭ 및 이를 이용하는 데이터 기입 방법{Bi-directional Resistive Random Access Memory including sub cell array and writing method using thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1는 양방향성 RRAM의 셀 구조를 개략적으로 나타내는 도면이다.
도 2는 도 1의 셀 특성을 나타내는 그래프이다.
도 3의 (a) 및 (b)는 도 1의 셀에 데이터를 기입하는 동작을 개략적으로 나타내는 도면이다.
도 4는 도 3의 (a)의 기입 동작을 보다 자세하게 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 양방향성 RRAM을 개략적으로 나타내는 블럭도이다.
도 6은 본 발명의 다른 실시예에 따른 양방향성 RRAM을 개략적으로 나타내는 블럭도이다.
도 7은 도 6의 서브 셀 어레이를 보다 자세히 나타내는 도면이다.
본 발명은 비휘발성 메모리 장치에 관한 것으로서, 특히 독립된 X-디코더 및 드라이버를 갖는 서브 셀 어레이들을 구비하여 데이터 값이 다른 경우에도 동시에 기입 동작을 수행할 수 있는 양방향성 R R A M 및 이를 이용하는 데이터 기입 방법에 관한 것이다.
차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, FLASH 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구되고 있다. 현재 PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상기와 같은 요구에 부응하는 차세대 메모리 장치로 거론되고 있다.
도 1는 양방향성 RRAM의 셀 구조를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 양방향성 RRAM은 나노믹(non-ohmic) 물질 및 저항 가변 소자를 구비한다. RRAM은 저항 가변 소자의 저항값 변화를 이용하여 데이터를 기입한다. 저항 가변 소자는 제 1 전극과 제 2 전극사이에 저항 가변체(Resistance variable substance)를 구비한다.
저항 가변체는 인가되는 전압 또는 전류에 따라서 저항값이 변한다. 단방향성(uni-directional) RRAM의 경우, 인가되는 전압 또는 전류의 크기에 따라서 저항값이 변한다. 반면, 양방향성(bi-directional) RRAM의 경우, 인가되는 전압 또는 전류의 크기 및 방향에 따라서 저항값이 변한다.
도 1의 양방향성 RRAM은 나노믹 물질을 구비함으로써 상기와 같은 양방향성을 실현한다. 나노믹 물질은 소정의 전압 범위(-3V ~ 3V) 내에서는 고저항 상태를 갖는다. 따라서, 저항 가변 소자에 전류가 인가되지 아니한다. 반면, 상기 소정의 전압 범위 이외(-3V 이하 또는 3V 이상)에서는 저저항 상태를 갖는다. 따라서, 저항 가변 소자에 전류를 인가한다. 나노믹 물질 및 저항 가변 소자를 구비하는 양방향성 RRAM에 대해서는 미국등록특허 제 6,909,632 호에 보다 자세히 설명된다.
도 2는 도 1의 셀 특성을 나타내는 그래프이다.
도 1 및 도 2를 참조하면, 저항 가변체에 6V의 기입 전압(VW)이 인가되면, 대응되는 셀은 제 1 저항값을 갖는다. 반면, 저항 가변체에 -6V의 기입 전압(-VW)이 인가되면, 대응되는 셀은 제 2 저항값을 갖는다.
양방향성 RRAM에서 데이터 "1"은 셀이 제 1 저항값을 갖는 경우로, 데이터 "0"은 셀이 제 2 저항값을 갖는 경우로 설정될 수 있다. 즉, 양방향성 RRAM에서, 데이터 "1" 및 "0"은 서로 셀 양단 전압의 크기는 동일하나 극성이 반대인 기입 전압을 사용하여 기입할 수 있다.
도 3의 (a) 및 (b)는 도 1의 셀에 데이터를 기입하는 동작을 개략적으로 나타내는 도면이다.
도 3의 (a)를 참조하면, 워드 라인(WL)에 3V를 인가하고 비트 라인(BL)에 -3V를 인가함으로써 데이터 "0"이 셀(동그라미 표시)에 기입된다. 반면, 워드 라인(WL)에 -3V를 인가하고 비트 라인(BL)에 3V를 인가함으로써 데이터 "1"이 셀에 기입된다. 이때, 비선택된 워드 라인(WL`) 및 비트 라인(BL`)에는 0V가 인가된다.
도 3의 (b)를 참조하면, 워드 라인(WL)에 6V를 인가하고 비트 라인(BL)에 0V를 인가하며 비선택된 워드 라인(WL`) 및 비트 라인(BL`)에 3V를 인가함으로써, 데이터 "0"이 셀에 기입된다. 반면, 워드 라인(WL)에 0V를 인가하고 비트 라인(BL)에 -6V를 인가하며 비선택된 워드 라인(WL`) 및 비트 라인(BL`)에 -3V를 인가함으로써. 데이터 "1"이 셀에 기입된다.
다만, 도 3의 (b)와 같이 기입 전압(VW = 6V, -VW = -6V)을 워드 라인 또는 비트 라인에 인가하여 데이터를 기입하는 경우는 데이터 값에 따라 비선택된 워드 라인 및 비트 라인의 전압이 달라지는 바, 도 3의 (a)의 기입 전압의 1/2 전압(1/2VW = 3V, -1/2VW = -3V)을 워드 라인 또는 비트 라인에 인가하여 데이터를 기입하는 것이 보다 효율적이라 할 수 있다. 이하에서는, 설명의 편의를 위해 도 3의 (a)와 같이 동작하는 양방향성 RRAM에 대하여 기술한다.
도 4는 도 3의 (a)의 기입 동작을 보다 자세하게 나타내는 도면이다.
도 4를 참조하면, 입출력 라인들(IO0 ~ IO15)이 워드 라인(WLi, WLj)을 공유한다. 즉, 메모리 셀 어레이의 모든 입출력 라인들(IO0 ~ IO15)이 하나의 X-디코더 및 드라이버를 공유한다.
그런데, 하나의 워드 라인(WLi)에는 도 3의 (a)의 극성이 다른 바이어스 전압(1/2VW = 3V, -1/2VW = -3V)을 동시에 인가할 수 없다. 따라서, 워드 라인을 공유하는 입출력 라인들 중 기입하고자 하는 데이터 값이 다른 입출력 라인이 하나라도 존재한다면, 모든 입출력 라인들에 대해 데이터를 동시에 기입할 수 없는 문제가 발생한다.
본 발명이 이루고자하는 기술적 과제는 기입하고자 하는 데이터 값이 다른 경우에도 기입 동작을 수행할 수 있는 양방향성 RRAM을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 기입하고자 하는 데이터 값이 다른 경우에도 기입 동작을 수행할 수 있는 양방향성 RRAM에서의 데이터 기입 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 셀 양단 전압의 극성에 따라 데이터 값이 결정되는 비휘발성 메모리 장치는 적어도 하나 이상의 입출력 라인을 포함하는 소정수의 서브 셀 어레이들을 포함하는 메모리 셀 어레이를 구비한다. 상기 서브 셀 어레이들 각각 독립된 X-디코더 및 드라이버를 구비한다.
상기 X-디코더 및 드라이버는 대응되는 워드 라인을 활성화하고, 상기 활성화된 워드 라인에 데이터 값에 따른 바이어스 전압을 인가한다. 상기 서브 셀 어레이들은 각각 포함되는 워드 라인들을 공유하는 복수개의 입출력 라인들을 구비할 수 있다. 바람직하게는 상기 서브 셀 어레이들은 각각 4 개의 입출력 라인들을 구비한다.
상기 서브 셀 어레이들은 각각 상기 입출력 라인들에 대응되는 Y-디코더들 및 기입 드라이버들을 구비한다. 상기 비휘발성 메모리 장치는 포함되는 서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화/하고, 상기 데이터 값에 따른 바이어스 전압을 상기 활성화된 입출력 라인에 인가한다. 상기 비휘발성 메모리 장치는 포함되는 서브 셀 어레이를 같이하는 입출력 라인들을 순차적으로 활성화한다.
바람직하게는 상기 서브 셀 어레이들은 각각 하나의 입출력 라인을 구비한다. 상기 서브 셀 어레이들은 각각 상기 입출력 라인에 대응되는 Y-디코더 및 드라이버를 구비한다.
상기 바이어스 전압은 상기 데이터의 기입 전압에 상응한다. 상기 기입 전압은 상기 데이터 값에 따라 크기는 동일하나 극성이 반대이다.
상기 비휘발성 메모리 장치는 양방향성 RRAM(Resistive Random Access Memory)이다. 상기 양방향성 RRAM은 나노믹(non-ohmic) 디바이스 및 저항 가변 물질을 구비한다. 나노믹 디바이스는 상기 셀 양단 전압이 일정 전압 범위 내인 경우에는 고저항 상태 물질로서 동작하고 상기 전압 범위 이외에서는 저저항 상태로 동작한다. 저항 가변 물질은 상기 나노믹 디바이스가 저저항 상태인 경우, 상기 셀 양단 전압의 극성에 따라 다른 저항값을 갖는다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 셀 양단 전압의 극성에 따라 데이터 값이 결정되는 비휘발성 메모리 장치에서의 데이터 기입 방법은, 서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화하여, 상기 데이터 값에 따른 바이어스 전압을 상기 활성화된 입출력 라인들에 인가하는 단계 및 상기 서브 셀 어레이를 달리하는 워드 라인들을 상기 데이터 값에 따른 바이어 스 전압을 상기 활성화된 워드 라인들에 인가하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 본 발명의 실시예에 따른 양방향성 RRAM을 개략적으로 나타내는 블럭도이다.
도 5를 참조하면, 도 5의 서브 셀 어레이들(SCA0 ~ SCA15)은 각각 대응되는 1 개의 입출력 라인(IO0 ~ IO15)을 구비한다. 도 5의 서브 셀 어레이들(SCA0 ~ SCA15)은 또한, 각각 독립된 X-디코더/드라이버(X DEC & DRV0 ~ X DEC & DRV15) 및 Y-디코더/드라이버(Y DEC & WDRV00 ~ Y DEC & WDRV015)를 구비한다. 예를 들어, 제 1 서브 셀 어레이(SCA0)는 입출력 라인(IO0), X-디코더/드라이버(X DEC & DRV0) 및 Y-디코더/드라이버(Y DEC & WDRV00)를 구비한다.
이렇게 도 5의 양방향성 RRAM은 서브 셀 어레이들(SCA0 ~ SCA15)이 각각의 입출력 라인에 대응되는 X-디코더/드라이버 및 Y-디코더/드라이버를 따로 구비함으로써, 동시에 모든 입출력 라인들에 대한 기입 동작을 수행할 수 있다. 다만, 전류 펌핑(pumping) 제한 등의 문제로 16개의 입출력 라인(IO)에 대하여 X4로 4번에 걸쳐 기입 동작을 수행하는 스킴을 채택하는 시스템에서는 다음의 도 6과 같이 서브 셀 어레이를 구성할 수 있다.
도 6는 본 발명의 다른 실시예에 따른 양방향성 RRAM을 개략적으로 나타내는 블럭도이다.
도 7은 도 6의 서브 셀 어레이를 보다 자세히 나타내는 도면이다.
도 6 및 도 7을 참조하면, 본 발명의 실시예에 따른 양방향성 RRAM(100)의 셀들은 나노믹(non-ohmic) 디바이스 및 저항 가변 물질을 구비한다. 나노믹 디바이스는 상기 셀 양단 전압이 일정 전압 범위 내인 경우에는 고저항 상태 물질로서 동작하고 상기 전압 범위 이외에서는 저저항 상태로 동작한다. 저항 가변 물질은 상기 나노믹 디바이스가 저저항 상태인 경우, 상기 셀 양단 전압의 극성에 따라 다른 저항값을 갖는다. 이에 대한 보다 자세한 설명은 전술되어 있으므로 생략한다.
본 발명의 실시예에 따른 양방향성 RRAM(100)은 소정수의 서브 셀 어레이들(SCA0 ~ SCA3)을 포함하는 메모리 셀 어레이를 구비한다. 서브 셀 어레이들(SCA0 ~ SCA3)은 각각의 독립된 X-디코더 및 드라이버(X DEC & DRV0 ~ X DEC & DRV3)를 구비한다.
도 5의 서브 셀 어레이들(SCA0 ~ SCA3)은 각각 4 개의 입출력 라인들을 포함한다. 서브 셀 어레이들(SCA0 ~ SCA3)은 또한 각각 상기 입출력 라인들에 대응되는 Y-디코더들 및 드라이버들을 구비한다.
예를 들어, 도 7의 제 1 서브 셀 어레이(SCA0)는 독립된 X-디코더 및 드라이버(X DEC & DRV0), 4개의 입출력 라인들(IO0, IO4, IO8, IO12) 및 각각의 입출력 라인들을 담당하는 Y-디코더들 및 드라이버들(Y DEC & WDRV00, Y DEC & WDRV04, Y DEC & WDRV08,Y DEC & WDRV012)을 구비한다.
도 6의 양방향성 RRAM(100)은 포함되는 서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화하고, 상기 활성화된 입출력 라인들에 각각 대응되는 데이터 값에 따른 바이어스 전압을 인가한다. 또한, X-디코더 및 드라이버는 워드 라인을 활성화하고, 활성화된 워드 라인에 데이터 값에 따른 바이어스 전압을 인가한다.
이때, 바이어스 전압은 상기 데이터의 기입 전압에 상응한다. 도 3의 (a)의 RRAM은 워드 라인 및 비트 라인에 인가되는 바이어스 전압이 기입 전압의 1/2 또는 -1/2 값으로 설정되고, 도 3의 (b)의 RRAM은 워드 라인 및 비트 라인에 인가되는 바이어스 전압이 기입 전압 또는 "0"으로 설정된다.
상기 기입 전압은 상기 데이터 값에 따라 크기는 동일하나 극성이 반대이다. 전술한 바와 같이, 데이터 "1"을 기입하기 위해 6V의 기입 전압이 요구되고, 데이터 "0"을 기입하기 위해 -6V의 기입 전압이 요구된다.
도 7의 드라이버들은 도 3의 (a)와 같은 바이어스 전압을 인가한다. 따라서, 워드 라인에 인가되는 바이어스 전압과 비트 라인에 인가되는 바이어스 전압은 크기는 동일하나 극성이 서로 반대이다. 구체적으로, 제 1 서브 셀 어레이(SCA0)의 제 1 입출력 라인(IO0)에 연결되는 셀(C0)에 데이터 "0"을 기입하기 위하여, 워드 라인(WLi)에는 1/2VW를 인가하고, 비트 라인(입출력 라인)(IO0)에는 -1/2VW를 인가한다. 비선택된 제 2 내지 제 4 입출력 라인들(IO4, IO8, IO12)에는 0V가 인가된 다.
제 1 서브 셀 어레이(SCA0)의 제 1 입출력 라인(IO0)과 동시에 제 2 내지 4 서브 셀 어레이(SCA1 ~ SCA3)의 제 1 입출력 라인들(IO1 ~IO3)이 활성화된다. 제 1 내지 4 서브 셀 어레이(SCA0 ~ SCA3)의 제 1 입출력 라인들(IO0 ~IO3)) 각각은 기입하고자 하는 데이터 값에 따라 다른 바이어스 전압이 인가된다.
제 1 내지 4 서브 셀 어레이(SCA0 ~ SCA3)의 워드 라인들 또한, 기입하고자 하는 데이터 값에 따라 다른 바이어스 전압이 인가된다. 즉, 각 서브 셀 어레이들(SCA0 ~ SCA3)의 X-디코더 및 드라이버(X DEC & DRV0 ~ X DEC & DRV3)이 독립되어 구비되므로, 제 1 내지 4 서브 셀 어레이(SCA0 ~ SCA3)의 제 1 입출력 라인들(IO0 ~IO3)에 연결된 셀들에 서로 다른 값을 갖는 데이터를 기입할 수 있다.
제 1 내지 제 4 서브 셀 어레이(SCA0 ~ SCA3)의 제 1 입출력 라인들(IO0 ~IO3)에 바이어스 전압이 인가된 후, 다시 제 1 내지 제 4 서브 셀 어레이(SCA0 ~ SCA3)의 제 2 입출력 라인들(IO4 ~IO7)이 활성화된다. 마찬가지로, 활성화된 각 서브 셀 어레이들(SCA0 ~ SCA3)의 워드 라인 및 제 2 입출력 라인들(IO4 ~IO7)에는 각각 데이터 값에 따른 바이어스 전압이 인가된다.
이런 방식으로 모든 입출력 라인들에 바이어스 전압이 동시에 또는 순차적으로 인가된다. 따라서, 본 발명의 실시예에 따른 RRAM은 비록 기입하고자 하는 데이터 값이 다르더라도 4 번의 기입 동작을 통해 모든 입출력 라인들에 대한 기입 동작을 수행할 수 있다.
이렇게 본 발명의 실시예에 따른 양방향성 RRAM은 독립된 X-디코더 및 드라 이버를 구비하는 복수개의 서브 셀 어레이들을 구비함으로써, 비록 기입하고자 하는 데이터 값이 다르더라도 동시에 기입할 수 있는 장점이 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 양방향성 R R A M 및 이를 이용하는 데이터 기입 방법은 독립된 X-디코더 및 드라이버를 구비하는 서브 셀 어레이들을 구비함으로써 비록 데이터 값이 다른 경우에도 동시에 기입 동작을 수행할 수 있는 장점이 있다.

Claims (20)

  1. 셀 양단 전압의 극성에 따라 데이터 값이 결정되는 비휘발성 메모리 장치에 있어서,
    상기 비휘발성 메모리 장치는,
    각각 하나의 입출력 라인을 포함하는 소정수의 서브 셀 어레이들을 포함하는 메모리 셀 어레이를 구비하고,
    상기 서브 셀 어레이들은 각각,
    대응되는 워드 라인을 활성화하고, 상기 활성화된 워드 라인에 데이터 값에 따른 바이어스 전압을 인가하는 독립된 X-디코더 및 드라이버를 구비하는 것을 특징으로 하는 것을 특징으로 하는 비휘발성 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 서브 셀 어레이들은 각각,
    상기 입출력 라인에 대응되는 Y-디코더 및 드라이버를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제 4 항에 있어서, 상기 비휘발성 메모리 장치는,
    포함되는 서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화하고, 상기 활성화된 입출력 라인들에 각각 대응되는 데이터 값에 따른 바이어스 전압을 인가하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제 1 항에 있어서, 상기 서브 셀 어레이들은 각각,
    포함되는 워드 라인들을 공유하는 복수개의 입출력 라인들을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서, 상기 서브 셀 어레이들은 각각,
    상기 입출력 라인들에 대응되는 Y-디코더들 및 드라이버들을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제 7 항에 있어서, 상기 비휘발성 메모리 장치는,
    포함되는 서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화하고, 상기 활성화된 입출력 라인들에 각각 대응되는 데이터 값에 따른 바이어스 전압을 인가하는 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제 8 항에 있어서, 상기 비휘발성 메모리 장치는,
    포함되는 서브 셀 어레이를 같이하는 입출력 라인들을 순차적으로 활성화하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제 6 항에 있어서, 상기 서브 셀 어레이들은 각각,
    4 개의 입출력 라인들을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  11. 제 1 항에 있어서, 상기 바이어스 전압은,
    상기 데이터의 기입 전압에 상응하는 것을 특징으로 하는 비휘발성 메모리 장치.
  12. 제 11 항에 있어서, 상기 기입 전압은,
    상기 데이터 값에 따라 크기는 동일하나 극성이 반대인 것을 특징으로 하는 비휘발성 메모리 장치.
  13. 제 1 항에 있어서, 상기 비휘발성 메모리 장치는,
    양방향성 RRAM(Resistive Random Access Memory)인 것을 특징으로 하는 비휘발성 메모리 장치.
  14. 제 13 항에 있어서, 상기 양방향성 RRAM은,
    상기 셀 양단 전압이 일정 전압 범위 내인 경우에는 고저항 상태 물질로서 동작하고 상기 전압 범위 이외에서는 저저항 상태로 동작하는 나노믹(non-ohmic) 디바이스; 및
    상기 나노믹 디바이스가 저저항 상태인 경우, 상기 셀 양단 전압의 극성에 따라 다른 저항값을 갖는 저항 가변 물질을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
  15. 셀 양단 전압의 극성에 따라 데이터 값이 결정되는 비휘발성 메모리 장치에서의 데이터 기입 방법에 있어서,
    서브 셀 어레이를 달리하는 입출력 라인들을 동시에 활성화하여, 상기 데이터 값에 따른 바이어스 전압을 상기 활성화된 입출력 라인들에 인가하는 단계; 및
    상기 서브 셀 어레이를 달리하는 워드 라인들을 상기 데이터 값에 따른 바이어스 전압을 상기 활성화된 워드 라인들에 인가하는 단계를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치에서의 데이터 기입 방법.
  16. 제 15 항에 있어서, 상기 서브 셀 어레이는,
    포함되는 워드 라인들을 공유하는 복수개의 입출력 라인들을 구비하는 것을 특징으로 하는 비휘발성 메모리 장치에서의 데이터 기입 방법.
  17. 제 16 항에 있어서, 상기 데이터 기입 방법은,
    상기 서브 셀 어레이를 같이하는 입출력 라인들을 순차적으로 활성화하는 단계를 더 구비하는 것을 특징으로 하는 비휘발성 메모리 장치에서의 데이터 기입 방법.
  18. 제 15 항에 있어서, 상기 서브 셀 어레이는,
    하나의 입출력 라인을 구비하는 것을 특징으로 하는 것을 특징으로 하는 비휘발성 메모리 장치에서의 데이터 기입 방법.
  19. 제 15 항에 있어서, 상기 비휘발성 메모리 장치는,
    양방향성 RRAM(Resistive Random Access Memory)인 것을 특징으로 하는 비휘발성 메모리 장치에서의 데이터 기입 방법.
  20. 제 19 항에 있어서, 상기 양방향성 RRAM은.
    상기 셀 양단 전압이 일정 전압 범위 내인 경우에는 고저항 상태 물질로서 동작하고 상기 전압 범위 이외에서는 저저항 상태로 동작하는 나노믹(non-ohmic) 디바이스; 및
    상기 나노믹 디바이스가 저저항 상태인 경우, 상기 셀 양단 전압의 극성에 따라 다른 저항값을 갖는 저항 가변 물질을 구비하는 특징으로 하는 비휘발성 메모 리 장치에서의 데이터 기입 방법.
KR1020070001180A 2007-01-04 2007-01-04 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법 KR100855965B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070001180A KR100855965B1 (ko) 2007-01-04 2007-01-04 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법
US11/958,432 US7701747B2 (en) 2007-01-04 2007-12-18 Non-volatile memory including sub cell array and method of writing data thereto

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001180A KR100855965B1 (ko) 2007-01-04 2007-01-04 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법

Publications (2)

Publication Number Publication Date
KR20080064369A KR20080064369A (ko) 2008-07-09
KR100855965B1 true KR100855965B1 (ko) 2008-09-02

Family

ID=39594091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001180A KR100855965B1 (ko) 2007-01-04 2007-01-04 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법

Country Status (2)

Country Link
US (1) US7701747B2 (ko)
KR (1) KR100855965B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP5426438B2 (ja) 2009-04-30 2014-02-26 株式会社東芝 不揮発性半導体記憶装置
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
KR101965686B1 (ko) 2012-02-27 2019-04-04 삼성전자주식회사 수직형 저항 메모리 장치의 읽기 방법
JP2020177718A (ja) * 2019-04-16 2020-10-29 ソニーセミコンダクタソリューションズ株式会社 記憶装置および記憶制御装置
JP2020177717A (ja) * 2019-04-16 2020-10-29 ソニーセミコンダクタソリューションズ株式会社 記憶装置および記憶制御装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225860A (ja) * 1990-01-30 1991-10-04 Nec Corp 半導体記憶装置
KR19990053819A (ko) * 1997-12-24 1999-07-15 윤종용 반도체 메모리장치 및 이의 배치방법
KR20020023501A (ko) * 2000-09-22 2002-03-29 윤종용 낸드형 플래쉬 메모리 장치의 디코딩 회로
US20050174840A1 (en) 2004-01-20 2005-08-11 Sony Corporation Memory device
KR20050116569A (ko) * 2004-06-08 2005-12-13 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6258500A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置の試験方法
US6944048B2 (en) * 2001-11-29 2005-09-13 Kabushiki Kaisha Toshiba Magnetic random access memory
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
JP4355136B2 (ja) 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP3766380B2 (ja) * 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
US6999854B2 (en) * 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
JP2006099866A (ja) 2004-09-29 2006-04-13 Sony Corp 記憶装置及び半導体装置
JP4148210B2 (ja) 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225860A (ja) * 1990-01-30 1991-10-04 Nec Corp 半導体記憶装置
KR19990053819A (ko) * 1997-12-24 1999-07-15 윤종용 반도체 메모리장치 및 이의 배치방법
KR20020023501A (ko) * 2000-09-22 2002-03-29 윤종용 낸드형 플래쉬 메모리 장치의 디코딩 회로
US20050174840A1 (en) 2004-01-20 2005-08-11 Sony Corporation Memory device
KR20050116569A (ko) * 2004-06-08 2005-12-13 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
US7701747B2 (en) 2010-04-20
KR20080064369A (ko) 2008-07-09
US20080165566A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
US11798620B2 (en) Apparatuses including multi-level memory cells and methods of operation of same
US11074971B2 (en) Apparatuses and methods including memory and operation of same
KR100855966B1 (ko) 멀티 디코딩이 가능한 양방향성 ｒｒａｍ 및 이를 이용하는데이터 기입 방법
KR100855965B1 (ko) 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법
JP5287197B2 (ja) 半導体装置
KR100855585B1 (ko) 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US8750017B2 (en) Resistance-change memory
US20130223148A1 (en) Nonvolatile memory device and embedded memory system including the same
KR20190140721A (ko) 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
KR100843210B1 (ko) 저항 메모리 소자 및 데이터 기입 방법
JP2011198407A (ja) 不揮発性半導体メモリ及びその製造方法
KR20130098003A (ko) 수직형 저항 메모리 장치의 읽기 방법
EP3142121B1 (en) Static random access memory (sram) with programmable resistive elements
CN110610734A (zh) 包括补偿电路的电阻式存储设备
JP2015170377A (ja) 抵抗変化型メモリ
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US9418740B2 (en) Semiconductor storage device writing data into memory cells using a half selected state and a write state
US20160049196A1 (en) Memory with specific driving mechanism applied on source line
WO2021039215A1 (ja) メモリチップ及びメモリチップの制御方法
KR20230040436A (ko) 증폭 전압에 기초하여 동작하는 컬럼 선택 회로 및 이를 포함하는 메모리 장치
CN104769677A (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 12