KR100855267B1 - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100855267B1 KR100855267B1 KR1020060135731A KR20060135731A KR100855267B1 KR 100855267 B1 KR100855267 B1 KR 100855267B1 KR 1020060135731 A KR1020060135731 A KR 1020060135731A KR 20060135731 A KR20060135731 A KR 20060135731A KR 100855267 B1 KR100855267 B1 KR 100855267B1
- Authority
- KR
- South Korea
- Prior art keywords
- command
- bank
- address
- decoder
- delay unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (20)
- 외부 커맨드들을 디코딩하여 고정된 버스트 길이 정보를 갖는 내부 커맨드로 출력하는 커맨드 디코더;뱅크 어드레스를 상기 내부 커맨드에 부여하여 상기 고정된 버스트 길이 정보를 갖는 컬럼 제어 신호로 출력하는 컬럼 제어부; 및상기 컬럼 제어 신호로써 상기 고정된 버스트 길이 정보에 대응하는 리드 또는 라이트 동작이 제어되는 뱅크;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 컬럼 제어부는,상기 내부 커맨드를 지연시키는 커맨드 지연부;상기 뱅크 어드레스를 디코딩하는 어드레스 디코더; 및상기 커맨드 지연부에서 출력된 신호와 상기 어드레스 디코더에서 출력된 신호를 뱅크별 조합하여 상기 컬럼 제어 신호로 출력하는 커맨드 어드레스 디코더;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 커맨드 지연부는 상기 어드레스 디코더의 상기 뱅크 어드레스 디코딩 종료 시점에 동기되어 상기 내부 커맨드가 상기 커맨드 어드레스 디코더로 전달되 도록 상기 내부 커맨드를 지연시킴을 특징으로 하는 반도체 메모리 장치.
- 제 3 항에 있어서,상기 커맨드 지연부는 리드에 대응되는 상기 내부 커맨드와 라이트에 대응되는 상기 내부 커맨드를 동일한 시점에 상기 커맨드 어드레스 디코더로 전달함을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서,상기 커맨드 지연부는,상기 리드에 대응되는 내부 커맨드를 지연시키는 제 1 가변 지연부;상기 라이트에 대응되는 내부 커맨드를 지연시키는 제 2 가변 지연부;상기 제 1 가변 지연부의 출력 신호와 상기 제 2 가변 지연부의 출력 신호를 동일하게 지연시키는 제 3 가변 지연부;를 포함하며,상기 제 1 가변 지연부의 출력 신호와 상기 제 2 가변 지연부의 출력 신호가 상기 제 3 가변 지연부로 입력되는 시점이 동일함을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 커맨드 어드레스 디코더는 리드 동작시 리드에 대응되는 상기 내부 커맨드와 상기 뱅크 어드레스를 뱅크별 조합하고, 라이트 동작시 상기 뱅크 어드레스 를 라이트 래이턴시만큼 지연시켜 라이트에 대응되는 라이트 커맨드와 뱅크별 조합함을 특징으로 하는 반도체 메모리 장치.
- 제 2 항에 있어서,상기 컬럼 제어부는 상기 뱅크 어드레스를 디코딩하고, 상기 디코딩된 신호를 클럭의 에지에 정렬시켜 상기 어드레스 디코더로 전달하며, 상기 뱅크가 프리차지될 때 상기 에지 검출부의 동작을 중지시키는 디코더를 더 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 7 항에 있어서,상기 디코더는,상기 뱅크의 프리차지 상태에 대응하여 인에이블되는 라스 아이들 신호로써 상기 클럭의 전달을 제어하는 제어부;상기 뱅크 어드레스를 2비트씩 디코딩하는 디코딩부; 및상기 제어부의 출력 신호의 상태에 따라 상기 디코딩부의 출력 신호의 전달 여부를 결정하는 다수의 에지 검출부;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 8 항에 있어서,상기 각 에지 검출부는 상기 제어부에서 클럭이 전달되면, 상기 클럭의 에지 에서 동작하여 상기 디코딩부의 출력 신호의 전위 차를 감지 증폭하여 출력하는 차동 증폭기를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서,상기 뱅크는 상기 컬럼 제어 신호로써 컬럼 어드레스를 선택하는 동시에 리드 동작에 관련된 입출력 감지 증폭기와 라이트 동작에 관련된 라이트 드라이버를 제어함을 특징으로 하는 반도체 메모리 장치.
- 다수의 뱅크의 리드 또는 라이트 동작을 제어하는 반도체 메모리 장치에 있어서,고정된 버스트 길이 정보를 갖는 내부 커맨드를 상기 뱅크 어드레스의 디코딩 시간과 대응되게 지연시키는 커맨드 지연부;상기 뱅크 어드레스를 클럭의 에지에 정렬시켜 디코딩하는 어드레스 디코더; 및상기 커맨드 지연부에서 출력된 신호와 상기 어드레스 디코더에서 출력된 신호를 뱅크별 조합하여 상기 해당 뱅크의 리드 및 라이트 동작을 상기 고정된 버스트 길이 정보에 대응되게 제어하는 컬럼 제어 신호로 출력하는 커맨드 어드레스 디코더;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 커맨드 지연부는 상기 어드레스 디코더의 상기 뱅크 어드레스 디코딩 종료 시점에 동기되어 상기 내부 커맨드가 상기 커맨드 어드레스 디코더로 전달되도록 상기 내부 커맨드를 지연시킴을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 커맨드 지연부는 리드에 대응되는 상기 내부 커맨드와 라이트에 대응되는 상기 내부 커맨드를 동일한 시점에 상기 커맨드 어드레스 디코더로 전달함을 특징으로 하는 반도체 메모리 장치.
- 제 13 항에 있어서,상기 커맨드 지연부는,상기 리드에 대응되는 내부 커맨드를 지연시키는 제 1 가변 지연부;상기 라이트에 대응되는 내부 커맨드를 지연시키는 제 2 가변 지연부;상기 제 1 가변 지연부의 출력 신호와 상기 제 2 가변 지연부의 출력 신호를 동일하게 지연시키는 제 3 가변 지연부;를 포함하며,상기 제 1 가변 지연부의 출력 신호와 상기 제 2 가변 지연부의 출력 신호가 상기 제 3 가변 지연부로 입력되는 시점이 동일함을 특징으로 하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 어드레스 디코더는,상기 뱅크 어드레스를 디코딩하여 상기 클럭의 에지에 정렬시키는 제 1 디코더; 및상기 제 1 디코더의 출력 신호를 디코딩하여 상기 각 뱅크에 대응되는 뱅크 어드레스 디코딩 신호로 출력하는 제 2 디코더;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 1 디코더는,상기 뱅크 어드레스를 2비트씩 디코딩하는 디코딩부; 및상기 디코딩부의 출력 신호를 상기 클럭의 소정 에지에서 동시에 전달하는 다수의 에지 검출부;를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 16 항에 있어서,상기 각 에지 검출부는 상기 클럭의 에지에서 동작하여 상기 디코딩부의 출력 신호의 전위차를 감지 증폭하여 출력하는 차동 증폭기를 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 15 항에 있어서,상기 제 1 디코더는 상기 다수의 뱅크가 모두 프리차지될 때, 상기 클럭의 전달을 제어하여 상기 뱅크 어드레스의 에지 정렬 동작을 중지시키는 제어부를 더 포함함을 특징으로 하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 커맨드 어드레스 디코더는 리드 동작시 리드에 대응되는 상기 내부 커맨드와 상기 뱅크 어드레스를 뱅크별 조합하고, 라이트 동작시 상기 뱅크 어드레스를 라이트 래이턴시만큼 지연시켜 라이트에 대응되는 라이트 커맨드와 뱅크별 조합함을 특징으로 하는 반도체 메모리 장치.
- 제 11 항에 있어서,상기 각 뱅크는 상기 컬럼 제어 신호로써 컬럼 어드레스를 선택하는 동시에 리드 동작에 관련된 입출력 감지 증폭기와 라이트 동작에 관련된 라이트 드라이버를 제어함을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135731A KR100855267B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 메모리 장치 |
US11/775,986 US7508731B2 (en) | 2006-12-27 | 2007-07-11 | Semiconductor memory device with a fixed burst length having column control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060135731A KR100855267B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080061010A KR20080061010A (ko) | 2008-07-02 |
KR100855267B1 true KR100855267B1 (ko) | 2008-09-01 |
Family
ID=39583733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060135731A KR100855267B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7508731B2 (ko) |
KR (1) | KR100855267B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100868251B1 (ko) * | 2007-03-22 | 2008-11-12 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
KR100853469B1 (ko) * | 2007-08-29 | 2008-08-21 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
KR101046703B1 (ko) * | 2009-03-25 | 2011-07-05 | 주식회사 하이닉스반도체 | 데이터 쓰기회로 및 그를 이용한 반도체 메모리 장치 |
KR101018708B1 (ko) * | 2009-05-18 | 2011-03-04 | 주식회사 하이닉스반도체 | 리드 구간 제어회로 및 제어방법 |
KR101153794B1 (ko) * | 2009-07-30 | 2012-06-13 | 에스케이하이닉스 주식회사 | 데이터 입출력 회로 및 이를 포함하는 반도체 메모리 장치 |
KR101215647B1 (ko) * | 2011-01-28 | 2012-12-26 | 에스케이하이닉스 주식회사 | 반도체메모리장치 |
KR20150014612A (ko) * | 2013-07-30 | 2015-02-09 | 에스케이하이닉스 주식회사 | 반도체장치 |
KR102222968B1 (ko) * | 2014-09-01 | 2021-03-04 | 삼성전자주식회사 | 어드레스 정렬기 및 이를 포함하는 메모리 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010058996A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체메모리장치의 오토프리차지 수행 회로 |
KR20050011942A (ko) * | 2003-07-24 | 2005-01-31 | 주식회사 하이닉스반도체 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185149B1 (en) * | 1998-06-30 | 2001-02-06 | Fujitsu Limited | Semiconductor integrated circuit memory |
JP2000048566A (ja) * | 1998-07-29 | 2000-02-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6278654B1 (en) * | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
US6304497B1 (en) * | 2000-06-30 | 2001-10-16 | Micron Technology, Inc. | Synchronous memory status register |
US6307779B1 (en) * | 2000-07-28 | 2001-10-23 | Micron Technology, Inc. | Method and circuitry for bank tracking in write command sequence |
US6691204B1 (en) * | 2000-08-25 | 2004-02-10 | Micron Technology, Inc. | Burst write in a non-volatile memory device |
US7111143B2 (en) * | 2003-12-30 | 2006-09-19 | Infineon Technologies Ag | Burst mode implementation in a memory device |
-
2006
- 2006-12-27 KR KR1020060135731A patent/KR100855267B1/ko active IP Right Grant
-
2007
- 2007-07-11 US US11/775,986 patent/US7508731B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010058996A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체메모리장치의 오토프리차지 수행 회로 |
KR20050011942A (ko) * | 2003-07-24 | 2005-01-31 | 주식회사 하이닉스반도체 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
Also Published As
Publication number | Publication date |
---|---|
US7508731B2 (en) | 2009-03-24 |
KR20080061010A (ko) | 2008-07-02 |
US20080159023A1 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100855267B1 (ko) | 반도체 메모리 장치 | |
US7149134B2 (en) | Memory device with column select being variably delayed | |
JP4748828B2 (ja) | 半導体記憶装置 | |
US7327613B2 (en) | Input circuit for a memory device | |
JP4370507B2 (ja) | 半導体集積回路装置 | |
JP4007776B2 (ja) | ポステッドcas機能を有する同期式半導体メモリ装置 | |
JP2001101868A (ja) | 半導体記憶装置 | |
KR20080108857A (ko) | 데이터 입출력 라인 제어 회로 및 이를 포함하는 반도체집적 회로 | |
KR100356638B1 (ko) | 동기형 반도체 기억 장치 | |
JP2004103061A (ja) | 半導体記憶装置 | |
KR100857443B1 (ko) | 동기식 지연 회로부를 구비한 반도체 메모리 장치 | |
JP2002076879A (ja) | 半導体装置 | |
KR100377709B1 (ko) | 리크 불량을 효과적으로 검출 가능한 반도체 기억 장치 | |
JP4704541B2 (ja) | 半導体集積回路装置 | |
KR20080114083A (ko) | 반도체 메모리장치 | |
US6947340B2 (en) | Memory device for reducing skew of data and address | |
US20070002637A1 (en) | Semiconductor memory device | |
JP3542525B2 (ja) | 半導体記憶装置 | |
KR20070002841A (ko) | 반도체 메모리 장치의 어드레스 제어 회로 | |
JP2005032291A (ja) | 半導体記憶装置 | |
KR100857430B1 (ko) | 신호 마진을 확보할 수 있는 반도체 메모리 장치의 데이터입출력 회로 | |
KR20090016168A (ko) | 스트로브 신호 생성 회로를 포함하는 반도체 집적 회로 | |
JP2000315388A (ja) | メモリデバイス | |
KR100757931B1 (ko) | 반도체 메모리의 데이터 입력 장치 | |
KR100341884B1 (ko) | 반도체메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 12 |