KR100851497B1 - 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법 - Google Patents

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 센싱확산노드의 댕글링본드에 의해 발생하는 자유전자에 의한 트랩 효과를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 이격된 상기 반도체층 상에 배치된 게이트전극; 상기 게이트전극의 일측과 상기 필드절연막 사이에 배치된 포토다이오드; 상기 게이트전극의 타측에 접하며 상기 반도체층 표면으로부터 확장되어 형성된 제2도전형의 센싱확산노드; 및 상기 센싱확산노드의 상기 반도체층 표면에 형성되어 상기 센싱확산노드의 트랩을 제거하기 위한 제1도전형의 불순물영역을 포함하는 이미지센서를 제공한다.

또한, 본 발명은, 제1도전형의 반도체층에 국부적으로 필드절연막을 형성하는 단계; 상기 반도체층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 일측과 상기 필드 절연막에 접하는 포토다이오드를 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 타측과 접하는 제2도전형의 센싱확산노드를 형성하는 단계; 및 상기 센싱확산노드의 트랩을 제거하기 위해 이온주입을 실시하여 상기 센싱확산노드에 제1도전형의 불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.

이미지센서, 저조도, 센싱확산노드, 댕글링본드, 포토다이오드, 트랩, 필드절연막, 자유전자.

Description

저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법{Imase sensor with improved capability of low light level and method for fabricating thereof}

도 1은 통상적인 CMOS 이미지센서의 단위 화소를 도시한 회로도.

도 2는 종래기술에 따른 이미지센서를 도시한 단면도.

도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20a : 고노동 P형 반도체층 20b : P형 에피층

21 : 필드절연막 22 : 게이트산화막

23 : 전도막 24 : 스페이서

본 발명은 이미지센서에 관한 것으로, 더욱 상세하게는 크로스토크(Crosstalk)를 방지할 수 있는 이미지센서 및 그 제조방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.

도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixel) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스토크 효과를 줄이기 위하여 서브미크론 CMOS Epi 공정을 적용하였다.

단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다.

그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(Overlap Capacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C)

한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현 을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 엘로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.

이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.

가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다.

나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.

다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.

라. Sx를 온시켜 단위 화소를 온시킨다.

마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node)의 직류 전위 변화(CD level shift)를 의미한다.

바. Tx를 온 시킨다.

사. 모든 광전하(Photogenerated Charge)는 플로팅 센싱 노드(Floating Sensing Node)로 운송된다.

아. Tx를 오프 시킨다.

자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.

차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과 이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.

카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.

한편, 도 2는 종래기술에 따른 이미지센서의 단위화소를 개략적으로 도시한 단면도인 바, 반도체층(10)은 고농도인 P++ 층(10a) 및 P-Epi층(10b)이 적층된 것을 이용하는 바, 이하 반도체층(10)으로 칭한다.

도 2를 참조하면, 반도체층(10)에 국부적으로 얕은트렌치구조(Shallow Trench Isolation; 이하 STI라 함)의 필드절연막(11)이 형성되어 있으며, 필드 절연막(11)과 떨어진 영역에 게이트산화막(12)과 게이트전극용 전도막(13)으로 이루어진 게이트전극 예컨대, 트랜스퍼 게이트(Transfer gate)가 형성되어 있다. 이는 포토다이오드에서 플로팅 센싱 노드(Floating sensing node; 이하 FD라 함)로 광전자를 운반하기 위한 역할을 한다. 필드 절연막(11)과 게이트전극에 접하는 포토다이오드용 불순물 영역(n-)이 반도체층(10) 내부에 소정의 깊이로 형성되어 있으며, 이는 높은 에너지 예컨대, 160KeV 내지 180KeV의 에너지를 이용하여 저농도로 도핑된 것이다.

게이트전극 측벽에 스페이서(14)가 형성되어 후속 이온주입을 통한 얕은 드레인 접합(Lightly Doped Drain; 이하 LDD라 함)을 형성하여 핫 캐리어(Hot carrier) 효과 등을 억제하하도록 하며, FD 형성을 위한 고농도의 N형 불순물을 이온주입에 의한 n+ 영역(소스/드레인)이 형성되어 있으며, n- 영역의 상부와 반도체 층(10) 표면에 접하는 불순물 영역(P0)이 형성되어 있다.

여기서, 'PD'는 포토다이오드 영역을 도시하며, 'FD'는 센싱확산노드를 도시한다.

전술한 이미지센서는 포토다이오드 영역(PD)에서 n-영역 위에 P0영역의 이온주입층을 형성함으로써, PN접합에 의한 공핍(Depletion)영역 확장은 물론, 실리콘 표면에서 댕글링본드(Dangling bond)에 트랩(Trap)되는 전자를 P형의 정공(Hole)이 소멸시켜 주는 역할을 하도록 제조한다. 그러나, 센싱확산노드(FD) 영역의 n+ 드레인 영역에서 발생하는 자유전자(Free electron)에 의한 트랩은 계속해서 잔존하게 되어 전자에 의한 드라이버 트랜지스터(Dx)의 정확한 게이트 전압을 전달하지 못해 재현성을 떨어뜨리는 문제점이 발생한다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 센싱확산노드의 댕글링본드에 의해 발생하는 자유전자에 의한 트랩 효과를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 배치된 필드절연막; 상기 필드절연막과 이격된 상기 반도체층 상에 배치된 게이트전극; 상기 게이트전극의 일측과 상기 필드절연막 사이에 배치 된 포토다이오드; 상기 게이트전극의 타측에 접하며 상기 반도체층 표면으로부터 확장되어 형성된 제2도전형의 센싱확산노드; 및 상기 센싱확산노드의 상기 반도체층 표면에 형성되어 상기 센싱확산노드의 트랩을 제거하기 위한 제1도전형의 불순물영역을 포함하는 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위한 본 발명은, 제1도전형의 반도체층에 국부적으로 필드절연막을 형성하는 단계; 상기 반도체층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 일측과 상기 필드 절연막에 접하는 포토다이오드를 형성하는 단계; 이온주입을 실시하여 상기 게이트전극의 타측과 접하는 제2도전형의 센싱확산노드를 형성하는 단계; 및 상기 센싱확산노드의 트랩을 제거하기 위해 이온주입을 실시하여 상기 센싱확산노드에 제1도전형의 불순물영역을 형성하는 단계를 포함하는 이미지센서 제조방법을 제공한다.

본 발명은 고농도 N형 센싱확산노드에서의 댕글링본드에 의한 생성되는 자유전자를 N형 센싱확산노드 상부에 얕은 P형 고농도 불순물영역의 정공을 통해 상쇄시켜 드라이버 트랜지스터의 게이트전압을 일정하게 유지하여 이미지센서의 재현성을 향상시키고자 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.

도 3을 참조하면, 고농도 P형의 P++층(20a)과 P형의 에피층(P-Epi, 20b)의 반도체층(20)과, 반도체층(20)에 국부적으로 배치된 필드절연막(21)과, 반도체층(20) 상에 배치되며 게이트산화막(22)과 전도막(23) 스페이서(24)를 포함하는 게이트전극과, 게이트전극의 일측 및 필드절연막(21)에 접하는 포토다이오드용 N형의 불순물 영역(n-)과, N형의 불순물 영역(n-)에서 반도체층(20) 표면에 접하는 포토다이오드용 P형의 불순물 영역(P0)과, 게이트전극의 타측에 접하며 반도체층(20) 표면으로부터 확장되어 형성된 N형의 센싱확산노드(n+)와, 센싱확산노드(n+)의 반도체층(20) 표면에 형성되어 센싱확산노드(n+)의 댕글링본드로부터 생성된 자유전자에 의한 트랩을 제거하기 위한 고농도 P형의 불순물영역(P+)을 구비하여 구성된다. 여기서, PD는 포토다이오드 영역을 도시하며, FD는 센싱확산노드를 도시한다.

전술한 도 3에서 도시된 본 발명의 이미지센서에서는 센싱확산노드(n+) 영역에도 고농도의 P형 불순물영역(P+)을 매우 얕게 접합되도록 이온주입하여 센싱확산노드(n+)의 댕글링본드에 의해 생성된 자유전자를 P형의 정공을 통해 제거하여 트랩을 제거하는 것이다.

CMOS 이미지센서의 데이타 코드화는 포토다이오드에서 광전효과에 의해 발생하는 전자를 적정 시간동안 모아 두었다가 트랜스퍼 게이트가 턴-온되었을 때, 센싱확산노드(n+) 뽁으로 이동하여 드라이브 트랜지스터(Dx)의 게이트전극의 전위를 떨어뜨려 전원전압단(VDD)에서 셀렉트 트랜지스터(Sx) 쪽으로 드라이브되는 전류를 조절하게 된다. 따라서, 센싱확산노드(n+) 쪽에서 발생하는 원하지 않는 자유전자도 전류의 대소에 기인하여 데이타 코드화 된다.

따라서, 센싱확산노드(n+)에 대응한 정공이 과잉된 불순물영역(P+)을 이온주입하여 센싱확산노드(n+)의 계면에 트랩된 자유전자를 정공에 의해 모두 소멸할 수 있게 된다.

이 때, 불순물영역(P+)은 센싱확산노드(n+)의 반도체층(20) 표면으로부터 최대 0.1㎛ 깊이까지 확장되도록 얕게 형성하는 것이 바람직하다.

한편, 전술한 도 3의 이미지센서 제조 공정을 상세히 살펴본다.

반도체층(20)은 고농도인 P++ 층(20a) 및 고농도의 P형 에피층 즉, P-Epi층(20b)이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 반도체층(20)으로 칭한다.

먼저, 반도체층(20)에 국부적으로 STI(Shallo Trench Isolation) 또는 LOCOS(COCal Oxidation of Silicon) 구조의 필드절연막(21)을 형성한다.

이어서, 필드 절연막(21)과 떨어진 영역에 게이트산화막(22)과 게이트전극용 전도막(23)이 적층된 게이트전극 예컨대, 트랜스퍼 게이트를 형성하는 바, 이는 포토다이오드에서 FD로 광전자를 운반하기 위한 역할을 한다.

이어서, 이온주입 마스크(도시하지 않음)를 이용하여 필드절연막(21)과 게이트전극에 접하는 포토다이오드용 불순물 영역(n-영역)을 반도체층(20) 내부에 소정의 깊이로 형성하는 바, 높은 에너지를 이용하여 저농도로 도핑한 다음, 피알 스트 립을 통해 이온주입 마스크(도시하지 않음)를 제거한 다음, 질화막 등을 전면에 증착한 후 전면식각을 통해 게이트전극 측벽에 스페이서(24)를 형성한다. 여기서, 스페이서(24)는 후속 이온주입을 통한 LDD를 형성하여 핫 캐리어 효과를 억제하기 위한 것이다.

이어서, 고농도의 N형 불순물의 이온주입을 실시하여 게이트전극에 접하도록 센싱확산노드(n+)를 형성한 다음, 센싱확산노드(n+)에서의 자유전자에 의한 트랩을 제거하기 위해 센싱확산노드(n+) 영역에 0.1㎛ 이하의 얕은 깊이가 되도록 고농도의 P형 불순물을 이온주입하여 P형 불순물영역(P+)을 형성한다.

한편, 센싱확산노드(n+) 형성 후 P형 소스/드레인 이온주입을 실시하는 바, 이 때 P형 불순물영역(P+) 영역을 동시에 형성하는 것도 가능하다.

계속해서, 포토다이오드용 P형 전극 형성을 위한 이온주입을 실시하여 n- 영역의 상부와 반도체층(20) 표면에 접하는 불순물 영역(P0)을 형성함으로써, P/N/P 접합에 의해 공핍영역이 형성되면서 포토다이오드가 형성된다.

전술한 바와 같이 이루어지는 본 발명은, 이미지센서의 N형 센싱확산노드에 P형 불순물영역을 얕게 형성함으로써, 센싱확산노드의 자유전자 트랩을 정공을 통해 제거하여 이미지센서의 저조도 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 이미지센서의 저조도 특성을 향상시킬 수 있어, 궁극적으로 이미지센서의 성능 및 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (10)

1. 제1도전형의 반도체층;

   상기 반도체층에 국부적으로 배치된 필드절연막;

   상기 필드절연막과 이격된 상기 반도체층 상에 배치된 게이트전극;

   상기 게이트전극의 일측과 상기 필드절연막 사이에 배치된 포토다이오드;

   상기 게이트전극의 타측에 접하며 상기 반도체층 표면으로부터 확장되어 형성된 제2도전형의 센싱확산노드; 및

   상기 센싱확산노드의 상기 반도체층 표면에 형성되어 상기 센싱확산노드의 트랩을 제거하기 위한 제1도전형의 불순물영역

   을 포함하는 이미지센서.
2. 제 1 항에 있어서,

   상기 불순물영역은 상기 센싱확산노드의 반도체층 표면으로부터 0.1㎛ 깊이까지 확장되어 형성된 것임을 특징으로 하는 이미지센서.
3. 제 1 항에 있어서,

   상기 반도체층은 고농도 제1도전형의 반도체층과, 상기 반도체층 상의 제1도 전형의 에피층을 포함하는 것을 특징으로 하는 이미지센서.
4. 제 1 항에 있어서,

   상기 포토다이오드는,

   상기 반도체층 내부에 배치되며, 상기 게이트전극의 일측 및 상기 필드절연막에 접하는 포토다이오드용 제2도전형의 제1불순물 영역; 및

   상기 제1불순물 영역의 상기 반도체층 표면에 접하는 포토다이오드용 제1도전형의 제2불순물 영역

   을 포함하는 것을 특징으로 하는 이미지센서.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서.
6. 제1도전형의 반도체층에 국부적으로 필드절연막을 형성하는 단계;

   상기 반도체층 상에 상기 필드절연막과 간격을 두고 게이트전극을 형성하는 단계;

   이온주입을 실시하여 상기 게이트전극의 일측과 상기 필드 절연막에 접하는 포토다이오드를 형성하는 단계;

   이온주입을 실시하여 상기 게이트전극의 타측과 접하는 제2도전형의 센싱확산노드를 형성하는 단계; 및

   상기 센싱확산노드의 트랩을 제거하기 위해 이온주입을 실시하여 상기 센싱확산노드에 제1도전형의 불순물영역을 형성하는 단계

   를 포함하는 이미지센서 제조방법.
7. 제 6 항에 있어서,

   상기 불순물영역을 상기 센싱확산노드의 반도체층 표면으로부터 0.1㎛ 깊이까지 확장되도록 형성하는 것을 특징으로 하는 이미지센서 제조방법.
8. 제 6 항에 있어서,

   상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 이미지센서 제조 방법
9. 삭제
10. 제 8 항에 있어서,

    상기 불순물영역을 P형 소스/드레인 영역과 동시에 형성하는 것을 특징으로 하는 이미지센서 제조방법.

Images