KR100849148B1 - 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스 - Google Patents

전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스 Download PDF

Info

Publication number
KR100849148B1
KR100849148B1 KR1020027011172A KR20027011172A KR100849148B1 KR 100849148 B1 KR100849148 B1 KR 100849148B1 KR 1020027011172 A KR1020027011172 A KR 1020027011172A KR 20027011172 A KR20027011172 A KR 20027011172A KR 100849148 B1 KR100849148 B1 KR 100849148B1
Authority
KR
South Korea
Prior art keywords
potential
state
liquid crystal
bus
electrode
Prior art date
Application number
KR1020027011172A
Other languages
English (en)
Other versions
KR20020093821A (ko
Inventor
켄지 한자와
수지 하기노
Original Assignee
티피오 홍콩 홀딩 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티피오 홍콩 홀딩 리미티드 filed Critical 티피오 홍콩 홀딩 리미티드
Publication of KR20020093821A publication Critical patent/KR20020093821A/ko
Application granted granted Critical
Publication of KR100849148B1 publication Critical patent/KR100849148B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

잔상은, 전하 흐름 경로를 제공함으로써 전력 공급 장치의 턴 오프 이후에 소거 시간을 단축시킴으로써 감소된다.

Description

전력 장치가 턴 오프될 때 잔상을 감소시키는 액정 디스플레이 디바이스{A LIQUID CRYSTAL DISPLAY DEVICE WITH AFTERIMAGE REDUCTION WHEN POWER IS TURNED OFF}
본 발명은 전압을 액정층에 인가하기 위한 제 1 전극 및 제 2 전극이 제공된 액정 디스플레이 디바이스에 관한 것이다.
관련 디스플레이에 공급된 전력 공급 장치의 턴 오프에 의해 액정 디스플레이 상에 디스플레이된 이미지를 소거(erasing)하는 경우에, 상기 액정 디스플레이에 공급된 전력 공급 장치가 턴 오프된 순간과 상기 액정 디스플레이로부터의 이미지의 완전한 소거 사이의 시간(상기 시간은 이후부터 "소거 시간"으로 지칭됨)이 4 내지 5초 또는 약 30초가 요구되는 몇몇 액정 디스플레이가 있다. 더 오랜 소거 시간의 원인은, 심지어 특정한 크기를 갖는 전압이 전력 공급 장치(power supply)를 턴 오프한 이후에 잠시동안 액정층에 여전히 인가될 수 있다는 점에 주로 있을 것이다. 더 오랜 소거 시간으로 인해 잔상(afterimage)이 더 오랜 시간 동안 디스플레이 상에 남아있게 된다. 그러한 잔상은 사용자의 눈에 거슬리기 때문에, 잔상이 가능한 한 빨리 소거되는 방식으로 소거 시간을 단축하는 것이 필요하다.
예를 들어, TFT형 액정 디스플레이 디바이스의 경우에 소거 시간을 단축하기 위한 알려진 기술 중 하나는, 액정 디스플레이 디바이스용 전력 공급 장치가 턴 오프된 직후에 모든 TFT를 ON 상태로 스위칭하는 기능(그러한 기능은 이후부터 "ALL-ON" 기능으로 지칭됨)을 게이트 구동기에 제공하는 방법이다. 그러한 기능이 제공된 게이트 구동기가 사용되면, OFF 이미지 데이터는, 액정 디스플레이 디바이스용 전력 공급 장치가 턴 오프된 직후에 픽셀 전극에 기록될 수 있어서, 픽셀 전극의 전위는 0의 전위로 순간적으로 변할 수 있다. 따라서, 소거 시간은 단축될 수 있는데, 그 이유는, 픽셀 전극과 공통 전극 사이의 전위차가 짧은 시간에 실질적으로 0이 되기 때문이다.
게이트 구동기의 ALL-ON 기능을 수행하는 경우에, ALL-ON 기능을 수행하기 위해서만 사용되는 전력 검출 회로 또는 신호 검출 회로가 추가적으로 필요하다. 전력 검출 회로는 외부적으로 공급된 전압을 검출하고, 검출된 전압에 따라 ALL-ON 기능을 제어한다. 신호 검출 회로는 외부적으로 공급된 전압 뿐 아니라 신호(예를 들어, 수평 동기 신호)를 검출하거나, 상기 신호만을 검출하고, 검출된 전압 및 신호 또는 상기 신호만을 따라 ALL-ON 기능을 제어한다.
그러한 전압 검출 회로의 경우에, 고가의 전압 검출 IC가 필요하기 때문에 비용이 증가하는 문제가 발생한다. 다른 한 편으로, 신호 검출 회로를 사용하는 경우에, 검출될 신호의 특성(예를 들어, 진폭 및/또는 주파수)에 따라 신호 검출 회로의 규격이 변경되어야 한다는 문제가 또한 존재한다.
전술한 상황의 관점으로부터, 본 발명의 목적은, 가격이 더 저렴하고, 예를 들어 수평 동기 신호를 검출하지 않고도 소거 시간을 단축할 수 있는 액정 디스플레이 디바이스를 제공하는 것이다.
전술한 목적을 달성하기 위해 본 발명에 따른 제 1 액정 디스플레이 디바이스는, 전압을 액정층에 인가하기 위한 제 1 전극 및 제 2 전극과, 제 1 스위칭 수단을 통해 상기 제 1 전극에 전기적으로 연결되는 제 1 버스 및 제 2 버스와, 상기 제 1 버스를 포함하는 경로를 통해 상기 제 1 스위칭 수단에 공급되는 제 1 전위를 생성하기 위한 전위 생성 수단과, 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단에 존재하는 전하가 흐를 수 있는 전하 흐름부와, 상기 전하 흐름부로의 전하의 흐름 상태를, 상기 전하가 상기 전하 흐름부로 흐르는 제 1 상태 또는 상기 전하가 상기 제 1 상태만큼 상기 전하 흐름부로 흐르지 않는 제 2 상태로 스위칭하기 위한 제 2 스위칭 수단을 포함한다.
본 발명에 따른 제 1 액정 디스플레이 디바이스에는, 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단에 존재하는 전하가 흐를 수 있는 전하 흐름부가 제공된다. 더욱이, 이러한 전하 흐름부로의 전하의 흐름 상태는 제 2 스위칭 수단에 의해 스위칭된다. 따라서, 이러한 전하 흐름부가 제 2 상태에서 제 1 상태로 전환될 때, 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단에 존재하는 전하는 이러한 전하 흐름부로 효과적으로 흐를 수 있고, 그 결과, 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단의 전위는 이러한 전하 흐름부로 흐른 전하의 양에 해당하는 전위만큼 빠르게 변화될 수 있다. 따라서, 이후에 설명될 바와 같이, 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단의 전위를 변화시킴으로써 소거 시간은 단축될 수 있다. 더욱이, 전술한 전하 흐름부를 통해, 이후에 설명될 바와 같이, 예를 들어 수평 동기 신호를 검출하지 않고도 저렴한 비용으로 소거 시간을 단축시키는 것이 가능하다.
본 발명의 제 1 양상에 따라, 상기 제 2 스위칭 수단이 ON 상태에 있을 때 상기 전하 흐름부가 상기 제 1 상태로 설정되는 반면, 상기 제 2 스위칭 수단이 OFF 상태에 있을 때 상기 전하 흐름부가 상기 제 2 상태로 설정되는 것이 바람직하다. 따라서, 전하 흐름부는, 상기 제 2 스위칭 수단을 ON 또는 OFF 상태로 스위칭하는 것에 의해 제 1 상태 또는 제 2 상태로 설정될 수 있다.
본 발명의 제 2 양상에 따라, 전술한 제 1 액정 디스플레이 디바이스는, 제 2 스위칭 수단이 ON 상태 또는 OFF 상태로 스위칭되도록, 상기 제 2 스위칭 수단을 제어하기 위한 제어 수단을 추가로 포함하는 것이 바람직하다. 그러한 제어부를 통해, 상기 제 2 스위칭 수단의 ON 상태와 OFF 상태 사이의 스위칭은 쉽게 수행될 수 있다.
본 발명의 제 3 양상에 따라, 전술한 제 1 액정 디스플레이 디바이스용 상기 전위 생성 수단은 복수의 전위를 생성하고, 상기 제어부는 상기 전위 생성 수단에 의해 생성된 상기 복수의 전위를 검출하고, 상기 제 2 스위칭 수단이 상기 검출된 전위에 기초하여 ON 상태 또는 OFF 상태로 스위칭되도록 상기 제 2 스위칭 수단을 제어한다. 제어부의 그러한 구조에 따라, 제어부는 신호(예를 들어, 수평 동기 신호)를 검출할 필요가 없고, 그 결과, 제어부는 신호 특성을 참조하지 않고도 설계될 수 있다.
본 발명의 제 4 양상에 따라, 전술한 제 1 액정 디스플레이 디바이스는, 신호를 상기 제 1 버스로 송신하기 위한 제 1 구동기와, 신호를 상기 제 2 버스로 송신하기 위한 제 2 구동기를 추가로 포함하는 것이 바람직하고, 상기 전위 생성 수단은 상기 제 1 전위 이외에 상기 제 1 구동기에 공급될 제 2 전위와, 상기 제 2 구동기에 공급될 제 3 전위를 생성하고, 상기 제어부는 상기 제 1, 제 2 및 제 3 전위를 검출하고, 상기 제 2 스위칭 수단이 상기 검출된 전위에 기초하여 ON 상태 또는 OFF 상태로 스위칭되도록 상기 제 2 스위칭 수단을 제어한다. 상기 전위 생성 수단에 의해 생성된 이러한 제 1, 제 2 및 제 3 전위를 검출함으로써, 제어부는 신호 특성을 참조하지 않고도 설계될 수 있다.
본 발명의 제 5 양상에 따라, 전술한 제 1 액정 디스플레이 디바이스용 상기 제어부는 상기 제 2 스위칭 수단의 ON 상태 및 OFF 상태를 스위칭하기 위한 제 3 스위칭 수단을 포함하는 것이 바람직하다. 상기 제 3 스위칭 수단의 용이한 스위칭을 통해, 상기 제 2 스위칭 수단의 ON 상태와 OFF 상태 사이의 스위칭은 쉽게 제어될 수 있다.
더욱이, 전술한 제 1 액정 디스플레이 디바이스에서, 상기 제 1 전극은 픽셀 전극일 수 있고, 상기 제 2 전극은 공통 전극일 수 있고, 상기 제 1 버스는 게이트 버스일 수 있고, 상기 제 2 버스는 소스 버스일 수 있고, 상기 제 1 구동기는 게이트 구동기일 수 있고, 상기 제 2 구동기는 소스 구동기일 수 있다.
더욱이, 본 발명은, 전압을 액정층에 인가하기 위한 제 1 전극 및 제 2 전극과, 제 1 스위칭 수단을 통해 상기 제 1 전극에 전기적으로 연결되는 제 1 버스 및 제 2 버스와, 상기 제 1 버스에 공급되는 제 1 전위를 생성하기 위한 전위 생성 수단을 포함하는 제 2 액정 디스플레이 디바이스를 제공하는데, 상기 전위 생성 수단은, 상기 전위 생성 수단에 대한 전력 공급이 중단될 때 상기 제 1 버스에 공급될 제 2 전위를 생성하고, 상기 제 2 전위는 상기 제 1 전위보다 더 큰 것을 특징으로 한다.
특히, 전술한 제 2 액정 디스플레이 디바이스에 제공된 전위 생성 수단은, 상기 전위 생성 수단에 대한 전력 공급이 중단될 때 상기 제 1 전위보다 더 큰 제 2 전위를 생성한다. 상기 제 2 전위는 상기 제 1 버스에 공급된다. 상기 전위 생성 수단에 대한 전력 공급이 중단될 때 제 1 전위보다 더 큰 제 2 전위를 제 1 버스에 공급함으로써, 이후에 설명될 바와 같이 소거 시간은 단축될 수 있다. 더욱이, 제 2 액정 디스플레이 디바이스에 제공된 전술한 전위 생성 수단에 따라, 이후에 설명될 바와 같이 예를 들어 수평 동기 신호를 검출하지 않고도 저렴한 비용으로 소거 시간을 단축하는 것이 가능하다.
본 발명의 추가 양상에 따라, 전술한 제 2 액정 디스플레이 디바이스 내의 상기 전위 생성 수단은 상기 제 2 전위를 출력하는 차동 증폭기를 포함하는 것이 바람직하다. 그러한 차동 증폭기를 통해, 제 2 전위는 간단한 회로 구조를 통해 생성될 수 있다.
더욱이, 전술한 제 2 액정 디스플레이 디바이스에서, 상기 제 1 전극은 픽셀 전극일 수 있고, 상기 제 2 전극은 공통 전극일 수 있고, 상기 제 1 버스는 게이트 버스일 수 있고, 상기 제 2 버스는 소스 버스일 수 있다.
도 1은 본 발명에 따른 액정 디스플레이 디바이스의 제 1 실시예로서 예시적인 TFT 액정 디스플레이를 도시한 개략도.
도 2는 액정 패널(2)의 픽셀 구조를 도시한 개략도.
도 3은 소거 회로의 구조와, 소거 회로(6)의 관련 회로와의 연결 관계를 도시한 개략도.
도 4는 전위 변동을 도시한 그래프.
도 5는 본 발명에 따른 액정 디스플레이 디바이스의 제 2 실시예로서 예시적인 TFT 액정 디스플레이를 도시한 개략도.
도 6은 전위 생성부(51)를 도시한 개략도.
본 발명의 몇몇 실시예가 다음에 설명될 것이다. 도 1은, 본 발명에 따른 액정 디스플레이 디바이스의 제 1 실시예로서 예시적인 TFT 액정 디스플레이를 도시한 개략도이다. 이러한 TFT 액정 디스플레이(이후부터 간단히 "디스플레이"로 지칭됨)는 액정 패널을 포함한다. 액정 패널(2)은 칼라 이미지를 디스플레이하고, R(적색), G(녹색), 및 B(청색)의 각 칼라를 나타내는 픽셀로 구성된다.
도 2는 액정 패널(2)의 픽셀 구조를 도시한 개략도이다. 액정 패널(2)은 게이트 버스(23) 및 소스 버스(24)를 포함하는데, 상기 버스 양쪽 모두는 서로 수직으로 연장한다. 이 실시예에서, 800개의 게이트 버스(23) 및 3072개의 소스 버스(24)가 제공되지만, 이러한 게이트 버스 및 소스 버스의 수는 디스플레이(1)의 응용에 따라 변할 수 있다. 도 2에서, 3개의 게이트 버스(23) 및 하나의 소스 버스(24)만이 도시된다. 액정 패널(2)은 각 픽셀에 하나의 픽셀 전극(21) 및 하나의 TFT(22)를 또한 포함한다. 도 2에서, 2개의 픽셀 전극(21) 및 2개의 TFT(22)만이 예시적으로 도시된다. TFT(22)의 드레인 전극(22c)은 대응하는 픽셀 전극(21)에 연결되고, TFT(22)의 게이트 전극(22a)은 대응하는 게이트 버스(23)에 연결되고, TFT(22)의 소스 전극(22b)은 소스 버스(24)에 연결된다. 액정 패널(2)은 공통 전극(25)을 추가로 포함한다. 공통 전극(25)은 사실상 액정층(본 명세서에는 미도시)을 통해 각 픽셀 전극(21)과 접하도록 2차원적으로 연장하지만, 공통 전극(25)은 간단한 도시를 위해 도 2에서 단일 직선으로 표시된다.
도 1을 다시 참조하면, 액정 패널(2) 주위에 게이트 구동기(3) 및 소스 구동기(4)가 배치되는데, 상기 구동기 양쪽 모두는 전위 생성 회로(5)에 연결된다. 디스플레이(1)는, 전위 생성 회로(5)에 대한 DC 전력 공급이 중단된 직후에 액정 패널(2) 상에 디스플레이되는 이미지를 순간적으로 소거하기 위한 소거 회로(6)를 또한 포함한다.
도 3은 소거 회로(6)의 구조와, 소거 회로(6)의 관련 회로와의 연결 관계를 도시한 개략도이다. 전위 생성 회로(5)는 미리 결정된 전위(Vs, Vg, Vo 및 Vc)를 생성한다. 전위(Vs, Vg 및 Vc)는 양의 전위이지만, 전위(Vo)는 음의 전위이다. 전위(Vs)는 소스 구동기(4)에 공급된다. 전위(Vg 및 Vo)는 게이트 구동기(3)에 공급된다. 전위(Vc)는 공통 전극(25)에 공급된다(도 2를 참조).
도 3에 도시된 바와 같이, 소거 회로(6)는 저항(65)을 구비하는 전하 흐름부(67)를 포함한다. 전하 흐름부(67)는 스위칭 소자(62)에 연결된다. 스위칭 소자(62)는 하나의 트랜지스터(62a) 및 저항(62b 및 62c)을 포함한다. 트랜지스터(62a)의 컬렉터는 보호 저항(protection resistor)(65)을 통해 접지되고, 트랜지스터(62a)의 이미터는 전위(Vo)의 공급 라인(L3)을 통해 게이트 구동기(3)에 연결된다. 소거 회로(6)는 스위칭 소자(62)의 ON/OFF를 제어하기 위한 제어부(66)를 추가로 포함한다. 제어부(66)에는 스위칭 소자(62)와 동일한 구조인 스위칭 소자(61)가 제공된다. 스위칭 소자(61)는 하나의 트랜지스터(61a) 및 저항(61b 및 61c)을 포함한다. 트랜지스터(61a)의 컬렉터는 포인트(P3)를 통해 스위칭 소자(62)에 연결되고, 저항(64)을 통해 전위(Vg)의 공급 라인(L2)에 연결된다. 트랜지스터(61a)의 이미터는 트랜지스터(62a)의 이미터에 연결되고, 포인트(P2)에서 공급 라인(L3)에 연결된다. 트랜지스터(61a)의 베이스는 저항(61b 및 63)을 통해 전위(Vs)의 공급 라인(L1)에 연결된다. 스위칭 소자(61)는, 포인트(P1)에서의 전위(VP1)와 포인트(P2)에서의 전위(VP2) 사이의 전위차(VP1 -VP2)가 다음 수학식 1을 충족시킬 때 ON 상태가 된다:
Figure 112002027547797-pct00001
스위칭 소자(61)는, 전위차(VP1-VP2)가 다음 수학식 2를 충족시킬 때 OFF 상태가 된다.
Figure 112002027547797-pct00002
VON＞VP1-VP2 ＞VOFF의 경우에, 스위칭 소자(61)가 ON 상태 또는 OFF 상태가 되는 것이 불안정해진다. 스위칭 소자(61)는 상기 스위칭 소자(61)로서 사용하는 제품의 특성에 따라 ON 상태 또는 OFF 상태가 될 수 있다.
스위칭 소자(61)와 동일한 특성을 갖는 스위칭 소자(62)는, 포인트(P3)에서의 전위(VP3)와 포인트(P2)에서의 전위(VP2) 사이의 전위차(VP3-VP2 )가 다음 수학식 3을 충족시킬 때 또한 ON 상태가 된다:
Figure 112002027547797-pct00003
스위칭 소자(62)는, 전위차(VP3-VP2)가 다음 수학식 4를 충족시킬 때 OFF 상태가 된다:
Figure 112002027547797-pct00004
VON＞VP3-VP2 ＞VOFF의 경우에, 스위칭 소자(62)가 ON 상태 또는 OFF 상태가 되는 것이 불안정해진다. 스위칭 소자(62)는 상기 스위칭 소자(62)로서 사용하는 제품의 특성에 따라 ON 상태 또는 OFF 상태가 될 수 있다.
이제, 도 1에 도시된 디스플레이(1)의 동작은 도 1 내지 도 3을 참조하여 설 명될 것이다. 첫째로, 디스플레이(1)의 본체(main body)의 전력 공급 장치가 턴 온될 때, DC 전력은 전위 생성 회로(5)에 공급되어, 회로(5)는 전위(Vs, Vg, Vo 및 Vc)를 생성하기 시작한다. 전위(Vs)는 소스 구동기(4)를 구동하기 위한 것이고, 전위(Vg 및 Vo)는 게이트 구동기(3)를 통해 게이트 버스(23)(도 1을 참조)에 공급되기 위한 것이고, 전위(Vc)는 공통 전극(25)에 공급되기 위한 것이다.
전위 생성 회로(5)가 전위를 생성하기 시작한 직후에, 포인트(P2)에서의 전위(VP2)는 전위(Vo)에 아직 도달하지 않고 거의 0의 전위와 같고, 또한 포인트(P4)에서의 전위(VP4)는 전위(Vs)에 아직 도달하지 않고 거의 0의 전위와 같다. 그 결과, 포인트(P1 및 P2) 사이의 전위차(VP1-VP2)는 거의 0이 되고, 따라서, 스위칭 소자(61)는 수학식 2를 충족하는데, 즉, 소자(61)는 OFF 상태가 된다. 그러나, 전위 생성 회로(5)에 의한 전위 생성을 시작한 이후에 시간이 경과함에 따라, 포인트(P2)에서의 전위는 전위(Vo)(음의 값)에 접근하는 반면, 포인트(P4)에서의 전위는 전위(Vs)(양의 값)에 접근하여, 포인트(P1 및 P2) 사이의 전위차(VP1-VP2)는 점차 증가할 것이다. 여기서, 포인트(P1 및 P2) 사이의 전위차(VP1-VP2)는 포인트(P4)에서의 전위(VP4)를 사용하여 다음 수학식 5로 표현될 수 있다:
Figure 112002027547797-pct00005
여기서, r1 및 r2는 각각 저항(61b 및 61c)에 대한 저항값이다. 더욱이, Ra 는 저항(63)에 대한 저항값이다.
이 실시예에서, 전위(Vo 및 Vs)의 값, 및 저항(63, 61b 및 61c)의 값(Ra, r1, r2)은, 전위 생성 회로(5)가 전위(Vo 및 Vs)를 생성할 때 수학식 1을 충족하도록 선택된다. 따라서, 전위차(VP1-VP2)는, 전위 생성 회로(5)에 대한 DC 전력 공급이 중단될 때 수학식 2를 충족시키지만, 전위차(VP1-VP2)는 전위 생성 회로(5)에 대한 DC 전력 공급을 시작함으로써 점차 커지므로, 결국, 전위차(VP1-VP2)는 수학식 1을 충족시킨다. 전위차(VP1-VP2)가 수학식 1을 충족시킬 때, 스위칭 소자(61)는 신뢰성있는(with reliability) ON 상태로 존재한다. 스위칭 소자(61)가 ON 상태에 있을 때, 컬렉터 전류(IC1)는 ON 상태에 있는 스위칭 소자(61)에 흐르고, 포인트(P3)에서의 전위(VP3)는 포인트(P2)에서의 전위(VP2)와 거의 동일하게 된다. 따라서, 포인트(P3 및 P2) 사이의 전위차(VP3-VP2)는 거의 0과 같다. 그러므로, 스위칭 소자(61)는 이제 수학식 4를 충족시키는데, 즉, 스위칭 소자(61)는 OFF 상태에 있다. 따라서, 전위(Vg 및 Vo)를 공급하기 위한 공급 라인(L2 및 L3)은, 라인(L2 및 L3)이 저항(65)을 구비하는 전하 흐름부(67)와 전기적으로 단절되는 상태에 놓인다.
전위(Vg 및 Vo)가 전하 흐름부(67)로부터 전기적으로 단절된 게이트 구동기(3)에 공급될 때, 게이트 구동기(3)는 800개의 게이트 버스(23) 각각에 전위(Vg 또는 Vo)를 공급한다. 특히, 게이트 구동기(3)는, 선택된 하나의 게이트 버스(23)에만 전위(Vg)를 공급하고 나머지 799개의 게이트 버스에 전위(Vo)를 공급하기 위해 이러한 800개의 게이트 버스의 각 하나를 순차적으로 선택한다. 그 결과, 전위(Vg)를 수용하는 게이트 버스(23)에 연결된 TFT(22)(도 3을 참조)만이 ON 상태로 턴될 수 있다. 이 때, 이미지 신호는 소스 구동기(4)로부터 모든 소스 버스로 송신된다. 따라서, 게이트 버스(23)에 의한 선택 순서에 따라, 이미지는 각 픽셀에 순차적으로 기록될 것이므로, 하나의 원하는 이미지는 액정 패널(2) 상에 디스플레이될 수 있다. 그 다음에, 게이트 버스의 선택에 대한 동일한 단계가 반복될 것이고, 이미지는 연속적으로 디스플레이될 것이다.
이제, 디스플레이(1)의 본체에 있는 전력 공급 장치가 턴 오프될 때의 동작은 도 4뿐 아니라 도 1 내지 도 3을 참조하여 이후에 설명될 것이다.
도 4는, 디스플레이(1)의 본체에 있는 전력 공급 장치가 턴 오프될 때의 전위 변동을 도시한 그래프이다. 디스플레이(1)의 본체에 있는 전력 공급 장치가 시간(t=0)에 턴 오프될 때, 소스 구동기(4)로부터 소스 버스(24)에 공급된 이미지 신호는 턴 오프되고, 전위 생성 회로(5)에 대한 DC 전력 공급은 중단되어, 회로(5)는 전위(Vs, Vg, Vo 및 Vc)의 생성을 중단한다. 전위 생성 회로(5)가 전위(Vs, Vg, Vo, Vc)의 생성을 중단할 때, 각 전위(Vs, Vg, Vo, Vc)는 0의 전위에 점차 접근할 수 있고, 결국 0이 된다. 이 실시예에서, 전위 생성 회로(5)가 전위(Vs, Vg, Vo, Vc)의 생성을 중단할 때, 공통 전극(25)의 전위는 먼저 0이 된다. 도 4에서, 곡선(Vu)은, 공통 전극(25)의 전위가 어떻게 0이 되는 지를 개략적으로 나타낸다.
더욱이, 전위(Vg)가 공급되는 하나의 게이트 버스(이후부터 간단히 "하나의 게이트 버스"로 지칭함)는 공급 라인(L2)에 연결되는 반면, 전위(Vo)가 공급되는 799개의 게이트 버스(이후부터 간단히 "799개의 게이트 버스"로 지칭함)는 공급 라인(L3)에 연결된다. 하나의 게이트 버스(23)에 관한 한, 이러한 "하나의 게이트 버스"(23)는, 전위 생성 회로(5)가 전위의 생성을 중단한 직후에 거의 Vg(>0)와 동일한 값을 유지한다. 그러므로, 이러한 "하나의 게이트 버스"(23)에 연결되는 TFT(22)는, 전위 생성 회로(5)가 전위의 생성을 중단한 직후에 여전히 ON 상태에 남아있다. 그 결과, 소스 구동기(4)로부터 소스 버스(24)를 통해 이미지 신호가 OFF인 것을 나타내는 신호는, 그러한 ON 상태에 있는 TFT(22)에 연결되는 픽셀 전극(21)(그러한 픽셀 전극은 이후부터 "능동 전극 픽셀"로 지칭함)에 기록되어, 이러한 능동 픽셀 전극(21)의 전위는 순간적으로 0이 될 수 있다. 이러한 하나의 게이트 버스(23)의 전위 및 이러한 능동 픽셀 전극의 전위가 도 1에 도시된 디스플레이(1)의 소거 시간에 거의 영향을 주지 않기 때문에, 이러한 하나의 게이트 버스(23)의 전위 및 이러한 능동 픽셀 전극의 전위를 더 이상 언급하지 않고, 799개의 게이트 버스(23)의 전위 및 이러한 799개의 게이트 버스(23)에 전기적으로 연결되는 픽셀 전극의 전위에 대해 구체적으로 이후에 설명할 것이다. 다음 설명에서, 만일 하나의 게이트 버스 및 799개의 게이트 버스가 특별히 구별될 필요가 없다면, "799개의 게이트 버스"는 일반적으로 "게이트 버스"로 지칭할 것이다.
전위 생성 회로(5)가 전위의 생성을 중단할 때, 전위(VP4, VP5 및 VP2)는 0에 접근하므로, 전위차(VP4-VP2)는 0에 접근할 것이다. 따라서, DC 전력이 공급되었을 때 수학식 1을 충족시키는 전위차(VP1-VP2)는 점차 감소하고, 결국 수학식 2를 충족시킨다. 일단 수학식 2가 충족되면, 스위칭 소자(61)는 신뢰성있는 OFF 상태가 된다. 그런데, 전위(Vg)를 공급하기 위한 공급 라인(L2)과 전위(Vs)를 공급하기 위한 공급 라인(L1)을 비교하면, 공급 라인(L2)은 게이트 구동기(3)를 통해 게이트 버스(23)에 연결되는 반면, 공급 라인(L1)은 소스 구동기(4)를 통해 소스 버스(24)에 연결된다. 픽셀 전극(21) 및 공통 전극(25)과 같은 다른 전극과 게이트 버스(23) 사이에서 형성될 용량(그러한 용량은 이후부터 "게이트 버스 용량"으로 지칭함)은 소스 버스(24)와 다른 전극 사이에서 형성될 용량(그러한 용량은 이후부터 "소스 버스 용량"으로 지칭함)의 수배(2 내지 3배) 크기이다. 게이트 버스 용량과 소스 버스 용량 사이의 그러한 차이 때문에, 게이트 버스(23)에 연결되는 공급 라인(L2) 상의 포인트(P5)에서의 전위(VP5)는 소스 버스(24)에 연결되는 공급 라인(L1) 상의 포인트(P4)에서의 전위(VP4)에 관해 특정한 시간 지연을 통해 0의 전위에 도달할 수 있다. 따라서, 스위칭 소자(61)가 OFF로 턴된 직후에, 포인트(P5)에서의 전위(VP5)는 0의 전위보다 충분히 더 큰 전위를 여전히 유지한다. 여기서, 포인트(P3)에서의 전위(VP3)와 포인트(P2)에서의 전위(VP2) 사이의 전위차(VP3 -VP2)는 다음과 같이 포인트(P5)에서의 전위(VP5)를 사용하여 표현될 수 있다:
Figure 112002027547797-pct00006
여기서, r3 및 r4는 각각 저항(62b 및 62c)에 대한 저항값을 나타낸다. Rb는 저항(64)에 대한 저항값을 나타낸다.
이 실시예에서, 전위(Vo 및 Vg) 값 및 저항(64, 62b 및 62c) 값(Rb, r3, r4)는, 스위칭 소자(61)가 OFF 상태가 된 직후에 전위차(VP3-VP2)가 수학식 3을 충족시키는 방식으로 선택된다. 달리 말하면, 스위칭 소자(61)가 OFF 상태가 된 직후에, 전위차(VP3-VP2)는 Von 이상이 되고, 따라서, 스위칭 소자(62)는 ON 상태가 된다. 이에 응답하여, 저항(65)을 구비하는 전하 흐름부(67)는 스위칭 소자(62)를 통해 공급 라인(L3)에 전기적으로 연결된다. 즉, 전위 생성 회로(5)에 대한 DC 전력 공급이 중단되기 직전에(t=0 되기 직전) 공급 라인(L3)이 전하 흐름부(67)와 전기적으로 단절될지라도, 공급 라인(L3)은, 전위 생성 회로(5)에 대한 DC 전력 공급이 중단된 후에 스위칭 소자(62)를 통해 전하 흐름부(67)에 전기적으로 연결된다. 더욱이, 이러한 799개의 게이트 버스(23)가 이러한 공급 라인(L3)에 전기적으로 연결되기 때문에, 상기 799개의 게이트 버스 상에 축적된 전하는 게이트 버스(23)의 환경(circumstance)을 향해 자연적으로 방전할 수 있을 뿐 아니라, 게이트 구동기(3), 공급 라인(L3) 및 스위칭 소자(62)를 통해 전하 흐름부(67)로 흐를 수 있다. 전하의 그러한 이동에 따라, 게이트 버스(23)의 전위는 결국 0이 된다. 도 4에서의 곡선(Vw)은 게이트 버스(23)의 전위가 결국 어떻게 0이 되는지를 보여준다. 게이트 버스의 전위가 0이 됨에 따라, 게이트 버스(23)에 연결되는 TFT(22)의 게이트 전극(22a)의 전위도 또한 0이 된다.
전술한 바와 같이, 일단 전위 생성 회로(5)에 대한 DC 전력 공급이 중단되면, 이미지 신호가 OFF인 것을 나타내는 신호는 소스 구동기(4)로부터 각 소스 버스(24)로 송신될 것이다. 따라서, 각 TFT(22)의 소스 전극(22b)의 전위도 또한 0이 될 것이다. 따라서, 799개의 게이트 버스(23)에 연결되는 TFT(22)에 관한 한, 각 TFT(22)의 게이트 전극(22a)의 전위 및 소스 전극(22b)의 전위는 모두 0이 될 것이다{즉, 게이트 전극(22a)과 소스 전극(22b) 사이의 전위차는 0이 될 것이다}. 일반적으로, TFT(22)는, 게이트 전극(22a)의 전위가 소스 전극(22b)의 전위보다 약간 더 작을 때 완전한 OFF 상태가 되지만, 게이트 전극(22a)과 소스 전극(22b) 사이의 전위차가 거의 0과 동일한 전술한 경우에서, TFT는 완전한 OFF 상태에 있지 않고, 전류가 약간 흐르는 상태(이 상태는 이후부터 "HALF-ON 상태"로 지칭됨)에 있다. 그러한 HALF-ON 상태에서 TFT(22)에 연결되는 픽셀 전극(21) 상에 축적된 전하는 이러한 픽셀 전극(21)의 환경을 향해 자연적으로 방전될 수 있을 뿐 아니라, 그러한 HALF-ON 상태인 TFT(22)를 통해 게이트 버스(23) 및 소스 버스(24)로 흐를 것이다. 전하의 이러한 이동에 따라, 그러한 HALF-ON 상태인 TFT(22)에 연결되는 픽셀 전극(21)의 전위는 결국 0이 된다. 도 4에서의 곡선(Vx)은 상기 픽셀 전극(21)의 전위가 결국 어떻게 0이 되는지를 보여준다.
따라서, 액정 패널(2)의 픽셀 전극(21)의 전위는 0이 된다(곡선 Vx). 곡선(Vx)으로부터 알 수 있듯이, 픽셀 전극(21)의 전위는 시간(t1)에서 0이 된다. 그러므로, 시간(t1)에서, 공통 전극(25)의 전위{곡선(Vu)}와 각 픽셀 전극(21)의 전위{곡선(Vx)} 사이의 차이는 0이 되어, 액정 패널(2)의 디스플레이는 완전히 소 거될 수 있다.
전술한 구조에 따라, 액정 패널(2)의 디스플레이가 완전히 소거될 때까지의 소거 시간(te)은 te=t1이다. 특히, te=약 1 내지 2초이다.
이제, 도 1에 도시된 디스플레이(1)에 소거 회로(6)가 제공되지 않은 경우를 고려해보자. 이 경우에, 디스플레이는, 전위 생성 회로(5)에 대한 DC 전류 공급이 중단될 때 공급 라인(L3)에 연결될 전하 흐름부(67)를 포함하지 않는다. 따라서, 소거 회로(6)가 제공되는 디스플레이에 비해, 소거 회로(6)가 제공되지 않는 디스플레이는, 게이트 버스(23) 상에 축적된 전하가 흐를 수 있는 더 적은 수의 경로를 가지므로, 소거 회로(6)가 제공되지 않는 디스플레이의 게이트 버스(23)에서의 전위 변동은 소거 회로(6)가 제공되는 디스플레이보다 더 경감될 수 있다. 더 구체적으로, 도 4에서 알 수 있듯이, 소거 회로(6)가 제공되는 디스플레이에 관해, 게이트 버스(23)에서의 전위 변동은 곡선(Vw)으로 표현되는 반면, 소거 회로(6)가 제공되지 않는 디스플레이에 관해, 게이트 버스(23)에서의 전위 변동은 점선으로 표시된 곡선(Vw')으로 표현된다. 그러므로, 소거 회로(6)가 제공되지 않는 디스플레이의 경우에, 게이트 버스(23)의 전위가 0이 될 때의 순간은 소거 회로(6)가 제공되는 디스플레이에 비해 T1만큼 지연된다. 따라서, 소거 회로(6)가 제공되지 않는 디스플레이에 관해서는, 게이트 버스(23)에 연결된 TFT(22)가 HALF-ON 상태가 될 때의 순간도 또한 지연되어, 그러한 HALF-ON 상태에 있는 TFT(22)에 연결된 픽셀 전극은 경감된 전위 변동을 보여준다. 더 구체적으로, 도 4에서 알 수 있듯이, 소거 회로(6)가 제공되는 디스플레이에 관해, 픽셀 전극(21)에서의 전위 변동은 곡선(Vx)으로 표시되는 반면, 소거 회로(6)가 제공되지 않는 디스플레이에 관해, 픽셀 전극(21)에서의 전위 변동은 점선으로 나타낸 곡선(Vx')으로 표시된다. 더욱이, 소거 회로(6)가 제공되지 않는 디스플레이의 경우에, 공통 전극(25)에서의 전위 변동은 곡선(Vu')으로 표시된다. 따라서, 소거 회로(6)가 제공되지 않는 디스플레이의 경우에, 공통 전극(25)과 각 픽셀 전극(21) 사이의 전위차가 0이 될 때의 순간은 소거 회로(6)가 제공되는 디스플레이에 비해 T2만큼 지연되어, 소거 회로(6)가 제공되지 않는 디스플레이에 관한 소거 시간(te)은 te=t1+T2가 되는데, 상기 te는 특히 약 4 내지 5초와 같다. 그 결과, 소거 회로(6)를 제공함으로써, 소거 시간(te)이 약 3초만큼 단축될 수 있음이 이해된다.
더욱이, 이 실시예에서, 소거 회로(6)는 전위 생성 회로(5)에 의해 생성된 3개의 전위(Vs, Vg, Vo)를 검출하고, 검출된 전위를 기초하여 동작한다. 따라서, 특히 소거 회로(6)를 구동시키기 위한 고가의 전압 검출기 IC를 제공할 필요가 없는데, 이것으로 인해 비용 절감을 초래할 수 있다.
더욱이, 이 실시예에서, 소거 회로(6)는 3개의 전위(Vs, Vg, Vo)에 의해서만 동작한다. 즉, 소거 회로(6)는 수평 동기 신호와 같은 신호에 따르지 않고도 동작한다. 따라서, 소거 회로(6)는 그러한 신호 특성을 고려하지 않고도 설계될 수 있다.
전하 흐름부(67)의 한 단부가 이 실시예에서 접지되지만, 전하 흐름부(67)의 다른 한 단부는 접지되지 않을 수 있음을 특히 주의해야 한다.
더욱이, 이 실시예에서, TFT(22)를 짧은 시간에 HALF-ON 상태로 전환하기 위해, 스위칭 소자(62)는 공급 라인(L3)에 연결되어, 게이트 버스(23)에 축적된 전하는 공급 라인(L3) 및 스위칭 소자(62)를 통해 전하 흐름부(67)로 흐를 수 있다. 이러한 구조에 따라, TFT(22)의 게이트 전극(22a)의 전위는 짧은 시간에 0이 될 수 있고, TFT(22)는 이에 따라 짧은 시간에 HALF-ON 상태가 될 수 있다. 그러나, 스위칭 소자(62)가 전위 생성 회로(5)와 픽셀 전극(21) 사이를 전기적으로 연결하는 임의의 경로에 연결되는 한, 스위칭 소자(62)가 공급 라인(L3)외에 임의의 다른 부분에 연결되는 경우조차 짧은 시간에 TFT(22)를 HALF-ON 상태로 전환하는 것이 가능할 수 있다.
더욱이, 소거 회로(6)가 2개의 스위칭 소자(61 및 62) 및 3개의 저항(Ra, Rb, Rc)으로 구성될지라도, 임의의 다른 구성은 허용가능할 수 있다.
도 5는 본 발명에 따른 액정 디스플레이 디바이스의 제 2 실시예로서 디스플레이를 도시한 개략도이다. 도 5에서 디스플레이(100)를 도시하는데 있어서, 동일한 참조 번호는 도 1에서의 디스플레이(1)와 동일한 구성 요소에 대해 도 5에 사용되고, 도 1에서의 디스플레이(1)와의 차이만이 다음에 설명될 것이다.
도 5에 도시된 디스플레이(100)와 도 1에 도시된 디스플레이(1) 사이의 차이는, 단지 도 5에 도시된 디스플레이(100)가 소거 회로(6)를 포함하지 않고 대신에 전위 생성 회로(50)를 포함하는 것인데, 상기 전위 생성 회로(50)의 구조는 도 1에 도시된 전위 생성 회로(5)의 구조와 다르다.
이러한 전위 생성 회로(50)는 패널(2) 상의 잔상을 소거하기 위한 전위 생성부(51)를 포함한다. 전위 생성부(51)는 이후에 설명될 것이다. 도 6은 전위 생성부(51)를 구체적으로 도시한다. 전위 생성부(51)에는 차동 증폭기(511)가 제공된다. 차동 증폭기(511)의 입력 단자(511a)는 전위 생성 회로(50)에 의해 생성된 전위(Vo)를 수신하는 한편, 다른 입력 단자(511b)는 저항(512)을 통해 이러한 차동 증폭기(511)의 출력 단자(511c)에 연결된다. 추가적으로, 입력 단자(511b)는 저항(513)을 통해 스위칭 소자(SW)에 연결된다. 스위칭 소자(SW)는, DC 전력이 전위 생성 회로(50)에 공급될 때 개방되는 한편, 전위 생성 회로(50)에 대한 DC 전력 공급이 중단될 때 닫힌다. 차동 증폭기(511)의 출력 단자(511c)는 추가적으로 공급 라인(L3)에 연결된다(도 5를 참조).
필요시 도 5 및 도 6 뿐 아니라 도 2를 참조하여 디스플레이(100)의 동작을 다음에 설명할 것이다.
디스플레이(100)의 본체에서의 전력 공급 장치가 턴 온될 때, DC 전력은 전위(Vs, Vg, Vo, Vc)뿐 아니라 전위(V1)(도 6을 참조)를 생성하도록 전위 생성 회로(50)에 공급된다. 전위(Vs, Vg, Vc, V1)는 양의 전위이지만, 전위(Vo)는 음의 전위이다. 전위(Vs, Vg, Vc)는 각각 소스 버스(4), 게이트 버스(3) 및 공통 전극에 공급되고, 전위(Vo)는 차동 증폭기(511)의 입력 단자(511a)에 공급된다(도 6을 참조). 더욱이, 전위(V1)가 스위칭 소자(SW) 및 저항(513)을 통해 차동 증폭기(511)에 공급하는데 사용될지라도, 전위(V1)는 차동 증폭기(511)에 공급될 수 없는 한편, DC 전력은 전위 생성 회로(50)에 공급되는데, 그 이유는, 스위칭 소자(SW)가 DC 전력이 전위 생성 회로(50)에 공급되는 이러한 상태에서 개방을 유지하기 때문이다. 그러므로, 전위(Vo)만이 차동 증폭기(511)에 공급되는 한편, DC 전력은 전위 생성 회로(50)에 공급된다. 따라서, 출력 전위(Vout)는 Vout=Vo가 되고, 결국, Vo는 공급 라인(L3)에 공급될 것이다. 따라서, 결과적으로 전위(Vg 및 Vo)는 공급 라인(L2 및 L3)을 통해 게이트 구동기(3)에 공급되어, 도 1에 도시된 디스플레이(1)와 동일한 방식으로 이미지는 액정 패널(2) 상에 연속적으로 디스플레이될 수 있다.
둘째로, 디스플레이(100)의 본체에서의 전력 공급 장치가 턴 오프될 때 디스플레이(100)의 동작을 설명할 것이다.
디스플레이(100)의 본체에서의 전력 공급 장치가 턴 오프될 때, 소스 구동기(4)에 공급된 이미지 신호는 턴 오프되고, 전위 생성 회로(50)에 대한 DC 전력 공급은 중단되어, 회로(50)는 전위(Vs, Vg, Vo, Vc, V1)의 생성을 중단한다. 전위 생성 회로(50)에 대한 DC 전력 공급이 중단된 직후에 각 전위(Vs, Vg, Vo, Vc 및 V1)가 여전히 0에 도달하지 않음을 주의해야 한다. 따라서, 전위{Vg(>0)}는 전위 생성 회로(50)가 전위의 생성을 중단하기 바로 전에 하나의 게이트 버스(23)에 공급되고, 상기 하나의 게이트 버스(23)는, 전위 생성 회로(50)가 전위의 생성을 중단한 직후에 여전히 0보다 큰 전위를 갖는다. 그러므로, 상기 하나의 게이트 버스(23)에 연결되는 TFT(22)(도 2를 참조)는 여전히 ON 상태에 남아있다. 그 다음에, 소스 버스(24)를 통해 이미지 신호가 OFF에 있음을 나타내는 신호는 그러한 ON 상태에 있는 TFT(22)에 연결되는 픽셀 전극(21)에 기록될 것이므로, 이러한 픽셀 전극(21)의 전위는 순간적으로 0이 될 수 있다.
추가적으로, 도 6에 도시된 스위칭 소자(SW)는, 전위 생성 회로(50)에 대한 DC 전력 공급이 중단되는 경우에 닫힌다. 스위칭 소자(SW)가 닫힌 직후에 출력 전위(Vout)는 다음 수학식 7로 표현될 수 있다:
Figure 112002027547797-pct00007
여기서 Ra는 저항(512)의 저항값을 나타내고, Rb는 저항(513)의 저항값을 나타낸다. 이 경우에, Ra 및 Rb 값은, 스위칭 소자(SW)가 닫힌 직후에 Vout이 Vout=0V가 되도록 조정된다. 따라서, 전위 생성 회로(50)가 전위의 생성을 중단하기 바로 전에 전위{Vo(<0)}가 799개의 게이트 버스(23)에 공급될지라도, 전위 생성 회로(50)가 전위의 생성을 중단한 직후에 0의 전위는 공급 라인(L3)을 통해 799개의 게이트 버스(23)에 순간적으로 기록될 수 있다. 여기서, 도 5에 도시된 디스플레이(100)가 전위 생성부(51)를 포함하지 않는 경우를 고려해보자. 이 경우에, 디스플레이(100)의 본체에서의 전력 공급 장치가 턴 오프될 때, 799개의 게이트 버스(23)에서의 전위는, 게이트 버스(23)에 축적된 전하가 게이트 버스(23)로부터 자연적으로 사라질 때까지 0에 도달할 수 없다. 이에 반해, 도 5에 도시된 디스플레이(100)에서와 같이, 전위 생성 회로(50)에 대한 DC 전력 공급이 중단된 직후에 전위(Vout=0V)를 공급 라인(L3)에 공급하는 전위 생성부(51)를 제공하는 경우에, 게이트 버스(23)의 전위는, 게이트 버스(23)에 축적되는 전하가 게이트 버스(23)로부터 자연적으로 사라지는 것을 기다리지 않고도 순간적으로 0으로 설정될 수 있다.
더욱이, 이러한 TFT(22)의 소스 전극(22b)의 전위는 이미지 신호가 턴 오프되기 때문에 0이 되어, 799개의 게이트 버스(23)에 연결된 각 TFT(22)의 게이트 전극(22a)과 소스 전극(22b) 사이의 전위차는 0이 될 수 있다. 각 TFT(22)의 게이트 전극(22a)과 소스 전극(22b) 사이의 전위차가 0이 되는 경우에, 각 TFT(22)는 HALF-ON 상태로 전환하여, 픽셀 전극(21)에 축적된 전하는 HALF-ON 상태에 있는 TFT(22)를 통해 픽셀 전극(21)으로부터 빠르게 제거될 수 있다. 그 결과, 이러한 픽셀 전극(21)의 전위는 0에 도달한다. 이러한 방식으로, 액정 패널(2)의 모든 픽셀 전극(21)의 전위는 빠르게 0으로 변할 수 있다. 액정 패널(2)의 모든 픽셀 전극(21)의 전위가 0에 도달한 직후, 공통 전극(25)의 전위도 또한 0에 도달할 수 있다. 따라서, 공통 전극(25)과 각 픽셀 전극(21) 사이의 전위차는 0이 되어, 액정 패널(2) 상의 이미지는 완전히 소거될 수 있다.
따라서, TFT(22)가 전위 생성부(51)에 의해 HALF-ON 상태로 되어 있는 경우조차 소거 시간을 단축하는 것이 가능하다.
도 5에 도시된 디스플레이(100)의 경우에, 잔상을 소거하기 위한 전위를 생성하는 전위 생성부(51)는 전위 생성 회로(50)에 의해 생성된 2개의 전위(Vo 및 V1)를 검출하고, 검출된 전위에 기초하여 동작한다. 따라서, 특히 소거 회로(6)를 구동시키기 위한 고가의 전압 검출기 IC를 제공할 필요가 없고, 이것은 비용 절감을 초래할 수 있다.
더욱이, 도 5에 도시된 디스플레이(100)의 경우에, 전위 생성부(51)는 3개의 전위(Vs, Vg 및 Vo)에 의해서만 동작한다. 즉, 전위 생성부(51)는 수평 동기 신호와 같은 신호에 따르지 않고도 동작한다. 따라서, 전위 생성부(51)는 그러한 신호 특성을 고려하지 않고도 설계될 수 있다.
더욱이, 도 5에 도시된 디스플레이(100)의 경우에, 소거 시간을 단축시키기 위해, TFT(22)는, 전위 생성 회로(50)에 대한 DC 전력 공급이 중단될 때 차동 증폭기(511)가 Vout=0V를 출력하는 방식을 사용함으로써 HALF-ON 상태로 설정된다. 그러나, Vout은 0보다 더 클 수 있다. Vout이 0보다 더 크면, TFT(22)는 HALF-ON 상태보다는 완전한 ON 상태로 설정되고, 이미지 신호가 OFF에 있음을 나타내는 신호는 픽셀 전극에 기록될 수 있어서, 소거 시간은 단축될 수 있다.
도 5에 도시된 이러한 디스플레이에서, 전위 생성부(51)는 전위 생성 회로(50)의 일부분이다. 그러나, 전위 생성부(51)는 전위 생성 회로(50)와 분리될 수 있다.
본 발명에 따른 액정 디스플레이 디바이스의 전술한 제 1 및 제 2 실시예 각각에서, 전위 생성 회로(5 및 50)에 대한 DC 전력의 공급 및 공급 중단은, 디스플레이(1) 및 디스플레이(100)의 본체에서의 전력 공급 장치가 턴 온 또는 오프될 때 수행된다. 그러나, 디스플레이(1) 및 디스플레이(100)가 예를 들어 개인용 컴퓨터용 디스플레이로서 사용되면, 전위 생성 회로(5 및 50)에 대한 DC 전력 공급 및 공급 중단은, 디스플레이(1 또는 100)보다는 개인용 컴퓨터의 본체가 턴 온 또는 오프될 때 수행될 수 있다. 따라서, 본 발명은 전위 생성 회로(5 및 50)에 대한 DC 전력 공급 및 공급 중단을 위한 방법에 한정되고자 하지 않는다.
더욱이, 본 발명에 따른 액정 디스플레이 디바이스는 개인용 컴퓨터 외에 다른 전자 디바이스에 적용될 수 있다.
전술한 바와 같이, 본 발명에 따른 액정 디스플레이 디바이스에 따라, 수평 동기 신호와 같은 신호를 검출하지 않고도 더 저렴한 비용으로 소거 시간을 단축하는 것이 가능하다.

Claims (13)

  1. 액정 디스플레이 디바이스로서,
    - 전압을 액정층에 인가하기 위한 제 1 전극 및 제 2 전극과,
    - 제 1 스위칭 수단을 통해 상기 제 1 전극에 전기적으로 연결되는 제 1 버스 및 제 2 버스와,
    - 상기 제 1 버스를 포함하는 경로를 통해 상기 제 1 스위칭 수단에 공급되는 제 1 전위를 생성하기 위한 전위 생성 수단과,
    - 상기 경로, 상기 제 1 전극 또는 상기 전위 생성 수단에 남아있는 전하가 흐를 수 있는 전하 흐름부와,
    - 상기 전하 흐름부로의 전하의 흐름 상태를, 상기 전위 생성 수단에 대한 전력 공급이 정지되는 동안 상기 전하가 상기 전하 흐름부로 흐르는 제 1 상태, 또는 상기 전력이 상기 전위 생성 수단에 공급되는 동안 상기 전하가 상기 제 1 상태에서만큼 상기 전하 흐름부로 흐르지 않는 제 2 상태로 스위칭하기 위한 제 2 스위칭 수단을
    포함하는, 액정 디스플레이 디바이스.
  2. 제 1항에 있어서, 상기 전하 흐름부는, 상기 제 2 스위칭 수단이 ON 상태에 있을 때 상기 제 1 상태로 설정되는 반면, 상기 전하 흐름부는, 상기 제 2 스위칭 수단이 OFF 상태에 있을 때 상기 제 2 상태로 설정되는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  3. 제 2항에 있어서, 상기 액정 디스플레이 디바이스는, 상기 제 2 스위칭 수단이 ON 상태 또는 OFF 상태로 스위칭되도록 상기 제 2 스위칭 수단을 제어하기 위한 제어 수단을 추가로 포함하는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  4. 제 3항에 있어서, 상기 전위 생성 수단은 복수의 전위를 생성하고, 상기 제어부는 상기 전위 생성 수단에 의해 생성된 상기 복수의 전위를 검출하고, 상기 제 2 스위칭 수단이 상기 검출된 전위에 기초하여 ON 상태 또는 OFF 상태로 스위칭되도록 상기 제 2 스위칭 수단을 제어하는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  5. 제 4항에 있어서, 상기 디바이스는 신호를 상기 제 1 버스로 송신하기 위한 제 1 구동기와, 신호를 상기 제 2 버스로 송신하기 위한 제 2 구동기를 추가로 포함하고, 상기 전위 생성 수단은 상기 제 1 전위 이외에, 상기 제 1 구동기에 공급될 제 2 전위와 상기 제 2 구동기에 공급될 제 3 전위를 생성하고, 상기 제어부는 상기 제 1, 제 2 및 제 3 전위를 검출하고, 상기 제 2 스위칭 수단이 상기 검출된 전위에 기초하여 ON 상태 또는 OFF 상태로 스위칭되도록 상기 제 2 스위칭 수단을 제어하는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서, 상기 제어부는 상기 제 2 스위칭 수단의 ON 상태 및 OFF 상태를 스위칭하기 위한 제 3 스위칭 수단을 포함하는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 제 1 전극은 픽셀 전극이고, 상기 제 2 전극은 공통 전극인 것을 특징으로 하는, 액정 디스플레이 디바이스.
  8. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 제 1 버스는 게이트 버스이고, 상기 제 2 버스는 소스 버스인 것을 특징으로 하는, 액정 디스플레이 디바이스.
  9. 제 5항에 있어서, 상기 제 1 구동기는 게이트 구동기이고, 상기 제 2 구동기는 소스 구동기인 것을 특징으로 하는, 액정 디스플레이 디바이스.
  10. - 전압을 액정층에 인가하기 위한 제 1 전극 및 제 2 전극과,
    - 제 1 스위칭 수단을 통해 상기 제 1 전극에 전기적으로 연결되는 제 1 버스 및 제 2 버스와,
    - 상기 제 1 버스에 공급되는 제 1 전위를 생성하기 위한 전위 생성 수단을 포함하는, 액정 디스플레이 디바이스에 있어서,
    상기 전위 생성 수단은, 상기 전위 생성 수단에 대한 전력 공급이 중단될 때 상기 제 1 버스에 공급될 제 2 전위를 생성할 수 있도록, 상기 전력이 상기 전위 생성 수단에 공급되고 있는 상태에서 계속 개방되어 있고, 상기 전위 생성 수단에 대한 전력 공급이 중단되어 있는 상태에서 닫혀있는 스위칭 수단을 포함하며, 상기 제 2 전위는 상기 제 1 전위보다 더 큰 것을 특징으로 하는, 액정 디스플레이 디바이스.
  11. 제 10항에 있어서, 상기 전위 생성 수단은 상기 제 2 전위를 출력하는 차동 증폭기를 포함하는 것을 특징으로 하는, 액정 디스플레이 디바이스.
  12. 제 10항 또는 제 11항에 있어서, 상기 제 1 전극은 픽셀 전극이고, 상기 제 2 전극은 공통 전극인 것을 특징으로 하는, 액정 디스플레이 디바이스.
  13. 제 10항 또는 제 11항에 있어서, 상기 제 1 버스는 게이트 버스이고, 상기 제 2 버스는 소스 버스인 것을 특징으로 하는, 액정 디스플레이 디바이스.
KR1020027011172A 2000-12-28 2001-12-17 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스 KR100849148B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00402656 2000-12-28
JP2000402656A JP4885353B2 (ja) 2000-12-28 2000-12-28 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20020093821A KR20020093821A (ko) 2002-12-16
KR100849148B1 true KR100849148B1 (ko) 2008-07-31

Family

ID=18866904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011172A KR100849148B1 (ko) 2000-12-28 2001-12-17 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스

Country Status (6)

Country Link
US (1) US6690345B2 (ko)
EP (1) EP1352382A1 (ko)
JP (1) JP4885353B2 (ko)
KR (1) KR100849148B1 (ko)
TW (1) TW564396B (ko)
WO (1) WO2002054374A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103425B2 (ja) * 2002-03-28 2008-06-18 セイコーエプソン株式会社 電気光学装置、電子機器及び投射型表示装置
JP4544827B2 (ja) * 2003-03-31 2010-09-15 シャープ株式会社 液晶表示装置
JP4151591B2 (ja) * 2004-03-09 2008-09-17 セイコーエプソン株式会社 表示装置及び表示装置の情報消去方法
KR100539264B1 (ko) * 2004-05-15 2005-12-27 삼성전자주식회사 전원 전압 제거 감지 회로 및 디스플레이 장치
JP2006047500A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 表示パネル駆動回路、表示装置及び電子機器
US8125424B2 (en) * 2006-11-30 2012-02-28 Lg Display Co., Ltd. Liquid crystal display device and driving method thereof
EP2498245A1 (en) * 2009-11-04 2012-09-12 Sharp Kabushiki Kaisha Liquid crystal display device and driving method therefor
US20130234919A1 (en) * 2012-03-06 2013-09-12 Apple Inc. Devices and methods for discharging pixels having oxide thin-film transistors
WO2013146058A1 (ja) * 2012-03-30 2013-10-03 シャープ株式会社 表示装置
JP2013250523A (ja) * 2012-06-04 2013-12-12 Mitsubishi Electric Corp 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316801A2 (en) * 1987-11-20 1989-05-24 Semiconductor Energy Laboratory Co., Ltd. Driving circuit and method for a liquid crystal display with a delayed pixel-erase function on power switch-off

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248963A (en) * 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
ES2075866T3 (es) * 1989-10-27 1995-10-16 Canon Kk Dispositivo visualizador de cristal liquido con desconexion de potencia controlada.
JPH04371999A (ja) * 1991-06-20 1992-12-24 Canon Inc 液晶表示パネル駆動用電源回路
JP2868650B2 (ja) * 1991-07-24 1999-03-10 キヤノン株式会社 表示装置
GB2271211A (en) * 1992-10-03 1994-04-06 Central Research Lab Ltd Addressing a ferroelectric liquid crystal display.
JP3106078B2 (ja) * 1994-12-28 2000-11-06 シャープ株式会社 液晶駆動用電源
JPH08220508A (ja) * 1995-02-16 1996-08-30 Hitachi Ltd 液晶表示装置用電源回路
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
KR100218533B1 (ko) * 1996-11-27 1999-09-01 윤종용 액정 표시 장치의 파워 오프 방전 회로
JP3827823B2 (ja) * 1996-11-26 2006-09-27 シャープ株式会社 液晶表示画像の消去装置及びそれを備えた液晶表示装置
JPH10333642A (ja) * 1997-05-27 1998-12-18 Internatl Business Mach Corp <Ibm> 液晶表示装置
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
JP3584830B2 (ja) * 1999-03-30 2004-11-04 セイコーエプソン株式会社 半導体装置並びにそれを用いた液晶装置及び電子機器
JP3500353B2 (ja) * 2000-08-25 2004-02-23 財団法人工業技術研究院 ユニティーゲインバッファ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316801A2 (en) * 1987-11-20 1989-05-24 Semiconductor Energy Laboratory Co., Ltd. Driving circuit and method for a liquid crystal display with a delayed pixel-erase function on power switch-off

Also Published As

Publication number Publication date
TW564396B (en) 2003-12-01
KR20020093821A (ko) 2002-12-16
US20020089482A1 (en) 2002-07-11
JP2002215099A (ja) 2002-07-31
WO2002054374A1 (en) 2002-07-11
EP1352382A1 (en) 2003-10-15
US6690345B2 (en) 2004-02-10
JP4885353B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
EP1431953B1 (en) Gate driver for a display device
KR100747684B1 (ko) 전원 시퀀스장치 및 그 구동방법
US10008152B2 (en) Display device and method of driving the same
US5793346A (en) Liquid crystal display devices having active screen clearing circuits therein
US20090009459A1 (en) Display Device and Method for Driving Same
US20080231641A1 (en) Display Device, and Circuit and Method for Driving Same
US20080084371A1 (en) Liquid crystal display for preventing residual image phenomenon and related method thereof
US8736534B2 (en) Active matrix liquid crystal display device and method of driving the same
KR100996813B1 (ko) 방전회로 및 이를 구비한 표시장치
JPH10333642A (ja) 液晶表示装置
JP4984391B2 (ja) 表示駆動装置及び表示装置並びにその駆動制御方法
KR20010078029A (ko) 액정표시장치 및 그 구동방법
KR100849148B1 (ko) 전력 장치가 턴 오프될 때 잔상을 감소시키는 액정디스플레이 디바이스
JP3231641B2 (ja) 液晶表示装置
JP2001022326A (ja) 液晶表示装置
JP2018180414A (ja) 液晶表示装置
KR101247502B1 (ko) 화상 안정화를 위한 액정패널 구동 회로
JP2000214830A (ja) 液晶電源制御装置
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR20100034242A (ko) Ｌｃｄ 드라이버
KR20100093509A (ko) 방전회로 및 이를 구비한 표시장치
JP2006072391A (ja) ソースライン駆動回路
JP2008083436A (ja) 表示装置
KR101521657B1 (ko) 액정표시장치
KR20090073646A (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee