KR100840652B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100840652B1 KR100840652B1 KR1020060137362A KR20060137362A KR100840652B1 KR 100840652 B1 KR100840652 B1 KR 100840652B1 KR 1020060137362 A KR1020060137362 A KR 1020060137362A KR 20060137362 A KR20060137362 A KR 20060137362A KR 100840652 B1 KR100840652 B1 KR 100840652B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- mask pattern
- pattern
- image sensor
- size
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 60
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims abstract description 10
- 239000002019 doping agent Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 메인 마스크 패턴과 아이슬랜드형 마스크 패턴를 구비한 마스크 패턴을 통한 도펀트 주입 공정으로 화소 영역의 웰 영역을 형성하는 씨모스 이미지 센서의 제조방법에 있어서, 반도체 기판상에 다수의 포토다이오드가 구비된 에피층을 형성하는 단계; 상기 에피층 상에 제 1 포토레지스트를 도포하고 상기 마스크 패턴에서 메인 마스크 패턴의 스페이스 크기 및 아이슬랜드형 마스크 패턴의 사이즈의 평균치인 CD 값을 기준으로 상기 제 1 포토레지스트에 대한 패터닝 공정을 수행하는 단계; 상기 제 1 포토레지스트 패턴을 포함한 상기 에피층 상에 제 2 포토레지스트를 도포하고 상기 제 1 포토레지스트 패턴 상에 제 2 포토레지스트 패턴이 구비되도록 상기 제 2 포토레지스트에 대한 패터닝 공정을 수행하는 단계; 및 상기 제 1 포토레지스트 패턴과 상기 제 2 포토레지스트 패턴을 포함한 마스크 패턴을 이용하여 도펀트 주입(implantation) 공정을 수행하여 화소 영역의 웰(well) 영역을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법에 관한 것이다.
씨모스 이미지 센서, 마스크 패턴
Description
도 1a는 일반적인 씨모스 이미지 센서의 제조 과정 중 화소 영역의 웰을 형성하기 위한 포토레지스트 마스크 패턴을 도시한 예시도.
도 1b는 도 1a에 도시된 포토레지스트 마스크 패턴의 단면을 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 에피층 20 : 제 1 포토레지스트
22 : 제 1 메인 마스크 패턴 23 : 아이슬랜드형의 제 1 마스크 패턴
30 : 제 2 포토레지스트 32 : 제 2 메인 마스크 패턴
33 : 아이슬랜드형의 제 2 마스크 패턴
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로, 특히 정확한 스페이스 크기와 사이즈로 포토레지스트 마스크 패턴을 구현하여 이용하는 씨모스 이미지 센서의 제조방법에 관한 것이다.
이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변형시키는 소자로서, 크게 CMOS(Complementary Metal-Oxide-Silicon) 이미지 센서와 CCD(Charge Coupled Device) 이미지 센서로 구분된다. CCD 이미지 센서는 CMOS 이미지 센서에 비하여 광감도(Photo sensitivity) 및 노이즈(noise)에 대한 특성이 우수하나, 고집적화에 어려움이 있고, 전력 소모가 높다. 이에 반하여, CMOS 이미지 센서는 CCD 이미지 센서에 비하여 공정들이 단순하고, 고집적화에 적합하며, 전력 소모가 낮다.
따라서, 최근에는 반도체 소자의 제조 기술이 고도로 발전함에 따라, CMOS 이미지 센서의 제조 기술 및 특성이 크게 향상되어 CMOS 이미지 센서에 대한 연구가 활발히 진행되고 있다.
통상적으로, CMOS 이미지 센서의 화소(pixel)는 빛을 받아들이는 포토 다이오드들과 포토 다이오드들로부터 입력된 영상신호들을 제어하는 트렌지스터들을 구비한다. 이 트랜지스터들의 개수에 따라 CMOS 이미지 센서는 3T형, 4T형으로 구분된다. 여기서, 3T형은 1개의 포토 다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토 다이오드와 4개의 트랜지스터로 구성된다.
이와 같은 종래의 CMOS 이미지 센서에서 중요한 역할을 하는 영역은 빛을 받아들여 신호를 발생시키는 동작을 하는 화소(pixel) 영역으로서, 화소 영역은 도 1a에 도시된 화소 영역의 웰(well)을 형성하기 위한 포토레지스트 마스크 패턴(2,3)을 이용하여 주입(implantation) 공정을 수행하여 웰(도시하지 않음)을 형성한다.
이때, 도 1b에 도시된 바와 같이 나비 모양의 마스크 패턴(2)에서는 패턴의 스페이스(space) 크기가 예를 들어 0.25㎛로 제조되어야 하고, 아이슬랜드(Island)형의 마스크 패턴(3)은 그 폭이 예컨대 0.76㎛로 형성되어야 한다.
그러나, 종래 기술의 문제점은 이와 같은 나비 모양의 마스크 패턴(2)의 스페이스 크기와 아이슬랜드형의 마스크 패턴(3)의 사이즈가 동시에 정확하게 구현되지 않아 주입 공정에 영향을 주어 웰 영역이 정확하게 형성되지 않아 화소 영역의 트랜지스터가 구동하는데 문제점을 나타나게 된다.
구체적으로, 종래 기술은 나비 모양의 마스크 패턴(2)의 스페이스 크기와 아이슬랜드형의 마스크 패턴(3)의 사이즈와 같은 포지티브 패턴과 네거티브 패턴 등의 패턴 형태 차이에 의해 동시에 정확하게 구현되지 않게 되어, 실제로 나비 모양의 마스크 패턴(2)의 스페이스 크기를 0.25㎛로 구현하게 되면, 아이슬랜드형의 마스크 패턴(3)의 사이즈가 0.76㎛가 아니라 0.46㎛ 정도로 작게 구현되는 문제점이 발생한다.
따라서, 화소 영역의 트랜지스터가 정확하게 구동하도록 웰을 형성하기 위해서는 포토레지스트 마스크 패턴을 정확한 스페이스 크기와 사이즈로 구현하는 것이 필요하다.
본 발명은 씨모스 이미지 센서의 웰을 형성하기 위한 포토레지스트 마스크 패턴의 문제점을 보안하여 정확한 스페이스 크기와 사이즈로 구현된 포토레지스트 마스크 패턴을 이용하여 씨모스 이미지 센서를 제조하는 방법을 제공하는 데 목적 이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 메인 마스크 패턴과 아이슬랜드형 마스크 패턴를 구비한 마스크 패턴을 통한 도펀트 주입 공정으로 화소 영역의 웰 영역을 형성하는 씨모스 이미지 센서의 제조방법에 있어서, 반도체 기판상에 다수의 포토다이오드가 구비된 에피층을 형성하는 단계; 상기 에피층 상에 제 1 포토레지스트를 도포하고 상기 마스크 패턴에서 메인 마스크 패턴의 스페이스 크기 및 아이슬랜드형 마스크 패턴의 사이즈의 평균치인 CD 값을 기준으로 상기 제 1 포토레지스트에 대한 패터닝 공정을 수행하는 단계; 상기 제 1 포토레지스트 패턴을 포함한 상기 에피층 상에 제 2 포토레지스트를 도포하고 상기 제 1 포토레지스트 패턴 상에 제 2 포토레지스트 패턴이 구비되도록 상기 제 2 포토레지스트에 대한 패터닝 공정을 수행하는 단계; 및 상기 제 1 포토레지스트 패턴과 상기 제 2 포토레지스트 패턴을 포함한 마스크 패턴을 이용하여 도펀트 주입(implantation) 공정을 수행하여 화소 영역의 웰(well) 영역을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법에 관한 것이다.
본 발명에서 상기 소정의 CD 값은 상기 마스크 패턴에서 메인 마스크 패턴의 스페이스 크기 및 아이슬랜드형 마스크 패턴의 사이즈의 평균치인 것을 특징으로 한다.
본 발명에서 상기 제 2 포토레지스트에 대한 패터닝 공정을 수행하는 단계는 상기 제 1 포토레지스트 패턴 상에 다수의 포토레지스트 패턴이 구비되도록 다수 횟수로 수행되는 것을 특징으로 한다.
본 발명에서 상기 제 1 포토레지스트에 대한 패터닝 공정을 수행하는 단계는 RIE(Reactive Ion Etch) 방법을 이용하여 상기 제 1 포토레지스트를 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법은 반도체 기판상의 에피택셜 공정으로 형성되어 다수의 포토다이오드(도시하지 않음)가 구비된 에피층(10) 상에 제 1 포토레지스트(20)를 도포하여 형성한다.
제 1 포토레지스트(20)를 형성한 후, 최종적으로 획득하고자 하는 메인 마스크 패턴의 스페이스 크기와 아이슬랜드형의 마스크 패턴의 사이즈의 평균치를 패턴크기(CD: critical dimension) 값의 기준으로 RIE(Reactive Ion Etch) 방법을 이용하여 제 1 포토레지스트(20)에 대한 패터닝 공정을 수행한다.
예를 들어, 도 1의 나비 모양의 마스크 패턴(2)과 같은 메인 마스크 패턴의 스페이스 크기가 0.25㎛이고 아이슬랜드형의 마스크 패턴의 사이즈가 0.76㎛로 구현하고자 하는 경우에, 도 2b에 도시된 바와 같이 스페이스 크기인 0.25㎛와 아이슬랜드형 마스크 패턴의 사이즈인 0.76㎛의 평균치인 0.55㎛를 CD의 기준으로 하여 제 1 포토레지스트(20)에 대한 패터닝 공정을 수행한다.
이와 같이, 0.55㎛를 CD의 기준으로 하여 제 1 포토레지스트(20)에 대한 패터닝 공정을 수행하면, 제 1 메인 마스크 패턴(22)의 스페이스 크기가 0.55㎛이고 아이슬랜드형의 제 1 마스크 패턴(23)의 사이즈가 0.55㎛로 형성되므로, 최종적으로 획득하고자 하는 메인 마스크 패턴의 스페이스 크기인 0.25㎛보다는 넓고, 최종적으로 획득하고자 하는 아이슬랜드형의 마스크 패턴의 사이즈인 0.76㎛보다는 작게 형성된다.
이렇게 0.55㎛의 CD로 형성된 제 1 마스크 패턴(22, 23)에 대해 하드 베이크(hard bake) 공정을 수행하여 제 1 마스크 패턴(22, 23)을 경화시킴으로써, 제 1 마스크 패턴(22, 23) 상에 구비되는 제 2 마스크 패턴(32, 33)의 형성을 향상시킬 수 있다.
이어서, 도 2c에 도시된 바와 같이 제 1 마스크 패턴(22, 23)을 포함한 에피층(10) 상에 제 2 포토레지스트(30)를 도포하여 형성하고, 제 2 포토레지스트(30)에 대해 최종적으로 획득하고자 하는 메인 마스크 패턴의 스페이스 크기인 0.25㎛와 아이슬랜드형의 마스크 패턴의 사이즈인 0.76㎛으로 패터닝을 수행한다.
구체적으로, 제 2 포토레지스트(30)에 대해 건식 식각으로, 예를 들어 RIE(Reactive Ion Etch) 방법을 이용하여 패터닝하여, 0.55㎛의 스페이스를 가진 제 1 메인 마스크 패턴(22) 상에 제 2 메인 마스크 패턴(32)을 형성하여 스페이스 크기가 0.25㎛로 구비되며, 0.55㎛의 사이즈를 가지는 아이슬랜드형 제 1 마스크 패턴(23) 상에 제 2 아이슬랜드형 마스크 패턴(33)을 형성하여 사이즈가 0.76㎛로 구비될 수 있다.
물론, 제 1 포토레지스트(20)와 제 2 포토레지스트(30)를 각각 이용하여 두 번에 걸친 패터닝 공정을 수행하는 것에 한정되지 않고, 최종적으로 획득하고자 하 는 메인 마스크 패턴의 스페이스 크기와 아이슬랜드형의 마스크 패턴의 사이즈에 따라 다수의 포토레지스트에 대한 다수의 패터닝 공정을 수행할 수 있다.
따라서, 본 발명에 따라 다양한 모양의 포토레지스트 마스크 패턴에 따라 다수의 포토레지스트에 대한 패터닝 공정을 수행함으로써, 정확한 메인 마스크 패턴의 스페이스 크기와 아이슬랜드형의 마스크 패턴의 사이즈를 구비한 마스크 패턴을 획득할 수 있다.
또한, 이러한 정확한 메인 마스크 패턴의 스페이스 크기와 아이슬랜드형의 마스크 패턴의 사이즈를 구비한 마스크 패턴을 통해 주입(implantation) 공정을 수행하여 화소 영역의 웰(well) 영역을 형성할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 다양한 모양의 포토레지스트 마스크 패턴에 따라 다수의 포토레지스트에 대한 패터닝 공정을 수행함으로써, 정확한 메인 마스크 패턴의 스페이스 크기와 아이슬랜드형의 마스크 패턴의 사이즈를 구비한 마스크 패턴을 획득할 수 있고, 이러한 마스크 패턴을 통해 주입 공정을 수행하여 화소 영역의 웰(well) 영역을 형성하여 씨모스 이미지 센서의 성능을 향상시킬 수 있다.
Claims (5)
- 메인 마스크 패턴과 아이슬랜드형 마스크 패턴를 구비한 마스크 패턴을 통한 도펀트 주입 공정으로 화소 영역의 웰 영역을 형성하는 씨모스 이미지 센서의 제조방법에 있어서,반도체 기판상에 다수의 포토다이오드가 구비된 에피층을 형성하는 단계;상기 에피층 상에 제 1 포토레지스트를 도포하고 상기 마스크 패턴에서 메인 마스크 패턴의 스페이스 크기 및 아이슬랜드형 마스크 패턴의 사이즈의 평균치인 CD 값을 기준으로 상기 제 1 포토레지스트에 대한 패터닝 공정을 수행하는 단계;상기 제 1 포토레지스트 패턴을 포함한 상기 에피층 상에 제 2 포토레지스트를 도포하고 상기 제 1 포토레지스트 패턴 상에 제 2 포토레지스트 패턴이 구비되도록 상기 제 2 포토레지스트에 대한 패터닝 공정을 수행하는 단계; 및상기 제 1 포토레지스트 패턴과 상기 제 2 포토레지스트 패턴을 포함한 마스크 패턴을 이용하여 도펀트 주입(implantation) 공정을 수행하여 화소 영역의 웰(well) 영역을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 포토레지스트에 대한 패터닝 공정을 수행하는 단계는RIE(Reactive Ion Etch) 방법을 이용하여 상기 제 1 포토레지스트를 식각하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제 2 포토레지스트에 대한 패터닝 공정을 수행하는 단계는 건식 식각 방법을 이용하여 상기 제 2 포토레지스트를 식각하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137362A KR100840652B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서의 제조방법 |
| US11/948,808 US7659186B2 (en) | 2006-12-29 | 2007-11-30 | Method of manufacturing CMOS image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137362A KR100840652B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100840652B1 true KR100840652B1 (ko) | 2008-06-24 |
Family
ID=39584563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137362A KR100840652B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7659186B2 (ko) |
| KR (1) | KR100840652B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042303A (ko) | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
| KR20050018512A (ko) | 2003-08-14 | 2005-02-23 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6416933B1 (en) * | 1999-04-01 | 2002-07-09 | Advanced Micro Devices, Inc. | Method to produce small space pattern using plasma polymerization layer |
| US6316169B1 (en) * | 1999-06-25 | 2001-11-13 | Lam Research Corporation | Methods for reducing profile variation in photoresist trimming |
| TW575907B (en) * | 2002-12-24 | 2004-02-11 | Macronix Int Co Ltd | Patterning method for fabricating integrated circuit |
| US7183205B2 (en) * | 2004-06-08 | 2007-02-27 | Macronix International Co., Ltd. | Method of pitch dimension shrinkage |
| US7491343B2 (en) * | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
-
2006
- 2006-12-29 KR KR1020060137362A patent/KR100840652B1/ko not_active IP Right Cessation
-
2007
- 2007-11-30 US US11/948,808 patent/US7659186B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042303A (ko) | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
| KR20050018512A (ko) | 2003-08-14 | 2005-02-23 | 삼성전자주식회사 | Ｃｍｏｓ 이미지 센서 및 그 제조방법 |
| KR100595875B1 (ko) * | 2004-05-06 | 2006-07-03 | 매그나칩 반도체 유한회사 | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7659186B2 (en) | 2010-02-09 |
| US20080160666A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466279C (zh) | Cmos图像传感器及其制造方法 | |
| KR101351145B1 (ko) | 컬러 필터 어레이 정렬 마크 형성 방법, 이미지 센서 및 디지털 이미징 디바이스 | |
| US7264976B2 (en) | Advance ridge structure for microlens gapless approach | |
| JP2008047896A (ja) | イメージセンサー及びその製造方法 | |
| US20150132919A1 (en) | Photomask and method for forming dual sti structure by using the same | |
| KR100660324B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| CN105140249A (zh) | 半导体器件的制造方法及半导体器件 | |
| CN103378110A (zh) | 双轮廓浅沟槽隔离装置和*** | |
| WO2016047282A1 (ja) | 撮像素子、撮像装置および撮像素子の製造方法 | |
| KR100658925B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| CN106505029B (zh) | 浅沟槽隔离结构及其形成方法、cmos图像传感器 | |
| KR100840652B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2009512216A (ja) | ３つのハンドルウェハを用いた高性能ｐｉｎ焦点面構造を製造するための方法 | |
| US9312293B2 (en) | Range modulated implants for image sensors | |
| JP2006253464A (ja) | マイクロレンズの製造方法及びこれを用いて製造した固体撮像素子 | |
| CN101419941B (zh) | Cmos图像传感器装置及其形成方法 | |
| CN101630659A (zh) | 使用三栅极工艺的cmos图像传感器的方法和结构 | |
| KR100851751B1 (ko) | 이미지 센서 제조 방법 | |
| KR20090057786A (ko) | 이미지 센서 및 그의 제조 방법 | |
| US7288801B2 (en) | Image sensing structure | |
| JP2012124280A (ja) | 半導体ウエハー及び固体撮像素子の製造方法 | |
| JP2005005561A (ja) | 半導体装置の製造方法 | |
| KR101009394B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20040001201A (ko) | 씨모스 이미지 센서의 샬로우 트렌치형 화소 형성 방법 | |
| KR20050069091A (ko) | 플래쉬 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |