KR100820520B1 - 고체촬상장치 - Google Patents
고체촬상장치 Download PDFInfo
- Publication number
- KR100820520B1 KR100820520B1 KR1020067003140A KR20067003140A KR100820520B1 KR 100820520 B1 KR100820520 B1 KR 100820520B1 KR 1020067003140 A KR1020067003140 A KR 1020067003140A KR 20067003140 A KR20067003140 A KR 20067003140A KR 100820520 B1 KR100820520 B1 KR 100820520B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- transistor
- disposed
- photodiode
- gate electrode
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 62
- 239000007787 solid Substances 0.000 title description 27
- 238000009792 diffusion process Methods 0.000 claims description 88
- 239000010410 layer Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 23
- 230000003321 amplification Effects 0.000 description 15
- 238000003199 nucleic acid amplification method Methods 0.000 description 15
- 239000011295 pitch Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
광을 신호전하로 변환시키는 포토다이오드(201)와 포토다이오드(201)에서 발생한 신호전하를 판독하기 위한 전송용 트랜지스터가 각각 배치된, 서로 인접하는 제 1 화소(230) 및 제 2 화소(231)를 포함하는 복수의 화소를 구비한 3Tr CMOS형 고체촬상장치로서, 제 1 화소(230)에는, 한끝이 제 1 화소(230) 및 제 2 화소(231) 내의 양 포토다이오드(201)에 접속되며, 다른 끝에 전원전압이 공급되는 리셋트랜지스터가 배치되고, 제 2 화소(231)에는, 제 1 화소(230) 내 및 제 2 화소(231) 내의 양 전송용 트랜지스터에 접속된 게이트전극(204)을 가지며, 드레인에 전원전압이 공급되는 증폭용 트랜지스터가 배치된다.
열 선택부, 행 선택부, 리셋트랜지스터의 게이트전극, 증폭용 트랜지스터의 게이트전극
Description
본 발명은, MOS트랜지스터를 갖는 화소가 배치된 고체촬상장치에 관하며, 특히 화소 셀 내의 패턴배치 및 그 배치를 갖는 고체촬상장치에 관한 것이다.
고체촬상소자는, 광전변환에 의해 발생한 캐리어의 이동방식에 따라, 금속과 산화물과 반도체로 이루어지는 MOS구조를 갖는 FET형과 CCD형으로 나뉜다. 이 고체촬상소자는 태양전지, 영상카메라, 복사기, 팩시밀리 등 여러 방면으로 사용되며, 기술적으로도 광전변환 효율이나 소자의 집적밀도 개량 및 개선이 도모되고 있다. 화소 내에 증폭소자를 포함하는 증폭형 고체촬상장치의 하나로, 양립(compatible) CMOS프로세스 센서(이하 CMOS센서로 약칭)가 있다. 이 형식의 센서는 비특허문헌1(IEEE TRANSACTIONS ON ELECTRON DEVICE, VOL41, PP452-453, 1994) 등의 문헌에 개시되었다.
도 7의 (a)는 특허문헌1(일특개평 9-46596호 공보)에 기재된 종래 CMOS센서의 회로구성 및 단면을 나타내는 도이며, (b)는 (a)에 나타내는 단면을 회로로 나타내는 도이다. 또 도 7의 (c)는 광전변환부(이하, 포토다이오드라 칭함)에서 광자(hν) 입사에 의해 발생한 축적 중 전하의 상태를 나타내는 도이며, (d)는 소자 내에 축적된 후의 전하 상태를 나타내는 도이다.
도 7의 (a), (b)에 나타내는 바와 같이 종래의 CMOS센서는, 각각이 화소회로를 포함하는 복수의 화소와, 화소회로에 각각 접속된 소스폴로워 부하 MOS트랜지스터(1007), 암출력 전송 MOS트랜지스터(1008), 명출력 전송 MOS트랜지스터(1009), 암출력 전송 MOS트랜지스터(1008)와 접지 사이에 개설된 암출력 축적용량(1010), 및 명출력 전송 MOS트랜지스터(1009)와 접지 사이에 개설된 명출력 축적용량(1011)을 구비한다. 그리고 화소회로는, 광을 전자(캐리어)로 변환시키는 포토다이오드(1001)와, 포토다이오드(1001) 출력부에 접속된 MOS커패시터인 포토게이트(1002)와, 포토다이오드(1001) 출력부 및 포토게이트(1002)에 접속되며, 캐리어를 전송하기 위한 n채널형 전송용 트랜지스터(1003)와, 한끝이 전송용 트랜지스터(1003)에 접속되고 다른 끝에 전원전압(VDD)이 공급되는 n채널형 리셋용 트랜지스터(1004)와, 게이트가 전송용 트랜지스터(1003) 및 리셋용 트랜지스터(1004)에 접속되고, 드레인에 전원전압(VDD)이 공급되는 증폭용 트랜지스터(1005)와, 증폭용 트랜지스터(1005)의 소스에 접속된 n채널형 선택용 스위치트랜지스터(1006)를 구비한다.
또 도 7의 (a)에 나타내는 바와 같이 종래의 CMOS센서 화소회로는, 반도체기판에 형성된 p형 웰(1017)과, p형 웰(1017) 상에 형성된 게이트산화막(1018)과, 게이트산화막(1018) 상에 형성된 제 1 층 폴리실리콘막(1019)과, 제 2 층 폴리실리콘막(1020)과, p형 웰(1017)에 형성된 n+부유확산영역(FD)을 갖는다. 제 1 층 폴리실리콘막(1019)은 포토게이트(1002)의 전극 및 리셋용 트랜지스터(1004)의 게이트전극으로서 기능한다.
여기서 나타내는 종래 센서 특징의 하나는 완전 양립 CMOS트랜지스터 프로세 스로서, 화소부의 MOS트랜지스터와 주변회로의 MOS트랜지스터를 동일공정으로 형성할 수 있는 것이다. 때문에 마스크 매수, 처리 공정이, CCD로 구성되는 고체촬상장치와 비교해 대폭으로 삭감 가능하다는 이점이 있다.
다음으로, 종래의 CMOS센서 동작방법을 간단히 서술한다. 우선 포토게이트(1002) 아래 공핍층을 확산시키기 위해 제어펄스(φPG)에 양전압을 인가한다. 부유확산부(FD부)(1021)는 전하축적 중, 블루밍 방지를 위해 제어펄스(φR)를 하이(High)로 하여 전원(VDD)에 고정시켜둔다. 광자(hν)가 조사되어 포토게이트(1002) 하에서 캐리어가 발생하면, 포토게이트(1002) 하의 공핍층 중에 전자가 축적돼가고, 정공은 p형 웰(1017)을 통해 배출된다.
포토다이오드(1001), p형 웰(1017)과 부유확산부(1021) 사이에는 전송용 트랜지스터(1003)에 의한 에너지장벽이 형성되므로, 광전하 축적 중에는 전자가 포토게이트(1002) 하에 존재한다(도 7의 (c) 참조).
다음으로 판독상태로 되면 전송용 트랜지스터(1003) 하의 장벽을 없애고, 포토게이트(1002) 하의 전자를 FD부(1021)로 완전히 전송시키도록 제어펄스(φPG), 제어펄스(φTX)를 설정한다(도 7의 (d) 참조). 본 공정은 완전전송이므로, 잔상이나 노이즈는 포토다이오드(1001)에서는 발생하지 않는다. FD부(1021)로 전자가 전송되면 전자의 수에 따라 FD부(1021)의 전위가 변화된다. 이 전위변화를 소스폴로워 동작으로 증폭용 트랜지스터(1005)의 소스를 통해 선택용 트랜지스터(1006)에 출력함으로써, 선형성 좋은 광전변환특성을 얻을 수 있다. FD부(1021)에서, 리셋에 의한 kTC노이즈(트랜지스터 온/오프 시에 발생하는 기생용량(C)에 기인한 열잡음) 가 발생하나, 이는 광자(hν)에 의한 캐리어 전송 전의 암출력을 샘플링하여 축적시켜두고, 명출력과의 차를 빼면 제거된다. 따라서 이 CMOS센서는 저노이즈이며 고S/N신호가 특징이다. 또 완전 비파괴 판독이므로 다기능화가 실현 가능하다. 또한 XY어드레스 방식에 의한 높은 수율, 저소비전력이란 이점도 있다.
다음에, 이미 주지된 바인 4Tr형 CMOS센서의 화소구성을 설명한다.
도 8은 종래의 4Tr형 CMOS센서의 화소구성을 나타내는 회로도이다. 이 형식의 CMOS센서는, 전송용 트랜지스터(1102), 리셋 트랜지스터(1103), 증폭용 트랜지스터(1104), 선택용 트랜지스터(1105)의 4개 트랜지스터를 각 화소에 구비함으로써, 4Tr형 CMOS센서라 불리는 것이다.
도 8에 나타내는 바와 같이, 종래의 4Tr형 CMOS센서는, 광전변환부인 포토다이오드(1101)와, 포토다이오드(1101)의 출력부에 접속되며, 포토다이오드(1101)에 축적된 신호전하를 전송하는 전송용 트랜지스터(1102)와, 전송용 트랜지스터(1102)에 전송된 전하에 의한 신호를 리셋하기 위한 리셋 트랜지스터(1103)와, 전송용 트랜지스터(1102)에 의해 전송된 신호전하를 증폭시키는 증폭 트랜지스터(1104)와, 증폭 트랜지스터(1104)에 접속되며 화소를 선택하는 선택용 트랜지스터(1105)를 구비한다.
포토다이오드(1101), 전송용 트랜지스터(1102), 리셋 트랜지스터, 증폭 트랜지스터, 선택용 트랜지스터를 갖는, 상기와 같은 4Tr형 CMOS센서의 화소부분은 예를 들어, 도 9에 나타내는 바와 같은 패턴으로 배치된다.
도 9는, 도 8에 나타내는 종래 4Tr형 CMOS센서 화소부분의 평면배치를 나타 내는 도이다. 도 9에 있어서, 1101a는 포토다이오드 영역, 1102a는 전송용 트랜지스터의 게이트, 1103a는 리셋트랜지스터의 게이트, 1104a는 증폭트랜지스터의 게이트, 1105a는 선택트랜지스터의 게이트이다. 1106은 포토다이오드에 축적되며, 전송용 트랜지스터에 의해 전송된 신호전하를 전위로 변환시키는 부유확산영역이다.
이 배치에서 이해할 수 있는 바와 같이, 4Tr형 CMOS센서는 1개의 화소 중에 증폭수단(증폭기)이나 그 제어를 목적으로 하는 4개의 트랜지스터를 배치해야 하므로, 포토다이오드의 화소점유 비율(면적률), 혹은 광이 입사하는 영역의 화소점유 비율(개구율)이 작아지기 쉽다. 따라서 4Tr형 CMOS센서에서는, 촬상장치의 동적범위(dynamic range), 감도, S/N비 등이 저하될 우려가 있다.
한편, 근래 화소 셀 크기의 미세화 및 포토다이오드의 개구율 향상을 위해, 리셋트랜지스터에서 화소선택을 하고, 선택용 트랜지스터를 없앤 화소구성이 특허문헌1 및 특허문헌2(일특개평 9-46596호 공보 및 일특개소 63-100879호 공보)에 제안되었다. 이 형식의 고체촬상장치는, 선택용 트랜지스터를 없앰으로써 전송용 트랜지스터, 리셋트랜지스터, 증폭용 트랜지스터의 3개 트랜지스터를 각 1 화소 내부영역에 가짐으로써, 3Tr형 CMOS센서로 불리고 있다.
도 10은 종래의 3Tr형 CMOS센서 화소에서의 회로구성을 나타내는 도이며, 도 11은 도 10에 나타내는 종래 3Tr형 CMOS센서의 화소 배치를 나타내는 평면도이다.
도 10에 나타내는 CMOS센서에 있어서, 포토다이오드(1101)에 축적된 신호전하는 전송트랜지스터(1102)에서 FD부로 전송된다. 전송된 전하는 증폭용 트랜지스터(1104)에서 전압 변환되어 화소신호로서 출력된다. 부유확산부에 축적된 신호는 리셋트랜지스터(1103)를 온 함으로써, 전하배출을 실행하여 초기상태로 돌아가도록 구성된다. 다음으로 도 11에서, 1101a는 포토다이오드(영역)이며, 1102a, 1103a, 1104a는 각각 전송용 트랜지스터, 리셋트랜지스터, 증폭용 트랜지스터의 게이트이다. 이 형식의 CMOS센서는, 선택트랜지스터의 게이트가 배치되지 않는 만큼 면적을 작게 할 수 있다는 특징을 갖는다.
화소 셀 크기의 미세화를 손상시키지 않고, 포토다이오드의 개구율 저하를 방지하는 보다 개선된 방법으로서, 예를 들어 특허문헌2 혹은 특허문헌3(미국특허 제 6,043,478호)에서 볼 수 있는 바와 같이, 복수 화소가 1개의 증폭수단을 공유하는 방법이 제안되었다.
도 12는 2개의 화소가 1개의 증폭수단을 공유하는 종래의 화소회로 구성 예를 나타내는 도이다. 도 12는 화소 2개의 회로구성을 나타낸 것이다. 이 종래 화소회로의 동작을 간단히 설명한다.
우선, 포토다이오드(1101)에 축적된 신호를 판독하는 화소배열 예(예를 들어 도 12의 위쪽 화소)의 전송용 트랜지스터(1102)를 온 하여, 판독된 신호전하를 부유확산부에 축적시킨다. 축적된 신호전하를 증폭용 트랜지스터(1104)를 이용하여 전압 변환하고, 선택용 트랜지스터(1105)를 온 함으로써 화소신호로서 외부로 출력된다. 다음으로, 리셋트랜지스터(1103)를 온 함으로써 부유확산부에 축적된 신호를 배출하고 초기상태로 돌린다. 이어서, 판독할 화소배열 행의 전송용 트랜지스터(예를 들어 도 12의 아래쪽 화소)(1102)를 온 하여, 축적된 신호를 부유확산부로 전송한다. 그 후의 리셋트랜지스터(1103), 증폭용 트랜지스터(1104), 및 선택용 트랜지 스터(1105)의 동작은 위쪽 화소에 대해 서술한 내용과 마찬가지이다.
상기한 화소회로에서는, 신호의 증폭수단이 인접하는 화소에서 공통화되나, 화소는 실질적으로 4Tr구성이다. 이에 반해 화소회로 구성이 실질적으로 3Tr형 CMOS이며, 또 복수 화소가 1개의 증폭수단을 공유하는 구성을 갖는 고체촬상장치가 특허문헌3에 제안되었다.
도 13은 종래의 3Tr형 CMOS 화소회로 구성을 나타내는 도이다. 도 13에서는 2 화소를 나타낸다.
도 13에 나타내는 종래의 3Tr형 CMOS에서는, 포토다이오드(1101)에 축적된 신호전하를 판독하는 화소배열 열(예를 들어 도 13의 위쪽 화소)의 전송용 트랜지스터(1102)를 온 하여, 판독된 신호전하를 부유확산부에 축적시킨다. 그리고 부유확산부에 축적된 신호를 증폭용 트랜지스터(1104)를 이용하여 전압 변환하고 출력한다. 이때 판독하지 않는 화소의 부유확산부 전위를 0V로 유지함으로써 선택트랜지스터를 없앨 수 있다.
다음으로 리셋트랜지스터(1103)를 온 함으로써 부유확산부에 축적된 신호를 배출하고 초기상태로 돌릴 수 있다. 이어서, 판독할 화소배열 행의 전송용 트랜지스터(1102)(예를 들어 도 13의 아래쪽 화소)를 온 하고, 축적된 신호를 부유확산부로 전송한다. 그 후의 증폭용 트랜지스터(1104)와 리셋트랜지스터(1103)의 동작은 위쪽 화소와 마찬가지이다.
발명의 개시
(발명이 해결하고자 하는 과제)
그러나 도 11에는 1 화소 셀 내에 3Tr가 배치된 구성을 나타냈으나, 상기 특허문헌 1 내지 3 모두 2 화소에서 실질적으로 4Tr 혹은 3Tr로 구성되는 경우의 구체적인 화소 셀 패턴배치에 대해서는 나타나지 않았다.
CMOS형 촬상소자에서는, 트랜지스터 게이트전극의 돌출길이(finger length)나 화소영역에서의 트랜지스터 배치위치에 의존하여 반도체기판에의 응력에 기인하는 리크가 발생한다. 때문에 화소간에서 소자의 배치가 불균일해지는 종래의 3Tr형 CMOS센서(촬상소자)에서는 감도음영(shading depending on sensitivity) 및 암시음영(shading during dark output)이 발생할 우려가 있다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 화소의 면적이 미세화된 셀의 패턴배치를 제공함과 더불어, 화소간 소자 배치를 균일하게 할 수 있는 촬상소자를 제공하는 것을 목적으로 한다.
(과제를 해결하기 위한 수단)
본 발명의 고체촬상장치는, 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로, 상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며, 상기 제 1 화소에는 상기 증폭용 트랜지스터가 배치되어 있지 않고, 상기 제 2 화소에는 상기 리셋 트랜지스터가 배치되어 있지 않은 구성으로 하였다.
이 구성에 의해, 2개의 화소(제 1 화소 및 제 2 화소)에서 리셋트랜지스터와 증폭용 트랜지스터를 공유하면서, 제 1 화소 및 제 2 화소에 배치되는 트랜지스터 수를 같게 할 수 있으므로, 화소크기를 종래보다 축소할 수 있다. 또 화소크기를 축소하지 않을 경우에는 포토다이오드의 크기를 크게 할 수 있으므로, 종래의 촬상장치에 비해 개구율을 높일 수 있어 감도를 향상시킬 수 있다.
삭제
또, 본 발명의 고체촬상장치는, 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로, 상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며, 상기 고체촬상장치에 수직으로 입사한 광의 강도가 포토 다이오드 상에서 가장 커지는 위치를 포토 다이오드의 중심으로 할 때, 상기 복수의 화소는 상기 복수의 화소 각각에 배치된 상기 포토 다이오드의 동일 배열방향에서의 무게중심끼리의 거리가 일정해지도록 1차원 형상 또는 2차원 형상으로 배치되어 있으며, 이 구성에 의해, 입사광을 변환시키는 신호출력 화소에 의한 차이가 억제된다.
또, 본 발명의 고체촬상장치는, 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로, 상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며, 상기 제 1 화소와 상기 제 2 화소는 서로 형상 및 크기가 같고, 상기 리셋 트랜지스터의 게이트 전극과 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 또는 상기 제 2 화소 내의 동일 위치에 배치되어 있으며, 이 구성에 의해, 소자분리막 등으로부터 게이트 전극이 받는 응력을 화소별로 균일하게 할 수 있으므로, 리크 전류량을 균일하게 하여, 감도 음영이나 암시 음영의 발생을 억제할 수 있다.
또, 본 발명의 고체촬상장치는, 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로,
상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며, 상기 리셋 트랜지스터에 접속되는 제 1 콘택트와, 상기 증폭용 트랜지스터에 접속되는 제 2 콘택트를 더 구비하고, 상기 제 1 콘택트의 상기 제 1 화소 내에서의 위치는 상기 제 2 콘택트의 상기 제 2 화소 내에서의 위치와 동일하게 하며, 이 구성에 의해, 포토 다이오드에 입사되는 광의 화소별 차이를 억제할 수 있어서, 음영의 발생을 억제할 수 있다.
상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며, 상기 리셋 트랜지스터에 접속되는 제 1 콘택트와, 상기 증폭용 트랜지스터에 접속되는 제 2 콘택트를 더 구비하고, 상기 제 1 콘택트의 상기 제 1 화소 내에서의 위치는 상기 제 2 콘택트의 상기 제 2 화소 내에서의 위치와 동일하게 하며, 이 구성에 의해, 포토 다이오드에 입사되는 광의 화소별 차이를 억제할 수 있어서, 음영의 발생을 억제할 수 있다.
상기 제 1 콘택트 및 상기 제 2 콘택트에는 금속이 매설되어 있는 것이 바람직하다. 콘택트 재료로는, 텅스텐 등의 고융점 금속이 바람직하게 이용된다.
상기 화소 상에 형성된 층간 절연막과, 상기 포토 다이오드 바로 위에 위치하는 상기 층간 절연막의 상부에 배치된 마이크로렌즈를 더 구비함으로써, 게이트 전극의 배치에 의해 화소별로 나타나는 층간 절연막의 두께 편차가 억제된다. 따라서 본 고체촬상장치에서는 마이크로렌즈로부터 포토 다이오드까지의 거리의 차가 억제되어, 기수 행 및 우수 행 화소간의 음영 등의 음영의 발생을 억제할 수 있다.
(발명의 효과)
본 발명의 고체촬상장치에서는, 입사광을 검출하는 화소회로의 구성요소인 리셋트랜지스터와 증폭용 트랜지스터를 2개의 화소 셀로 나누어 배치하고, 이 2개의 트랜지스터를 2개의 화소 셀에서 공통으로 사용하도록 하므로, 1 화소 셀에 내장시키는 소자 수가 감소되어 화소면적이 축소된다. 이로써 포토다이오드의 무게중심을 일정한 공간적 거리를 갖고 배열하므로, 셀 피치의 미세화가 가능해져 고체촬상장치가 소형화된다. 또 1개 화소의 소자 수가 적으므로 포토다이오드의 개구율을 향상시켜, 감도를 높일 수도 있다. 이와 같이 하여 고성능의 센서를 실현할 수 있다.
도 1은, 본 발명의 제 1 실시형태에 관한 고체촬상장치의 화소 셀부 패턴배치를 나타내는 도.
도 2는, 제 1 실시형태의 고체촬상장치 일례를 나타내는 회로도.
도 3은, 제 1 실시형태에 관한 고체촬상장치에서의 화소 내 패턴배치에 금속배선에의 전달 콘택트패턴을 중첩시킨 배치도.
도 4는, 제 1 실시형태에 관한 고체촬상장치에서, 4행×4열의 화소 배치도.
도 5는, 본 발명의 제 2 실시형태에 관한 고체촬상장치의 화소 셀부 패턴배치를 나타내는 도.
도 6은, 복수 화소에서 증폭수단(증폭부)을 공유한 4Tr형 CMOS센서의 화소배치도.
도 7의 (a)는, 종래 CMOS센서의 회로구성 및 단면을 나타내며, (b)는 (a)에 나타내는 단면을 회로로 나타내고, (c)는 광전변환부에서 광자 입사에 의해 발생한 축적 중 전하상태를 나타내는 도이며, (d)는 소자 내에 축적된 후의 전하상태를 나타내는 도.
도 8은, 종래 4Tr형 CMOS센서의 화소구성을 나타내는 회로도.
도 9는, 도 8에 나타내는 종래 4Tr형 CMOS센서의 화소부분 평면배치도.
도 10은, 종래 3Tr형 CMOS센서 화소의 회로구성도.
도 11은, 도 10에 나타내는 종래 3Tr형 CMOS센서의 화소 배치도.
도 12는, 2개의 화소에서 1개의 증폭수단을 공유하는 종래 화소회로 구성예.
도 13은, 종래의 3Tr형 CMOS 화소 회로구성도.
*부호의 설명*
113 : 포토다이오드영역 114 : 전송트랜지스터영역
115 : 부유확산영역 116, 118 : 리셋트랜지스터 배선영역
117 : 증폭용 트랜지스터영역 119 : 수평방향 화소피치
120 : 수직방향 화소피치 201 : 포토다이오드
202, 402 : 전송용 트랜지스터의 게이트전극
203, 303, 403 : 리셋트랜지스터의 게이트전극
204, 304, 404 : 증폭용 트랜지스터의 게이트전극
206 : 부유확산부 207, 212, 307 : 전원콘택트
208, 308 : 출력콘택트 209, 309 : 전달용 콘택트
210 : 전달용 배선 211 : 출력배선
230 : 제 1 화소 231 : 제 2 화소
이하, 본 발명의 실시형태를 도면을 참조하면서 상세하게 설명하기로 한다.
(제 1 실시형태)
도 1은, 본 발명의 제 1 실시형태에 관한 고체촬상장치의 화소 셀부(화소) 패턴배치를 나타내는 도이다. 도 1에서는 2개의 화소(230, 231)를 나타낸다. 또 도 2는 본 실시형태의 고체촬상장치 일례를 나타내는 회로도이다.
도 2에 나타내는 바와 같이, 본 실시형태의 고체촬상장치는, 포토다이오드(1-1-1∼1-m-n)와, 전송트랜지스터(2-1-1∼2-m-n)와, 리셋트랜지스터(3-1-1∼3-m-n)와, 증폭트랜지스터(4-1-1∼4-m-n)와, 행 신호선(6-1∼6-m)과, 행 신호축적부(7)와, 열 선택부(8)와, 행 선택부(9)와, 전송트랜지스터 제어선(10-1∼10-n)과, 리셋트랜지스터 제어선(11-1∼11-n)과, 부하트랜지스터군(13)과, 화소부 전원(14)을 구비한다. 여기서 m, n은 모두 2 이상의 정수인 것으로 한다.
포토다이오드(1-1-1∼1-m-n)는, 입력돼오는 광을 전기신호로 변환한다. 전송트랜지스터(2-1-1∼2-m-n)는, 포토다이오드(1-1-1∼1-m-n)에서 생성된 신호를 전송한다. 증폭트랜지스터(4-1-1∼4-m-n)는, 전송된 신호전하를 증폭한다. 리셋트랜지스터(3-1-1∼3-m-n)는, 신호전하를 리셋한다. 여기서 포토다이오드(1-1-1∼1-m-n), 전송트랜지스터(2-1-1∼2-m-n), 리셋트랜지스터(3-1-1∼3-m-n), 및 증폭트랜지스터(4-1-1∼4-m-n)는, 도 2에 나타내는 바와 같이 수직방향으로 m단, 수평방향으로 n단 존재하는 단위 셀에 2 차원적으로 배치된다.
리셋트랜지스터 제어선(11-1∼11-n)은, 리셋트랜지스터(3-1-1∼3-m-n)의 게이트에 접속된다. 증폭트랜지스터(4-1-1∼4-m-n)의 소스는 행 신호선(6-1∼6-m)에 결선되며, 그 한끝에는 부하트랜지스터군(13)이 배치된다. 행 신호선(6-1∼6-m)의 다른 끝은, 1 행분의 신호를 수취하는 스위치트랜지스터를 포함하는 행 신호축적부(7)에 접속된다. 행 신호축적부(7)는, 열 선택부(8)로부터 공급되는 열 선택펄스에 따라 최종출력을 순차 출력한다.
다음으로, 도 1에 나타내는 화소 셀은 2개의 화소에서 리셋트랜지스터와 증폭용 트랜지스터를 공유하는, 본 발명의 제 1 실시형태에 관한 선택트랜지스터가 없는 CMOS센서(고체촬상장치)의 패턴구성을 나타내는 도이다. 도 1은 알루미늄 등 배선배치를 제외한 구성을 나타내며, CMOS센서의 회로구성으로는 도 6에 기재된 복수 화소에서 1개의 증폭수단을 공유하는 화소회로와 동일하다.
본 실시형태의 고체촬상장치는, 제 1 화소(제 1 화소 셀)(230) 및 제 2 화소(제 2 화소 셀)(231)를 포함하며, 1 차원 혹은 2 차원 형상으로 배치된 복수의 화소와, 화소에 구성된 화소회로로부터 흐르는 전류를 처리하는 주변회로를 구비한다. 주변회로의 구성은, 도 7에 나타내는 종래의 고체촬상장치와 마찬가지이다.
도 1의 A점(부유확산부)을 지나는 선을 기준으로 하는 화소피치에 있어서, 점선테두리로 나타내는 제 1 화소(230)와 제 2 화소(231)가 인접 배치된다. 제 1 화소(230) 및 제 2 화소(231)에는, 각각 광을 신호전하(전자 등의 캐리어)로 변환하는 포토다이오드(201)와, 포토다이오드(201)에 축적된 신호전하를 전송하기 위한 전송용 트랜지스터의 게이트전극(202)과, 포토다이오드(201)에 축적되며 전송용 트랜지스터에 의해 전송된 신호전하를 전위로 변환하는 부유확산부(206)가 형성된다.
그리고 제 1 화소(230)에는, 전송용 트랜지스터에 의해 전송된 신호전하를 증폭하는 증폭용 트랜지스터의 게이트전극(204)과, 기판 중 게이트전극(204)의 양 측방에 위치하는 영역에 형성된 예를 들어 n형 확산층 활성영역을 갖는다. 이 확산층 활성영역 상에는, 제 1 화소(230)로부터의 신호를 출력하기 위한 출력콘택트(208)와, 전원전압 공급부에 접속하기 위한 전원콘택트(207)가 형성된다.
또 제 2 화소(231)에는, 전송용 트랜지스터에 전송된 신호를 리셋하기 위한 리셋트랜지스터의 게이트전극(203)과, 기판 중 게이트전극(203)의 양 측방에 위치하는 영역에 형성된 예를 들어 n형 확산층 활성영역과, 확산층 활성영역 상에 형성되며, 부유확산부(206)에서 전위 변환된 신호를 증폭용 트랜지스터로 전달하는 증폭용 트랜지스터로의 전달용 콘택트(209)와, 확산층 활성영역 상에 형성되며, 전원전압을 공급하기 위한 전원콘택트(207)를 구비한다. 제 1 화소(230) 내의 부유확산부(206)는, 리셋트랜지스터의 게이트전극(203) 측방에 형성된 확산층 활성영역에 접속된다.
이상의 배치구성에서는, 서로 인접하는 제 1 화소(230)와 제 2 화소(231)가 1개의 증폭용 트랜지스터 및 1개의 리셋트랜지스터를 공유한다. 이로써 본 실시형태의 고체촬상장치에서는, 1개의 화소 내에 배치되는 트랜지스터 수가 2개로, 종래의 고체촬상장치에 비해 보다 화소(셀)의 크기를 축소할 수 있다. 때문에 본 실시형태의 고체촬상장치는 종래보다 고감도화 되어 높은 S/N비를 실현하기가 가능해진다. 또 화소의 크기를 축소하지 않고 포토다이오드의 개구율을 보다 향상시킬 수 있다.
또한 본 실시형태의 고체촬상장치 각 화소에서는, 포토다이오드(201)와 2개의 MOS트랜지스터가 배치된 것으로 되어, 종래의 고체촬상장치에 비해 트랜지스터 수의 차이가 작아진다.
여기서 가령, 트랜지스터를 제 1 화소(230) 또는 제 2 화소(231) 중의 한쪽 화소에 치우쳐 배치하면, 화소별 배치 차이가 커져 문제가 생긴다. 구체적으로는, 제 1 화소에 1개의 트랜지스터가 배치되고, 제 2 화소에 3개의 트랜지스터가 배치될 경우, 제 2 화소는 트랜지스터의 게이트로 점유되므로, 셀 면적의 미세화, 혹은 포토다이오드의 개구율 향상이 어려워진다.
도 6은 제 1 화소(230)에 1개의 트랜지스터, 제 2 화소(231)에 3개의 트랜지스터를 배치한 패턴구성의 예를 나타내는 도이다. 도 6에서는 일부 동일부재에는 도 1과 동일한 부호를 부여한다.
도 6에 나타내는 패턴구성에서는, 전송용 트랜지스터의 게이트전극(402)이 각 화소(230, 231)에 1개씩 배치된다. 그러나 제 2 화소(231) 내에는, 리셋트랜지스터의 게이트전극(403)과 전송용 트랜지스터의 게이트전극(402)간에 증폭용 트랜지스터의 게이트전극(404)을 배치하므로, 화소 셀 내의 면적이 상당히 점유되어, 도면 종방향의 셀 축소화(미세화)가 어려워진다. 한편, 제 1 화소(230) 내부에는 포토다이오드(201) 주변부에 공백의 스페이스가 있어, 제 2 화소(231)의 배치와는 매우 불균형을 이룬다.
이에 반해 본 실시형태의 고체촬상장치 화소 패턴구성에서는, 제 1 화소(230)에는 전송용 트랜지스터 및 증폭용 트랜지스터의 게이트전극(204), 제 2 화소(231)에는 전송용 트랜지스터 및 리셋트랜지스터의 게이트전극(203)을 배치하므로, 양쪽 화소 내부의 면적을 효과적으로 이용할 수 있어 4Tr/화소, 혹은 3Tr/화소라는 종래의 고체촬상장치와 비교하여 화소면적을 더욱 축소할 수 있다. 또 반대로 화소면적을 축소하는 것이 아니라면 포토다이오드 면적을 확장시킬 수 있어 개구율을 증대시킬 수 있다.
도 3은 도 1에 나타낸 제 1 실시형태에 관한 고체촬상장치에서 화소 내 패턴배치에 제 1 층 금속배선과 제 1 층에서 제 2 층 금속배선(도시 생략)으로의 전달콘택트 패턴을 중첩시킨 배치구성도이다.
도 3에 나타내는 바와 같이, 2 화소에서 증폭용 트랜지스터를 공유하는 각 화소의 부유확산부(206)는, 전달용 콘택트(209)를 통해 제 1 층 금속으로 이루어지는 전달용 배선(210)으로 배선되어, 리셋트랜지스터의 소스영역(부유확산층영역과 공통 확산층)을 공유하고, 증폭용 트랜지스터의 게이트전극(204)에 콘택트를 통해 접속된다. 여기서 나타낸 배치에서는 외부로부터 리셋트랜지스터 및 증폭용 트랜지스터에 입력되는 전원은, 도시하지 않는 제 2 층 금속배선에 의해 전원콘택트(212)로부터 제 1 층 금속배선인 전달용 배선(210), 전원콘택트(207)를 통해 공급되도록 구성된다. 이와 같이 전달용 배선(210)은 부유확산부(206)에서 전위변환된 전하신호를 증폭용 트랜지스터로 전달하는 배선으로서 기능한다.
또 포토다이오드(201)로 입사된 광에 의한 전하의 출력은, 출력콘택트(208)를 통해 출력배선(211)에서 출력된다. 즉 출력배선(211)은 전위변환된 신호를 외부로 출력하기 위한 배선이다. 이상과 같이 본 실시형태의 고체촬상장치의 화소배치에서는, 금속배선도 밀도가 균일하게 배선할 수 있음을 알 수 있다.
도 1 및 도 3에서는 2 화소에서 증폭용 트랜지스터, 리셋트랜지스터를 공유하는 배치를 설명하기 위해 필요 최소한의 2 화소를 나타내나, 실제의 고체촬상장치는 다수의 화소가 정렬된 배열형으로 이루어진다. 여기서 도 4에 4행×4열=16화소를 배열했을 때의 배치구성 개략을 나타낸다.
도 4에 나타내는 화소배열은, 포토다이오드의 무게중심을 기준으로 한 경우, 화소배열의 수직방향 화소피치(120)와 수평방향 화소피치(119)가 모두 등피치임을 특징으로 한다. 여기서 말하는 포토다이오드의 무게중심이란, 촬상장치에 대해 수직으로 입사된 광이 포토다이오드 상에서 가장 강도가 높아지는 위치를 나타낸다. 또 도면의, 굵은 점선으로 둘러싸인 영역이 1 화소이다.
도 4를 도 1에 대응시키면 알 수 있는 바와 같이, 각 화소는 포토다이오드가 배치된 포토다이오드영역(113)과, 전송용 트랜지스터가 배치된 전송트랜지스터영역(114)과, 부유확산부가 배치된 부유확산영역(115)과, 리셋트랜지스터의 게이트배선이 배치된 리셋트랜지스터 배선영역(116, 118)과, 증폭용 트랜지스터가 배치된 증폭용 트랜지스터영역(117)을 갖는다. 화소 셀의 배치는, 리셋트랜지스터가 배치된 화소(도 1에 나타내는 제 2 화소(231))와 증폭용 트랜지스터가 배치된 화소(도 1에 나타내는 제 1 화소(230))를 행 배열방향으로 번갈아 배치한다. 그러나 배열방법은 이 이외의 방법도 가능하며, 예를 들어 리셋트랜지스터를 갖는 화소(A)와 증폭용 트랜지스터를 갖는 화소(B)를, 종방향으로 ABBAABBA... 식으로 배열해도 된다. 그 밖에 화소배열 전체를 접속하는 제 1 층, 제 2 층 금속배선 배치의 용이함도 고려하여 여러 가지 형태가 가능하다.
(제 2 실시형태)
도 5는 본 발명의 제 2 실시형태에 관한 고체촬상장치의 화소 셀부 패턴구성을 나타내는 도이다. 도 5에서는 고체촬상장치에 다수 주기적으로 배열된 동일 형상의 화소 셀 내의 특정 2개 화소 셀부를 나타낸다. 본 실시형태의 화소 셀부 패턴 구성은, 제 1 실시형태와 마찬가지로 2개의 화소에서 리셋트랜지스터와 증폭용 트랜지스터를 공유하는, 3Tr형 CMOS센서의 패턴구성이다. 또 도 5는, 알루미늄배선 등의 배선배치를 제외하고 나타낸 것이며, 본 실시형태의 고체촬상장치의 화소 셀 회로구성으로는 도 13에 기재된 복수 화소에서 1개의 증폭수단을 공유하는 화소회로와 동일하다.
서로 인접 배치된 제 1 화소(230) 및 제 2 화소(231)는, 각각 1개의 포토다이오드(201)와, 포토다이오드(201)에 축적된 신호전하를 전송하기 위한 전송용 트랜지스터와, 전송용 트랜지스터에 의해 전송된 신호전하를 전위로 변환하는 부유확산부(206)를 갖는다. 그리고 제 1 화소(230)에는 전송용 트랜지스터에 의해 전송된 신호전하를 증폭하는 증폭용 트랜지스터가 배치되며, 제 2 화소(231)에는 리셋트랜지스터의 게이트전극(303)이 배치된다.
본 실시형태의 고체촬상장치에서 각 화소의 크기나 형상은 서로 같다. 또 포토다이오드(201)나 전송용 트랜지스터의 게이트전극(202), 각종 콘택트(전원콘택트(307), 출력콘택트(308), 전달용 콘택트(309))의 형상이나 화소 내 위치(좌표)는, 각 화소에서 거의 동등하다. 화소 내의 확산층 활성영역이나 부유확산부(206)의 형상이나 위치도 가능한 한 화소간에 균등하도록 한다. 또한 제 1 화소(230)의 증폭용 트랜지스터의 게이트전극(204) 위치(좌표)는, 제 2 화소(231)의 리셋트랜지스터의 게이트전극(303) 위치(좌표)와 거의 같으며, 각 트랜지스터의 활성영역이 될 확산층영역도 가능한 한 가까운 패턴이다.
이로써 본 실시형태의 고체촬상장치에서는, 화소 내 소자에 관련된 배치가 화소간에서 불균일함에 따라 발생하는 음영을 억제할 수 있다. 고체촬상장치에서는 전술한 바와 같이, 트랜지스터의 절연분리경계로부터의 전극 돌출길이(finger length)나 트랜지스터의 화소영역 상에서의 배치위치에 의존하여 리크전류가 발생한다. 도 5의 종방향으로 배치된 화소에서 트랜지스터의 배치, 위치가 다르면, 화소간에 리크의 발생상황이 다르므로, 우수행의 화소회로와 기수행의 화소회로에서 리크전류량이 달라짐에 따른 감도음영 및 암시음영이 발생할 가능성이 있다. 이에 반해 본 실시형태에 나타내는 고체촬상장치와 같이 화소 내 회로의 배치를 고르게 함으로써 음영에 따른 동작불량을 억제할 수 있다.
또 최근의 고체촬상장치에서는 콘택트공에 텅스텐 등의 고융점 금속을 매입한 텅스텐플러그가 사용되나, 화소에 경사지게 입사된 광은 텅스텐플러그라도 반사되므로, 콘택트 위치가 화소간에서 다르면 포토다이오드로 입사되는 광이 불균일해지게 된다. 또한 화소 셀 내의 트랜지스터 게이트전극 상에는 층간절연막이 형성되며, 그 후에 화학적기계연마(CMP)로 층간절연막 상면이 평탄화됨에도 불구하고, 각 트랜지스터의 게이트전극 위치가 화소간에서 다르면 평탄성이 불균일해지는 경우가 있으나, 본 실시형태의 고체촬상장치에서는, 화소 내의 게이트전극 위치도 균일하므로, 평탄한 상면을 형성할 수 있게 된다.
화소의 최상층(층간절연막 상층)에는, 반도체기판에 배치된 포토다이오드와 대향하는 위치에 마이크로렌즈가 배치되는 것이 통상이며, 평탄성 차이에 의해 층간절연막의 막 두께에 차가 생기면, 이것이 마이크로렌즈에서 포토다이오드까지의 거리 차가 되어 집광률에 차가 생기고, 광전변환되는 신호에 차가 발생한다. 또 층 간절연막의 막 두께가 화소 배치간의 차이에 기초하여 우수행 화소 상과 기수행 화소 상에 차가 있을 경우, 우수행 화소와 기수행 화소 사이에서 음영(shading)이 발생한다. 본 실시형태의 고체촬상장치에 의하면, 콘택트의 위치나 층간절연막의 두께 차이도 억제되므로, 음영문제를 해결할 수 있다.
또한 본 실시형태의 고체촬상장치에서는, 제 1 실시형태의 고체촬상장치와 마찬가지로, 3Tr로 구성되는 CMOS센서에 있어서, 각 화소에 전송용 트랜지스터와 증폭트랜지스터, 혹은 전송용 트랜지스터와 리셋트랜지스터의 계 2개씩의 트랜지스터를 배치하므로, 화소 셀 면적을 축소할 수 있다. 또 화소 셀의 면적을 종래와 같이 하고 포토다이오드의 개구율을 크게 할 수도 있다.
본 발명의 패턴배치 구성은, 1 화소에 복수의 MOS형 트랜지스터가 배치된 고체촬상장치에 적용할 수 있다. 고체촬상장치의 응용예로는, 복사기, 감시카메라나 디지털카메라, 센서 등 각종 장치가 있다.
Claims (8)
- 삭제
- 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로,상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며,상기 제 1 화소에는 상기 증폭용 트랜지스터가 배치되어 있지 않고,상기 제 2 화소에는 상기 리셋 트랜지스터가 배치되어 있지 않은 것을 특징으로 하는 고체촬상장치.
- 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로,상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며,상기 고체촬상장치에 수직으로 입사한 광의 강도가 포토 다이오드 상에서 가장 커지는 위치를 포토 다이오드의 중심으로 할 때, 상기 복수의 화소는 상기 복수의 화소 각각에 배치된 상기 포토 다이오드의 동일 배열방향에서의 무게중심끼리의 거리가 일정해지도록 1차원 형상 또는 2차원 형상으로 배치되어 있는 것을 특징으로 하는 고체촬상장치.
- 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로,상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며,상기 제 1 화소와 상기 제 2 화소는 서로 형상 및 크기가 같고,상기 리셋 트랜지스터의 게이트 전극과 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 또는 상기 제 2 화소 내의 동일 위치에 배치되어 있는 것을 특징으로 하는 고체촬상장치.
- 기판상에 배치되며, 광을 신호 전하로 변환하여 축적하는 포토 다이오드와, 상기 포토 다이오드에 축적된 상기 신호 전하를 판독하기 위한 전송용 트랜지스터와, 상기 전송용 트랜지스터의 게이트 전극에 인접하는 상기 기판의 영역에 배치되며, 상기 전송용 트랜지스터를 통해서 판독한 상기 신호 전하를 전위로 변환하는 부유 확산부를 갖는 복수의 화소를 구비한 고체촬상장치로,상기 복수의 화소를 구성하는 제 1 화소와 제 2 화소는 서로 인접하며, 상기 제 1 화소에는 리셋 트랜지스터가 더 배치되고, 상기 리셋 트랜지스터의 게이트 전극의 양측에 인접하는 기판의 영역 각각에는 확산 층이 배치되며, 상기 확산 층의 일 측은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되고, 상기 확산 층의 타 측에는 전원전압이 공급되며, 상기 제 2 화소에는 상기 부유 확산부에서 변환된 전위를 증폭하는 증폭용 트랜지스터가 더 배치되고, 상기 증폭용 트랜지스터의 게이트 전극은 상기 제 1 화소 내 및 상기 제 2 화소 내에 배치된 양방의 상기 부유 확산부와 전기적으로 접속되어 있으며,상기 리셋 트랜지스터에 접속되는 제 1 콘택트와, 상기 증폭용 트랜지스터에 접속되는 제 2 콘택트를 더 구비하고,상기 제 1 콘택트의 상기 제 1 화소 내에서의 위치는 상기 제 2 콘택트의 상기 제 2 화소 내에서의 위치와 동일한 것을 특징으로 하는 고체촬상장치.
- 제 5 항에 있어서,상기 제 1 콘택트 및 상기 제 2 콘택트에는 고융점 금속이 매입(埋入)되어 있는 것을 특징으로 하는 고체촬상장치.
- 제 4 항에 있어서,상기 화소 상에 형성된 층간 절연막과,상기 포토 다이오드 바로 위에 위치하는 상기 층간 절연막의 상부에 배치된 마이크로렌즈를 더 구비하는 것을 특징으로 하는 고체촬상장치.
- 제 4 항에 있어서,상기 리셋 트랜지스터에 접속되는 제 1 콘택트와, 상기 증폭용 트랜지스터에 접속되는 제 2 콘택트를 더 구비하고,상기 제 1 콘택트의 상기 제 1 화소 내에서의 위치는 상기 제 2 콘택트의 상기 제 2 화소 내에서의 위치와 동일한 것을 특징으로 하는 고체촬상장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004295129A JP2006108497A (ja) | 2004-10-07 | 2004-10-07 | 固体撮像装置 |
| JPJP-P-2004-00295129 | 2004-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060060690A KR20060060690A (ko) | 2006-06-05 |
| KR100820520B1 true KR100820520B1 (ko) | 2008-04-07 |
Family
ID=36142438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067003140A KR100820520B1 (ko) | 2004-10-07 | 2005-07-01 | 고체촬상장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070126039A1 (ko) |
| EP (1) | EP1684351A1 (ko) |
| JP (1) | JP2006108497A (ko) |
| KR (1) | KR100820520B1 (ko) |
| CN (1) | CN100429780C (ko) |
| TW (1) | TWI278993B (ko) |
| WO (1) | WO2006038353A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525671B2 (ja) | 2006-12-08 | 2010-08-18 | ソニー株式会社 | 固体撮像装置 |
| JP2008172580A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 固体撮像素子及び固体撮像装置 |
| US7924333B2 (en) | 2007-08-17 | 2011-04-12 | Aptina Imaging Corporation | Method and apparatus providing shared pixel straight gate architecture |
| US7989749B2 (en) | 2007-10-05 | 2011-08-02 | Aptina Imaging Corporation | Method and apparatus providing shared pixel architecture |
| US8525914B2 (en) * | 2007-10-25 | 2013-09-03 | DigitalOptics Corporation Europe Limited | Imaging system with multi-state zoom and associated methods |
| JP5038188B2 (ja) * | 2008-02-28 | 2012-10-03 | キヤノン株式会社 | 撮像装置及びそれを用いた撮像システム |
| JP5131309B2 (ja) * | 2010-04-16 | 2013-01-30 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| JP5263220B2 (ja) * | 2010-04-16 | 2013-08-14 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| KR102017713B1 (ko) | 2012-05-31 | 2019-09-03 | 삼성전자주식회사 | 시모스 이미지 센서 |
| JP6246144B2 (ja) * | 2015-02-16 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置 |
| JP2018046089A (ja) * | 2016-09-13 | 2018-03-22 | セイコーエプソン株式会社 | 固体撮像装置及びその製造方法、並びに、電子機器 |
| KR20230036720A (ko) * | 2021-09-08 | 2023-03-15 | 삼성전자주식회사 | 단위 픽셀, 이미지 센서 및 차량 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232216A (ja) * | 1998-12-31 | 2000-08-22 | Eastman Kodak Co | 配線されたフローティングディフュージョンと共通増幅器のあるアクティブピクセルセンサ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3337976B2 (ja) * | 1998-04-30 | 2002-10-28 | キヤノン株式会社 | 撮像装置 |
| US6043478A (en) * | 1998-06-25 | 2000-03-28 | Industrial Technology Research Institute | Active pixel sensor with shared readout structure |
| US6221687B1 (en) * | 1999-12-23 | 2001-04-24 | Tower Semiconductor Ltd. | Color image sensor with embedded microlens array |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| JP2004228425A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | Ｃｍｏｓイメージセンサの製造方法 |
| JP4553612B2 (ja) * | 2004-03-18 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 撮像素子およびそれを備えた撮像装置 |
-
2004
- 2004-10-07 JP JP2004295129A patent/JP2006108497A/ja not_active Ceased
-
2005
- 2005-07-01 US US10/574,775 patent/US20070126039A1/en not_active Abandoned
- 2005-07-01 CN CNB2005800007103A patent/CN100429780C/zh not_active Expired - Fee Related
- 2005-07-01 WO PCT/JP2005/012194 patent/WO2006038353A1/ja not_active Application Discontinuation
- 2005-07-01 KR KR1020067003140A patent/KR100820520B1/ko not_active IP Right Cessation
- 2005-07-01 EP EP05755825A patent/EP1684351A1/en not_active Withdrawn
- 2005-08-17 TW TW094128065A patent/TWI278993B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232216A (ja) * | 1998-12-31 | 2000-08-22 | Eastman Kodak Co | 配線されたフローティングディフュージョンと共通増幅器のあるアクティブピクセルセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100429780C (zh) | 2008-10-29 |
| TW200625611A (en) | 2006-07-16 |
| EP1684351A1 (en) | 2006-07-26 |
| US20070126039A1 (en) | 2007-06-07 |
| KR20060060690A (ko) | 2006-06-05 |
| WO2006038353A1 (ja) | 2006-04-13 |
| CN1839477A (zh) | 2006-09-27 |
| TWI278993B (en) | 2007-04-11 |
| JP2006108497A (ja) | 2006-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11322535B2 (en) | Solid-state imaging device and camera | |
| KR100820520B1 (ko) | 고체촬상장치 | |
| US7812874B2 (en) | Solid-state imaging apparatus and camera | |
| EP1941715A2 (en) | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel | |
| KR20080039529A (ko) | 4-방향 공유 픽셀 상의 2-방향 공유 저장 게이트 제공 방법및 장치 | |
| US9252185B2 (en) | Back side illuminated image sensors with back side charge storage | |
| US11037977B2 (en) | Stacked image sensor capable of simultaneous integration of electrons and holes | |
| JP2018049855A (ja) | 固体撮像装置及び電子機器 | |
| CN117957659A (zh) | 一种固态成像设备以及一种电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110318 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |