KR100819001B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100819001B1 KR100819001B1 KR1020060103024A KR20060103024A KR100819001B1 KR 100819001 B1 KR100819001 B1 KR 100819001B1 KR 1020060103024 A KR1020060103024 A KR 1020060103024A KR 20060103024 A KR20060103024 A KR 20060103024A KR 100819001 B1 KR100819001 B1 KR 100819001B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact pad
- contact
- bit line
- interlayer insulating
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 42
- 125000006850 spacer group Chemical group 0.000 claims abstract description 94
- 239000011229 interlayer Substances 0.000 claims abstract description 89
- 239000010410 layer Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000003860 storage Methods 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 230000002950 deficient Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (21)
- 반도체 기판 상에 형성된 제1 층간 절연막;상기 제1 층간절연막 상에 형성된 콘택 패드 스페이서; 및상기 제1 층간절연막 및 상기 콘택 패드 스페이서 내에 형성되는 콘택 패드를 포함하되,상기 콘택 패드 중 상기 콘택 패드 스페이서 내에 형성된 부분의 상기 기판에 대해 수평으로 절단한 단면적은 상기 콘택 패드 스페이서 및 상기 제1 층간절연막의 계면에 형성된 부분의 상기 기판에 대해 수평으로 절단한 단면적보다 같거나 좁으며,상기 콘택 패드 스페이서는 질화막인 반도체 소자.
- 제 1 항에 있어서,상기 콘택 패드 스페이서 내에 형성된 콘택 패드의 측면은 상기 기판에 대하여 수직인 반도체 소자.
- 제 1 항에 있어서,상기 콘택 패드 스페이서 내에 형성된 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자.
- 제 1 항에 있어서,상기 콘택 패드 스페이서 및 상기 콘택 패드 상에 형성된 제2 층간 절연막;상기 제2 층간 절연막 내에 형성된 비트라인용 콘택홀;상기 제2 층간 절연막 상에 형성되고 상기 비트라인용 콘택홀 내에 매립된 비트라인용 콘택 플러그와 전기적으로 연결되는 비트라인;상기 비트라인 상에 형성된 제3 층간 절연막;상기 제2 층간 절연막 및 상기 제3 층간 절연막 내에 형성된 스토리지 노드용 콘택홀; 및상기 스토리지 노드용 콘택홀 내에 매립된 스토리지 노드용 플러그를 더 포함하는 반도체 소자.
- 제 4 항에 있어서,상기 비트 라인용 콘택홀 내에 매립된 비트라인용 콘택 플러그와 상기 콘택 패드가 접하는 계면은 동일 평면에 존재하는 반도체 소자.
- 제 5 항에 있어서,상기 콘택 패드 스페이서 내에 형성된 콘택 패드의 측면은 상기 기판에 대하여 수직이거나, 상기 콘택 패드 스페이서 내에 형성된 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자.
- 제 4 항에 있어서,상기 비트라인용 콘택홀은 상기 콘택 패드 스페이서 내로 적어도 일부가 연장되고,상기 비트 라인용 콘택 플러그는 상기 일부 연장된 비트라인용 콘택홀 내에 매립되고, 상기 콘택 패드 스페이서 내에 형성된 상기 콘택 패드를 둘러싼 반도체 소자.
- 제 7 항에 있어서,상기 콘택 패드 스페이서 내에 형성된 콘택 패드의 측면은 상기 기판에 대하여 수직이거나, 상기 콘택 패드 스페이서 내에 형성된 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자.
- 삭제
- 반도체 기판 상에 제1 층간 절연막을 형성하고,상기 제 1 층간 절연막 상에 콘택 패드를 형성하고,상기 제1 층간절연막 및 상기 콘택 패드 스페이서 내에 콘택 패드를 형성하고,상기 제1 층간 절연막을 부분적으로 리세스시켜 상기 콘택 패드의 상부를 노출시키고,상기 노출된 콘택 패드를 다운사이징하여 상기 콘택 패드의 상부의 크기를 감소시키는 것을 포함하고,상기 콘택 패드 스페이서는 질화막인 반도체 소자 제조 방법.
- 제 10 항에 있어서,상기 노출된 콘택 패드를 다운사이징하는 것은 상기 콘택 패드 스페이서 내에 형성되는 상기 콘택 패드 부분의 상기 기판에 대해 수평으로 절단한 단면적이 상기 콘택 패드 스페이서와 상기 제1 층간절연막의 계면에 형성된 부분의 상기 기판에 대해 수평으로 절단한 단면적보다 적어도 같거나 적도록 다운사이징하는 것인 반도체 소자 제조 방법.
- 제 11 항에 있어서,상기 노출된 콘택 패드를 다운사이징 한 이후, 상기 다운사이징된 콘택 패드 사이와 상기 리세스된 제1 층간 절연막 상에 콘택 패드 스페이서를 형성하는 것을 더 포함하는 반도체 소자 제조 방법.
- 제 12 항에 있어서,상기 콘택 패드 스페이서는 질화막인 반도체 소자 제조 방법.
- 제 12 항에 있어서,상기 콘택 패드 및 상기 콘택 패드 스페이서 상에 제2 층간 절연막을 형성하고,상기 제2 층간 절연막 내에 비트라인용 콘택홀을 형성하고,상기 비트라인용 콘택홀을 매립하여 비트라인용 콘택 플러그를 형성하고,상기 제2 층간 절연막 상에 상기 비트라인용 콘택 플러그와 전기적으로 연결되는 비트라인을 형성하고,상기 비트라인 상에 제3 층간 절연막을 형성하고,상기 제2 층간 절연막 및 상기 제3 층간 절연막 내에 스토리지 노드용 콘택홀을 형성하고,상기 스토리지 노드용 콘택홀을 매립하여 스토리지 노드용 플러그를 형성하는 것을 더 포함하는 반도체 소자 제조 방법.
- 제 14 항에 있어서,상기 비트라인용 콘택 플러그를 형성하는 것은 상기 비트 라인용 콘택홀 내에 매립된 비트라인용 콘택 플러그와 상기 콘택 패드가 접하는 계면을 동일 평면에 형성하는 것인 반도체 소자 제조 방법.
- 제 15 항에 있어서,상기 다운사이징한 후의 콘택 패드의 측면은 상기 기판에 대하여 수직이거나, 상기 다운사이징 한 후의 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자 제조 방법.
- 제 14 항에 있어서,상기 비트 라인용 콘택홀을 형성하는 것은 상기 제2 층간 절연막 및 상기 콘택 패드 스페이서 내로 적어도 일부를 연장하여 형성하는 것이고,상기 비트 라인용 콘택 플러그를 형성하는 것은 상기 일부 연장된 비트라인용 콘택홀을 매립하여 상기 콘택 패드 스페이서 내에 형성된 다운사이징된 콘택 패드를 감싸는 것인 반도체 소자 제조 방법.
- 제 17 항에 있어서,상기 다운사이징한 후의 콘택 패드의 측면은 상기 기판에 대하여 수직이거나, 상기 다운사이징한 후의 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자 제조 방법.
- 제 10 항에 있어서,상기 노출된 콘택 패드를 다운사이징하는 것은 등방성 식각으로 진행되는 반도체 소자 제조 방법.
- 제 10 항에 있어서,상기 다운사이징한 후의 콘택 패드의 측면은 상기 기판에 대하여 수직인 반도체 소자 제조 방법.
- 제 10 항에 있어서,상기 다운사이징한 후의 콘택 패드를 상기 기판에 대해 수직으로 절단한 단면은 사다리꼴 형태인 반도체 소자 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060103024A KR100819001B1 (ko) | 2006-10-23 | 2006-10-23 | 반도체 소자 및 그 제조 방법 |
US11/975,159 US7755201B2 (en) | 2006-10-23 | 2007-10-18 | Semiconductor device and method of fabricating the same |
US12/813,017 US8647973B2 (en) | 2006-10-23 | 2010-06-10 | Semiconductor device capable of reducing electrical defects and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060103024A KR100819001B1 (ko) | 2006-10-23 | 2006-10-23 | 반도체 소자 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100819001B1 true KR100819001B1 (ko) | 2008-04-02 |
Family
ID=39317128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060103024A KR100819001B1 (ko) | 2006-10-23 | 2006-10-23 | 반도체 소자 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7755201B2 (ko) |
KR (1) | KR100819001B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116359B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 및 그 제조 방법 |
US9780113B2 (en) | 2015-02-10 | 2017-10-03 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device including a first ILD with sloped surface on a stacked structure and a second ILD on the first ILD |
KR101902870B1 (ko) * | 2012-04-10 | 2018-10-01 | 삼성전자주식회사 | Dc 구조체 갖는 반도체 소자 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101564052B1 (ko) * | 2009-05-11 | 2015-10-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법. |
US9401363B2 (en) * | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
KR102001417B1 (ko) * | 2012-10-23 | 2019-07-19 | 삼성전자주식회사 | 반도체 장치 |
KR102251816B1 (ko) * | 2014-01-28 | 2021-05-13 | 삼성전자주식회사 | 랜딩 패드를 구비하는 반도체 소자 |
US9589962B2 (en) | 2014-06-17 | 2017-03-07 | Micron Technology, Inc. | Array of conductive vias, methods of forming a memory array, and methods of forming conductive vias |
TWI636491B (zh) * | 2015-04-20 | 2018-09-21 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
TWI718414B (zh) | 2018-09-21 | 2021-02-11 | 元太科技工業股份有限公司 | 導電結構、線路結構及顯示器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040008687A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 자기 정렬 콘택홀 형성방법 |
KR20040015588A (ko) * | 2002-08-13 | 2004-02-19 | 삼성전자주식회사 | 반도체 소자의 배선구조 및 그 형성방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100268447B1 (ko) * | 1998-08-07 | 2000-10-16 | 윤종용 | 커패시터 및 그의 제조 방법 |
KR100287179B1 (ko) * | 1998-09-04 | 2001-04-16 | 윤종용 | 비트라인를포함하는반도체장치및그제조방법 |
KR100307287B1 (ko) | 1998-11-20 | 2001-12-05 | 윤종용 | 반도체장치의패드제조방법 |
TW444395B (en) * | 1999-07-27 | 2001-07-01 | Taiwan Semiconductor Mfg | Processing method to planarize the crown capacitor device |
KR100330714B1 (ko) * | 1999-10-13 | 2002-04-03 | 윤종용 | 반도체 장치의 매몰 콘택 구조 및 그 형성방법 |
US6168984B1 (en) * | 1999-10-15 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Reduction of the aspect ratio of deep contact holes for embedded DRAM devices |
KR100351933B1 (ko) * | 2000-08-28 | 2002-09-12 | 삼성전자 주식회사 | 반도체소자의 콘택 구조체 형성방법 |
KR100396470B1 (ko) * | 2001-02-19 | 2003-09-03 | 삼성전자주식회사 | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 |
TW504792B (en) * | 2001-04-06 | 2002-10-01 | United Microelectronics Corp | Method to form metal fuse |
US6867131B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Apparatus and method of increasing sram cell capacitance with metal fill |
KR100457038B1 (ko) | 2002-09-24 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치에서 셀프 얼라인 콘택 형성 방법 및 이를이용한 반도체 장치의 제조 방법. |
JP2004128239A (ja) * | 2002-10-03 | 2004-04-22 | Renesas Technology Corp | スタティック型半導体記憶装置 |
KR100564429B1 (ko) | 2003-06-30 | 2006-03-28 | 주식회사 하이닉스반도체 | 랜딩 플러그 제조 방법 |
KR100604911B1 (ko) * | 2004-10-20 | 2006-07-28 | 삼성전자주식회사 | 하부전극 콘택을 갖는 반도체 메모리 소자 및 그 제조방법 |
-
2006
- 2006-10-23 KR KR1020060103024A patent/KR100819001B1/ko active IP Right Grant
-
2007
- 2007-10-18 US US11/975,159 patent/US7755201B2/en active Active
-
2010
- 2010-06-10 US US12/813,017 patent/US8647973B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040008687A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 자기 정렬 콘택홀 형성방법 |
KR20040015588A (ko) * | 2002-08-13 | 2004-02-19 | 삼성전자주식회사 | 반도체 소자의 배선구조 및 그 형성방법 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116359B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 및 그 제조 방법 |
US8247324B2 (en) | 2009-12-30 | 2012-08-21 | Hynix Semiconductor Inc. | Semiconductor device with buried gate and method for fabricating the same |
KR101902870B1 (ko) * | 2012-04-10 | 2018-10-01 | 삼성전자주식회사 | Dc 구조체 갖는 반도체 소자 |
US9780113B2 (en) | 2015-02-10 | 2017-10-03 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device including a first ILD with sloped surface on a stacked structure and a second ILD on the first ILD |
Also Published As
Publication number | Publication date |
---|---|
US7755201B2 (en) | 2010-07-13 |
US8647973B2 (en) | 2014-02-11 |
US20080093714A1 (en) | 2008-04-24 |
US20100248469A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100781547B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100819001B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6870268B2 (en) | Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region | |
US9082784B2 (en) | Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
US6759704B2 (en) | Method for fabricating semiconductor device, and semiconductor device, having storage node contact plugs | |
JP4382321B2 (ja) | 自己整列コンタクト構造体を有する半導体素子及びその製造方法 | |
US8183112B2 (en) | Method for fabricating semiconductor device with vertical channel | |
US8975173B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
US8202795B2 (en) | Method of fabricating a semiconductor device having a plug | |
US6784084B2 (en) | Method for fabricating semiconductor device capable of reducing seam generations | |
KR100834739B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US9070583B2 (en) | Semiconductor device and method of fabricating the same | |
US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
KR20090096996A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100755673B1 (ko) | 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자 | |
KR20090012834A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20130022957A (ko) | 반도체 장치의 비트라인 및 그의 제조 방법 | |
KR20080095669A (ko) | 콘택 구조물 형성 방법 | |
KR20080035857A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20020039096A (ko) | 자기 정렬 콘택 형성 방법 | |
KR20080026862A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20080088859A (ko) | 반도체 소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 13 |