KR100817746B1 - 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 - Google Patents
다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 Download PDFInfo
- Publication number
- KR100817746B1 KR100817746B1 KR1020060123955A KR20060123955A KR100817746B1 KR 100817746 B1 KR100817746 B1 KR 100817746B1 KR 1020060123955 A KR1020060123955 A KR 1020060123955A KR 20060123955 A KR20060123955 A KR 20060123955A KR 100817746 B1 KR100817746 B1 KR 100817746B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate metal
- layer
- thin film
- film transistor
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 110
- 239000002184 metal Substances 0.000 title claims abstract description 110
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000011159 matrix material Substances 0.000 title abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 238000002310 reflectometry Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 154
- 239000011229 interlayer Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 플라스틱 기판을 사용한 다층 구조의 박막 트랜지스터 제조 방법 및 상기 제조 방법으로 제조된 박막 트랜지스터를 포함하는 능동 구동 표시 소자에 관한 것으로, 본 트랜지스터 제조방법은 플라스틱 기판을 준비하는 단계; 상기 플라스틱 기판 상에 완충 절연층을 형성하는 단계; 상기 완충 절연층 상에 실리콘층을 형성하는 단계; 상기 실리콘층을 패터닝하여 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 복수의 게이트 금속층을 적층하는 단계; 상기 복수의 게이트 금속층을 패터닝하는 단계; 및 상기 패터닝된 게이트 금속층 중 상기 게이트 절연층 상에 형성된 최하층 게이트 금속층의 외곽 영역을 식각하는 단계를 포함한다. 이에 따라, 본 발명에서는 다층 구조의 게이트 금속층을 포함하며 모서리 영역이 식각된 게이트 금속을 형성함으로써, 전기장을 완화시켜 TFT 소자의 누설전류를 완화시킬 수 있다.
플라스틱 기판, 박막 트랜지스터, 다층 구조의 게이트 금속
Description
도 1은 종래 기술에 따른 능동 구동 표시 소자를 나타내는 측단면도이다.
도 2a 내지 도 2e는 본 발명의 제1 실시 예에 따른 박막 트랜지스터의 제조 공정도이고, 도 3은 도 2a 내지 도 2e의 공정을 단계별로 기록한 블록도이다.
도 4는 본 발명에 따라 제1 게이트 금속층으로 크롬을 제2 게이트 금속층으로 알루미늄을 사용하여 제작된 능동 구동 표시 소자의 부분 SEM 사진이다.
도 5a는 기존 방법으로 제조된 박막 트랜지스터의 특성변화 그래프이며, 도 5b는 본 발명에 따라 제조된 박막 트랜지스터의 특성 변화 그래프이다.
도 6a 내지 도 6e는 본 발명의 제2 실시 예에 따른 박막트랜지스터의 제조 공정도이다.
< 도면의 주요 부분에 대한 설명 >
200, 600: 능동 구동 표시 소자 110: 플라스틱 기판
120: 완충 절연층 130: 활성층
131: 채널영역 132: 소스/드레인 영역
140: 게이트 유전층 150: 게이트 전극
151: 제1 게이트 금속층 152: 제2 게이트 금속층
153: 제3 게이트 금속층 160: 층간 절연층
161: 콘택홀 170: 소스/드레인 전극
TFT: 박막트랜지스터 Capacitor: 커패시터
OLED: 유기 발광 소자
본 발명은 플라스틱 기판상에 형성되는 능동 구동 표시 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로, 다층 구조의 게이트 전극을 포함하는 박막트랜지스터 제조방법 및 상기 박막 트랜지스터를 포함하는 능동 구동 표시소자에 관한 것이다.
도 1은 종래 기술에 따른 능동 구동 표시 소자를 나타내는 측단면도이다.
도 1을 참조하면, 종래 능동 구동 표시 소자(100)는 유리 기판(110) 상에 형성되는 박막 트랜지스터(TFT)와, 박막트랜지스터(TFT)와 전기적으로 연결되는 캐패 시터(Capacitor) 및 유기발광소자(OLED)를 포함한다.
능동 구동 표시 소자(100)를 구성하는 박막 트랜지스터(TFT)는 유리 기판(110)상에 형성되는 완충 절연층(120)과, 완충 절연층(120) 상에 형성되며 소스/드레인 영역(132) 및 채널영역(131)을 포함하는 활성층(130), 활성층(130) 상에 형성되는 게이트 절연막(140), 게이트 절연막(140) 상에 형성되는 게이트 전극(150), 게이트 전극(150) 상에 형성되는 층간 절연층(160) 및 층간 절연층(160) 상에 형성된 콘택홀(161)을 통해 소스/드레인 영역(132)과 접촉하는 소스/드레인 전극(170)을 포함한다.
유리 기판(110) 상에 능동 구동 표시 소자(100)를 제조하는 경우, 특히, 박막 트랜지스터를 제조할 때에는 노광(Lithography) 장비를 사용하여 활성층(130)의 액티브 영역(131)의 도핑 프로파일(doping Profile)을 조절하여 저농도 도핑 영역(Lightly Doped Drain: LDD)을 형성할 수 있다.
그러나, 플라스틱 기판을 사용하여 능동 구동 표시 소자를 사용하는 경우에는 플라스틱 기판은 유리 기판 등과는 달리 열적 변형이 일어나기 쉽기 때문에, 플라스틱 기판상에 게이트 금속층을 상대적으로 두껍게 증착하였을 경우 후속 열 공정에 의한 스트레스에 의해 금속이 깨지게 되는 단점이 있다. 플라스틱 기판의 열적 변형이 쉽게 일어나기 때문에 여러 층을 정렬해야 하는 경우, 증착 정확도(overlay accuracy)가 많이 나빠지게 되어, 자기정렬(Self-Align) 공정을 사용하지 않고서는 LDD를 형성하기가 어렵다.
덧붙여, 플라스틱 기판 상에 자기정렬 구조의 LDD를 형성하기 위하여 게이트 금속의 양측 에칭 및 후속 레이저 활성화에 따른 도펀트 확산을 이용한 구조(Huang-Chung Cheng에 의해, Electochemical and Solid-State Letters에 개재된 "Fabrication of Low-Temperature Poly-Si Thin Film Transistors with Self-Aligned Graded Lightly Doped Drain Structure")는 도핑 프로파일의 조절이 어렵고, 누설전류뿐만 아니라 구동전류도 같이 작아지게 되는 단점이 있다.
비정질 실리콘을 폴리실리콘 상에 얇게 증착하여 2중 활성 구조(Kyung Wook Kim 에 의해, J. Non-Crystalline Solids에 개재된 "Performance improvement of polycrystalline thin film transistor by adopting a very thin amorphous silicon buffer")를 형성하는 것은 저온에서 양질의 비정질 실리콘을 형성하는 것과 고품질의 게이트 유전체를 형성해야 하는 문제점이 있다.
따라서, 본 발명은 전술한 문제점을 해소하기 위해 고안된 발명으로, 본 발명의 목적은 다층 구조의 게이트 금속층을 포함하며, 상기 게이트 금속층 중 적어도 하나의 게이트 금속층의 모서리를 에칭하여 박막 트랜지스터 영역에서의 누설 전류를 줄일 수 있는 능동 구동 표시 소자 및 그 제조방법을 제공하는 것이다.
전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명은 플라스틱 기판을 준비하는 단계; 상기 플라스틱 기판 상에 완충 절연층을 형성하는 단 계; 상기 완충 절연층 상에 실리콘층을 형성하는 단계; 상기 실리콘층을 패터닝하여 활성층을 형성하는 단계; 상기 활성층 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 복수의 게이트 금속층을 적층하는 단계; 상기 복수의 게이트 금속층을 패터닝하는 단계; 및 상기 패터닝된 게이트 금속층 중 상기 게이트 절연층과 접촉하는 최하층 게이트 금속층의 외곽 영역을 식각하는 단계를 포함한다.
바람직하게, 상기 게이트 금속층이 세 층 이상인 경우, 최상층의 게이트 금속층의 외곽 영역을 식각하는 단계를 더 포함한다. 상기 복수의 게이트 금속층 중 최상층은 반사도가 높은 물질 Al, Ag, Al합금 및 Ag합금 등을 이용하여 적층한다. 상기 복수의 게이트 금속층 중 상기 최하층과 직접 접촉하는 게이트 금속층은 상기 최하층 게이트 금속층과 다른 재료로 형성된다.
본 발명의 다른 일측면에 따르면, 본 발명의 능동 구동 표시소자는 제1항 내지 제4항 중 어느 한 항에 따른 박막 트랜지스터 제조방법을 이용하여 제조된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 캐패시터 및 발광소자를 포함한다.
이하에서는 도면을 참조하여 본 발명의 실시 예를 구체적으로 설명한다.
도 2a 내지 도 2e 본 발명의 제1 실시 예에 따른 박막트랜지스터의 제조 공정도이고, 도 3은 도 2a 내지 도 2e의 공정을 단계별로 기록한 블록도이다.
도 2a 및 도 3을 참조하면, 본 발명에 따른 능동 구동 표시 소자(200)를 제조하기 위해서는, 우선, 플라스틱 기판(110)을 준비한다(S301). 플라스틱 기 판(110) 상에는 완충 절연층(120)을 형성한다(S302). 완충 절연층(120)은 산화물(oxide) 또는 질화물(nitride)로 형성될 수 있다. 완충 절연층(120)이 형성된 기판(110) 상에 활성층으로 사용될 비정질 실리콘(amorphous silicon)을 증착한 다음, 레이저(L:↓↓) 등을 이용한 고상 결정화 방법을 이용하여 폴리실리콘층(121,poly silicon)으로 변화시킨다(S303).
도 2b를 참조하면, 다음 단계에서는 변화된 폴리실리콘층(121)을 패터닝하여 채널영역(131)과 소스/드레인 영역(132)이 형성될 활성층(130)을 형성한다(S304). 패터닝된 활성층(130) 상에는 게이트 유전층(140)을 증착한다(S305). 다음, 게이트 유전층(140) 상에는 다층 구조의 게이트 금속층(150)이 형성된다. 본 실시 예에서 게이트 금속층(150)은 제1 및 제2 게이트 금속층(151, 152)으로, 게이트 유전층(140) 상에는 제1 게이트 금속층(151)을 형성하고, 제1 게이트 금속층(151) 상에는 제2 게이트 금속층(152)을 형성한다. 제1 게이트 금속층(151)은 후속 열 공정에 의해 견딜 수 있는 두께로 증착해야한다. 너무 두껍게 증착하는 경우, 제1 게이트 금속층(151)이 변형을 일으킬 수 있으므로, 바람직하게는, 100 ~ 300Å 정도로 증착한다. 본 제1 실시 예에서 제1 게이트 금속층(151)으로는 크롬(Cr), 몰리브덴(Mo) 중 하나를 이용한다. 제1 게이트 금속층(151) 상에 형성되는 제2 게이트 금속층(152)은 소스/드레인 저항이 설계 스펙에 맞도록 증착 두께를 조정하며, 바람직하게는 1000 ~ 3000Å 두께로 증착한다. 이때, 제2 게이트 금속층(152)은 제1 게이트 금속층(151)에 비해 레이저 광에 반사율이 좋은 물질을 선택하는 것이 바람직하다. 반사율이 좋은 은, 알루미늄, 은 또는 알루미늄 합금 중 하나를 이용하며, 본 실시 예에서는 알루미늄(Al)을 이용하여 증착한다. 또한, 제1 게이트 금속층(151)과 제2 게이트 금속층(152)은 습식 에칭 선택비가 좋아야 한다.
그 다음, 도 2b를 참조하면, 제2 게이트 금속층(152) 상에 감광막(155)을 증착한 다음, 포토 공정을 이용하여 제1 게이트 금속층(151)과 제2 게이트 금속층(152)을 패터닝한다(S308). 이때, 게이트 유전층(140)이 함께 패터닝된다. 다시 말해, 본 실시 예에서는 상기 감광막(155)을 스핀 코팅(spin coating) 방법을 이용하여 형성한 다음 포토 공정을 이용하여, 제2 게이트 금속층(152)과 제1 게이트 금속층(151)을 각각 식각함으로써, 이들을 패턴화한다.
도 2c 및 도 2d를 참조하면, 그 다음 단계에서는 게이트 유전층(140)을 식각한다. 게이트 유전층(140)을 식각한 다음(S309), 도핑 공정(D: doping)을 수행함으로써, 도핑된 소스/드레인 영역(132)이 형성된다(S310). 본 실시 예에서는 이온 샤워 도핑(ion shower doping)을 수행한다. 다음 단계에서는 감광막(155)을 제거하고, 감광막(155)이 제거된 다음, 레이저(L)를 이용한 활성화 단계를 수행하여 도핑된 소스/드레인 영역(132)을 활성화한다(S311). 그 다음, 패터닝된 제1 게이트 금속층(151)을 선택적으로 습식 식각한다(S312). 식각 공정시, 제1 게이트 금속층(151)은 얇은 두께로 증착되어 있기 때문에, 알려진 에칭율 보다 길게 식각해야 하며, 5 ~ 30분 정도의 시간 동안 식각한다.
도 2e를 참조하면, 다음 단계에서는 게이트 금속층(150) 상에 층간 절연층(160, Inter Layer Dielectrics: ILD)을 형성한다(S313). 층간 절연층(160)에 콘택홀(161)을 형성한 다음, 상기 콘택홀(161)을 통해 소스/드레인 영역(132)과 접 촉하도록 층간 절연층(160) 상에 소스/드레인 금속(170)을 증착한다(S314). 상기 공정을 통해 박막 트랜지스터(TFT)가 제조된다. 본 실시 예 도면 및 설명에는 생략되어 있으나, 종래와 마찬가지로, 박막 트랜지스터의 제조와 함께 캐패시터 및 발광소자를 제조하여 능동 구동 표시 소자를 제작할 수 있다.
도 4는 본 발명의 일 실시예에 따른 이중 게이트 금속층을 포함하는 능동 구동 표시 소자의 일영역을 촬영한 SEM 사진이다. 본 실시 예에서는, 이중 게이트 금속층(150) 중 제1 게이트 금속층(151)으로 크롬을 제2 게이트 금속층(152)으로 알루미늄을 사용하였다. 도 4를 참조하면, 기판(110)상에는 모서리가 함몰된 제1 게이트 금속층(151)이 형성되어 있다. 제1 게이트 금속층(151) 상에는 제1 게이트 금속층(151) 보다 상대적으로 두꺼운 제2 게이트 금속층(152)이 형성되어 있다. 본 실시 예에서는 제1 게이트 금속층(151)은 크롬을 21.6nm 두께로 증착된 상태이고, 제2 게이트 금속층(152)은 알루미늄을 232nm두께로 증착하였다. 본 실시 예와 같이 각 게이트 금속층을 증착하고, 제1 게이트 금속층(151)의 습식 에칭 시간을 10분으로 하는 경우에는 각 금속층의 에칭율을 기준으로 100nm 정도가 식각되어야 하지만, 제1 게이트 금속층(151)이 상대적으로 얇게 도포되어 있기 때문에, 기준 식각율 보다 얇게 형성되어 있으며 본 실시 예에서는 약 40nm 정도 식각된 상태이다. 상기와 구성을 통해, 게이트 모서리 부분의 전기장을 감소시켜, TFT의 누설 전류를 감소시킬 수 있다.
도 5a는 기존 방법으로 제조된 박막 트랜지스터의 특성변화 그래프이고, 도 5b는 본 발명에 따라 제조된 박막 트랜지스터의 특성 변화 그래프이다.
도 5a와 도 5b를 참조하면, 가로축은 게이트 전압을 나타내고, 세로축은 전류를 나타낸다. 도 5a와 도 5b를 비교하면, 본 발명에 따라 플라스틱 기판 상에 복수의 금속층을 적층하여 게이트 전극을 제조하는 경우, 누설 전류가 기존 방법으로 제조된 박막 트랜지스터에 비하여 상대적으로 낮아졌음을 확인할 수 있다.
도 6a 내지 도 6e는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 제조 공정도이다. 도 2a 내지 도 2e에 개시된 제1 실시 예에 따른 능동 구동 표시소자와 동일한 구성요소에는 동일한 참조 부호를 병기하였으며, 상기 구성요소 중 일부는 도 2a 내지 도 2e의 설명을 참조한다.
도 6a를 참조하면, 본 발명의 제2 실시 예에 따른 능동 구동 표시 소자(600)를 제조하기 위해서는, 우선, 플라스틱 기판(110)을 준비하고, 플라스틱 기판(110) 상에 완충 절연층(120)을 형성한다. 완충 절연층(120)은 산화물(oxide) 또는 질화물(nitride)로 형성될 수 있다. 완충 절연층(120)이 형성된 기판(110) 상에 활성층으로 사용될 비정질 실리콘(amorphous silicon)을 증착한 다음, 레이저 등을 이용한 결정화 방법을 이용하여 폴리실리콘층(poly silicon, 121)으로 변화시킨다.
도 6b를 참조하면, 폴리실리콘층(121)을 패터닝하여 활성층(130)을 형성하고, 패터닝된 활성층(130) 상에는 게이트 유전층(140)을 증착한다. 게이트 유전층(140) 상에는 게이트 금속층(150)을 형성한다. 본 실시 예에서 게이트 금속층(150)은 삼중층으로 이루어져 있으며, 게이트 유전층(140) 상에는 제1 게이트 금 속층(151)이 형성된다. 제1 게이트 금속층(151)은 100 ~ 1000 Å 정도의 두께로 증착한다. 반사율이 좋은 은, 알루미늄, 은 또는 알루미늄 합금 중 하나를 이용하며, 본 실시 예에서는 알루미늄(Al)을 이용하여 증착한다. 다만, 제1 게이트 금속층(151)은 두께가 두꺼워질수록 게이트 전극의 모서리 부분의 전기장이 작아지게 되어 누설전류를 감소시키는 효과를 제공한다. 제1 게이트 금속층(151) 상에는 제2 게이트 금속층(152)이 형성되고, 제2 게이트 금속층(152) 상에는 제3 게이트 금속층(153)이 형성한다.
제2 게이트 금속층(152)은 후속 열 공정에 의해 견딜 수 있을 정도의 두께로 증착하는 것이 바람직하며, 가장 바람직하게는, 100 ~ 300Å 두께로 증착된다. 제3 게이트 금속층(153)은 소스/드레인 저항의 설계 스펙에 적합하도록 증착 두께를 조정하며, 바람직하게는 1000 ~ 3000A 두께로 증착한다. 본 실시 예에서, 제2 게이트 금속층(152)은 크롬(Cr), 몰리브덴(Mo) 중 하나를 이용한다. 이때, 제3 게이트 금속층(153)은 제2 게이트 금속층(152)에 비해 레이저 광에 반사율이 좋은 물질을 선택하는 것이 바람직하며, 제1 게이트 금속층(151)과 제2 게이트 금속층(152), 및 제2 게이트 금속층(152)과 제3 게이트 금속층(153)은 각각 습식 에칭 선택비가 좋아야 한다.
그 다음, 제3 게이트 금속층(153) 상에 감광막(155)을 증착한 다음, 포토 공정을 이용하여 제1 게이트 금속층(151) 내지 제3 게이트 금속층(153)을 패턴화한다. 제1 게이트 금속층(151) 내지 제3 게이트 금속층(153)을 패턴화할 때, 게이트 유전층(140)도 패턴화된다. 본 실시 예에서는 상기 감광막(155)을 스핀 코팅(spin coating)으로 형성한다. 그 다음, 패턴화된 제3 게이트 금속층(153), 제2 게이트 금속층(152) 및 제1 게이트 금속층(151)이 각각 식각된다.
그 다음 단계에서는, 게이트 유전층(140)을 식각한다. 게이트 유전층(140)을 식각한 다음, 도핑 공정을 수행함으로써, 도핑된 소스/드레인 영역(132)이 형성된다. 본 실시 예에서는 이온 샤워 도핑(Ion shower doping; D)을 수행한다. 다음 단계에서는 감광막(155)을 제거하고, 감광막(155)이 제거된 다음, 레이저(L)를 이용한 활성화 단계를 수행하여 도핑된 소스/드레인 영역(132)을 활성화한다. 그 다음, 패터닝된 제1 게이트 금속층(151) 및 제3 게이트 금속층(153)을 선택적으로 습식 식각한다. 식각 공정시, 제1 게이트 금속층(151)은 얇은 두께로 증착되어 있기 때문에, 알려진 에칭율 보다 길게 식각해야 하며, 대략 5 ~ 30분 정도의 시간 동안 식각한다. 한편, 제3 게이트 금속층(153)과 제1 게이트 금속층(151)을 동일한 금속으로 사용하는 경우, 이들을 동시에 식각할 수 있다.
다음 단계에서는 게이트 전극 상에 층간 절연층(160,Inter Layer Dielectrics: ILD)을 형성한다. 층간 절연층(160)에 콘택홀(161)을 형성한 다음, 상기 콘택홀(161)을 통해 소스/드레인 영역(132)과 접촉하도록 층간 절연층(160) 상에 소스/드레인 금속(170)을 형성한다. 상기와 같은 공정을 통해 박막 트랜지스터(TFT)가 제조된다. 전술에는 생략되어 있으나, 박막 트랜지스터 제조와 함께 캐패시터 및 발광소자를 제조할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으 나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술 분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상, 전술한 구성에 따르면, 본 발명의 실시 예들에 따른 플라스틱 기판 상에 모서리가 식각된 게이트 전극층을 포함하는 다층 구조의 게이트 전극을 구비하는 능동 구동 표시 소자를 제조하는 경우, 식각된 모서리 부분의 전기장을 감소시킬 수 있어 박막 트랜지스터의 누설전류를 감소시킬 수 있다.
또한, 상기 다층 구조의 게이트 전극을 포함하는 박막 트랜지스터의 특성을 향상을 통해, 능동 구동 표시 소자의 특성을 향상시킬 수 있다.
Claims (6)
- 플라스틱 재질의 기판을 준비하는 단계;상기 플라스틱 기판 상에 완충 절연층을 형성하는 단계;상기 완충 절연층 상에 실리콘층을 형성하는 단계;상기 실리콘층을 패터닝하여 활성층을 형성하는 단계;상기 활성층 상에 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 복수의 게이트 금속층을 적층하는 단계;상기 복수의 게이트 금속층을 패터닝하는 단계; 및상기 패터닝된 게이트 금속층 중 상기 게이트 절연층 상에 형성된 최하층 게이트 금속층의 외곽 영역을 식각하는 단계를 포함하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 게이트 금속층이 세 층 이상인 경우, 최상층의 게이트 금속층의 외곽 영역을 식각하는 단계를 더 포함하는 박막 트랜지스터 제조방법.
- 제1항에 있어서,상기 복수의 게이트 금속층 중 최상층은 나머지 게이트 금속층보다 반사도가 높은 물질을 이용하여 적층하는 박막 트랜지스터 제조방법.
- 제3항에 있어서,상기 최상층은 Al, Ag, Al합금 및 Ag합금 중 하나를 이용하는 박막트랜지스터 제조방법.
- 제1항에 있어서,상기 복수의 게이트 금속층 중 상기 최하층과 직접 접촉하는 게이트 금속층은 상기 최하층과 다른 재료로 형성되는 박막 트랜지스터 제조방법.
- 제1항 내지 제5항 중 어느 한 항에 따른 박막 트랜지스터 제조방법을 이용하여 제조된 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 캐패시터 및 발광소자를 포함하는 능동 구동 표시소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123955A KR100817746B1 (ko) | 2006-12-07 | 2006-12-07 | 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 |
| US11/870,809 US7642143B2 (en) | 2006-12-07 | 2007-10-11 | Method of fabricating thin film transistor having multilayer structure and active matrix display device including the thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123955A KR100817746B1 (ko) | 2006-12-07 | 2006-12-07 | 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100817746B1 true KR100817746B1 (ko) | 2008-03-31 |
Family
ID=39412028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060123955A KR100817746B1 (ko) | 2006-12-07 | 2006-12-07 | 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7642143B2 (ko) |
| KR (1) | KR100817746B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130066410A (ko) * | 2011-12-12 | 2013-06-20 | 엘지디스플레이 주식회사 | 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법 |
| KR101860861B1 (ko) * | 2011-06-13 | 2018-05-25 | 삼성디스플레이 주식회사 | 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 |
| JP2019087552A (ja) * | 2017-11-01 | 2019-06-06 | シャープ株式会社 | 薄膜トランジスタの製造方法、及び、薄膜トランジスタ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100958640B1 (ko) * | 2008-06-09 | 2010-05-20 | 삼성모바일디스플레이주식회사 | 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법 |
| KR102267126B1 (ko) * | 2014-12-19 | 2021-06-21 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이의 제조 방법 |
| CN105633171A (zh) * | 2016-03-22 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、显示装置 |
| KR20180045968A (ko) | 2016-10-26 | 2018-05-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI637225B (zh) * | 2017-09-08 | 2018-10-01 | 奇景光電股份有限公司 | 嵌設有指紋感測器的平板顯示器及其形成方法 |
| CN109659371B (zh) | 2018-12-21 | 2020-11-24 | 武汉华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制作方法和液晶显示屏 |
| CN112670240B (zh) * | 2020-12-24 | 2024-05-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法与显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359246A (ja) | 2001-03-27 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、並びに配線基板およびその作製方法 |
| KR20030089458A (ko) * | 2002-05-17 | 2003-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR20060019821A (ko) * | 2004-08-30 | 2006-03-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 플렉서블 표시 장치 및 그 제조방법 |
| KR20060079711A (ko) * | 2005-01-03 | 2006-07-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590586A (ja) | 1991-09-30 | 1993-04-09 | Nec Corp | 薄膜トランジスタ |
| KR970011965B1 (ko) | 1994-10-07 | 1997-08-08 | 구자홍 | 브이씨알의 저속모드 자동 트래킹 제어방법 및 장치 |
| KR19980023376A (ko) | 1996-09-30 | 1998-07-06 | 엄길용 | 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법 |
| JPH10233511A (ja) | 1997-02-21 | 1998-09-02 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 |
| KR100330165B1 (ko) | 1998-11-12 | 2002-10-25 | 삼성전자 주식회사 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| US6545359B1 (en) * | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| US6362033B1 (en) * | 1999-12-14 | 2002-03-26 | Infineon Technologies Ag | Self-aligned LDD formation with one-step implantation for transistor formation |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
-
2006
- 2006-12-07 KR KR1020060123955A patent/KR100817746B1/ko active IP Right Grant
-
2007
- 2007-10-11 US US11/870,809 patent/US7642143B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359246A (ja) | 2001-03-27 | 2002-12-13 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、並びに配線基板およびその作製方法 |
| KR20030089458A (ko) * | 2002-05-17 | 2003-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR20060019821A (ko) * | 2004-08-30 | 2006-03-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 플렉서블 표시 장치 및 그 제조방법 |
| KR20060079711A (ko) * | 2005-01-03 | 2006-07-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101860861B1 (ko) * | 2011-06-13 | 2018-05-25 | 삼성디스플레이 주식회사 | 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법 |
| KR20130066410A (ko) * | 2011-12-12 | 2013-06-20 | 엘지디스플레이 주식회사 | 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법 |
| KR101931337B1 (ko) * | 2011-12-12 | 2019-03-14 | 엘지디스플레이 주식회사 | 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법 |
| JP2019087552A (ja) * | 2017-11-01 | 2019-06-06 | シャープ株式会社 | 薄膜トランジスタの製造方法、及び、薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7642143B2 (en) | 2010-01-05 |
| US20080135837A1 (en) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100817746B1 (ko) | 다층 구조의 박막 트랜지스터 제조방법 및 상기 박막트랜지스터를 포함하는 능동 구동 표시 소자 | |
| JP4309362B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR102302712B1 (ko) | 반도체 장치 | |
| US6864134B1 (en) | Manufacturing method of thin film transistor substrate | |
| KR102169014B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7026649B2 (en) | Thin film transistor and active matrix flat panel display using the same | |
| US6784066B2 (en) | Method for manufacturing semiconductor device and semiconductor device manufactured thereby | |
| KR20050115822A (ko) | 트랜지스터의 매몰 게이트 전극 및 그 형성방법 | |
| WO2016155189A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| US11121257B2 (en) | Thin film transistor, pixel structure, display device and manufacturing method | |
| US20070007630A1 (en) | Switching element for a pixel electrode and methods for fabricating the same | |
| US10283412B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100611651B1 (ko) | 유기전계발광 표시장치와 그 제조방법 | |
| US6518133B1 (en) | Method for fabricating a small dimensional gate with elevated source/drain structures | |
| KR100669804B1 (ko) | 에어갭을 구비한 박막 트랜지스터 및 그의 제조방법 | |
| KR100464271B1 (ko) | 반도체 소자의 모스전계효과 트랜지스터의 제조방법 | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| US7378322B2 (en) | Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| KR100546723B1 (ko) | 반도체 소자의 폴리레지스터 형성방법 | |
| KR0161724B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100596879B1 (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| KR100246625B1 (ko) | 커패시터와 자기 정렬된 이중 게이트 전극을 갖는 반도체 소자의 제조 방법 | |
| JP2004071590A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
| US7253472B2 (en) | Method of fabricating semiconductor device employing selectivity poly deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20111208 Year of fee payment: 18 |