KR100813660B1 - 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로 - Google Patents

고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로 Download PDF

Info

Publication number
KR100813660B1
KR100813660B1 KR1020060070733A KR20060070733A KR100813660B1 KR 100813660 B1 KR100813660 B1 KR 100813660B1 KR 1020060070733 A KR1020060070733 A KR 1020060070733A KR 20060070733 A KR20060070733 A KR 20060070733A KR 100813660 B1 KR100813660 B1 KR 100813660B1
Authority
KR
South Korea
Prior art keywords
signal
envelope
power amplifier
transistor
amplifier circuit
Prior art date
Application number
KR1020060070733A
Other languages
English (en)
Other versions
KR20080010569A (ko
Inventor
김성우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060070733A priority Critical patent/KR100813660B1/ko
Priority to US11/783,349 priority patent/US7554396B2/en
Publication of KR20080010569A publication Critical patent/KR20080010569A/ko
Application granted granted Critical
Publication of KR100813660B1 publication Critical patent/KR100813660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/36—Amplitude modulation by means of semiconductor device having at least three electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로에 관한 것으로서, 상기 전력 증폭기 회로는, 캐리어 신호의 엔벨롭 중에서 선정된(predetermined) 레벨 이상인 제1 신호를 입력 받아 변환 신호를 생성하는 트랜스포머, 및 상기 변환 신호를 기반으로 동작하고, 상기 캐리어 신호를 기반으로 생성된, 소정의 DC 성분을 가지는 제2 신호를 입력 받으며, 상기 변환 신호에 따라 상기 제2 신호를 증폭하여 출력 신호를 생성하는 트랜지스터를 포함한다.
트랜스포머, 피크 엔벨롭(envelope) 변조, 전력 증폭기, 동작점 변화, 전력 효율

Description

고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로{Power Amplifier Circuit for Peak Envelope Modulation of High Frequency Signal}
도 1은 일반적인 전력 증폭기의 구조를 설명하기 위한 도면이다.
도 2는 일반적인 전력 증폭기 출력 신호의 엔벨롭 변조 왜곡을 설명하기 위한 도면이다.
도 3은 도 1의 증폭 스테이지의 종단에 구비되는 트랜지스터를 설명하기 위한 도면이다.
도 4는 도 3의 트랜지스터의 전류-전압 특성 커브 상에서 부하 라인을 설명하기 위한 도면이다.
도 5는 본 발명의 일실시예에 따른 전력 증폭기 회로를 설명하기 위한 도면이다.
도 6은 도 5의 입력 고주파 신호의 생성을 설명하기 위한 도면이다.
도 7은 도 5의 회로의 동작 설명을 위한 신호 파형도이다.
도 8은 도 5의 전력 증폭 트랜지스터의 전류-전압 특성 커브 상에서 부하 라인을 설명하기 위한 일례이다.
도 9는 도 5의 전력 증폭 트랜지스터의 전류-전압 특성 커브 상에서 부하 라인을 설명하기 위한 다른 예이다.
<도면의 주요 부분에 대한 부호의 설명>
510: 드라이버 스테이지
Q51: 전력 증폭 트랜지스터
TF: 트랜스포머(transformer)
520: 바이어스 회로
530: 엔벨롭 검출기(envelope detector)
540: 리미터(limiter)
550: 엔벨롭 셰이퍼(envelope shaper)
560: 임피던스 매칭 회로
본 발명은 RF(Radio Frequency) 송신기(transmitter)에 관한 것으로서, 더욱 상세하게는 입력 고주파 신호 엔벨롭의 낮은 레벨과 높은 레벨을 구분하여 전력 증폭 단에 가해지는 전압을 제어함으로써 효율적인 전력 증폭이 수행되도록 하는 전력 증폭기 회로에 관한 것이다.
휴대폰, DMB 폰, PDA(Personal Digital Assistant) 등의 개인휴대 단말기를 포함하는, 고속 무선 통신을 위한 시스템의 송신기에는 QPSK(Quadruple Phase Shift Keying), QAM등 엔벨롭(envelope) 변조(modulation)를 포함하는 다양한 송신 방식이 채용되고 있다. 이와 같은 송신기에는 일정 정보가 실린 고주파 신호를 증 폭하기 위한 전력 증폭기가 사용된다. 상기 전력 증폭기의 출력은 안테나를 통하여 상대방 시스템으로 송출된다.
도 1은 일반적인 전력 증폭기(100)의 구조를 설명하기 위한 도면이다. 도 1을 참조하면, 상기 전력 증폭기(100)는 전력 전압 제어 회로(110) 및 증폭 스테이지(120)를 포함한다.
통상 상기 입력 신호(Pin)는 고속 무선 통신을 위한 고주파 영역의 캐리어(carrier) 신호이고, 상기 입력 신호(Pin)는 상기 증폭 스테이지(120)에 의하여 증폭된다. 상기 증폭 스테이지(120)는 여러 스테이지의 증폭기를 이용하여 상기 입력 신호(Pin)를 증폭한다. 이때, 상기 증폭 스테이지(120)에 의하여 증폭된 신호는 상기 전력 전압 제어 회로(110)에 의해 동작 전압 레벨이 제어되고, 이와 같이 제어된 신호에 따라 출력 신호(Pout)가 생성된다. 상기 전력 전압 제어 회로(110)는 상기 증폭 스테이지(120)에 의하여 증폭된 신호의 동작 전압 레벨 제어를 위하여 상기 출력 신호(Pout)의 전압 레벨을 특정하기 위한 소정 엔벨롭 신호(VRAMP)를 입력 받는다. 상기 전력 전압 제어 회로(110)는 QPSK, BPSK 등의 변조 방식에 따라 정해진 소정의 엔벨롭을 가지는 상기 신호(VRAMP)를 증폭하거나 노이즈 성분을 제거한다. 이에 따라, 상기 전력 전압 제어 회로(110)에 의해 전력 증폭기의 동작 전압 레벨이 고주파 신호의 엔벨롭 크기에 따라 바뀌게 되고, 증폭된 상기 고주파 출력 신호(Pout)는 안테나를 통하여 송출된다. 상기 전력 증폭기(100)에 대해서는 미국 특허 출원 공개 번호 US2004-0263254에도 잘 나타나 있다.
상기 전력 전압 제어 회로(110)의 종단에는 일반적으로 트랜지스터가 삽입된다. 즉, 상기 출력 신호(Pout)는 상기 전력 전압 제어 회로(110) 종단의 트랜지스터 출력과 상기 증폭 스테이지(120)에 의하여 증폭된 신호가 합성(mixing)된 신호이다. 그러나, 상기 전력 전압 제어 회로(110) 종단의, 트랜지스터와 같은 액티브 소자(active device)가 신호 합성에 이용되므로, 상대적으로 전력 손실이 크고 신호 왜곡을 초래한다는 문제점이 있다. 즉, 도 2에 도시된 것과 같이, 신호 왜곡이 없는 정상적인 경우에 상기 출력 신호(Pout)는 210과 같은 형태의 엔벨롭 변조가 수행되는 것이 바람직하다. 그러나, 상기 액티브 소자가 가지는 비선형성(non-linearity)으로 인하여 상기 출력 신호(Pout)는 220과 같이 신호 레벨이 소정 값 이상인 영역과 소정 값 이하인 영역에서 왜곡된다. 또한, 상기 액티브 소자는 수동(passive) 소자보다 저항값(resistance)이 비교적 크므로 전력 소모(power consumption)도 크다.
또한, 일반적으로 상기 증폭 스테이지(120)의 종단에는 도 3과 같은 트랜지스터(Q1)가 구비된다. 이러한 트랜지스터로는 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor), HBT(Heterojuction Bipolar Transistor)나 BJT(Bipolar Junction Transistor)등의 트랜지스터가 이용될 수 있다. N 채널 MOSFET 형태의 상기 트랜지스터(Q1)는 이전 스테이지의 증폭기 출력 신호를 입력신호로 받아 동작점 전압인 드레인 전압(VDS)과 게이트 바이어스 전압(VGS)에 따라 도 4와 같은 Ids-Vds 특성을 나타낸다. Vds는 상기 트랜지스터(Q1)의 드레인-소스 간 전압이고, 이 때 드레인-소스 간에 흐르는 전류가 Ids이다. 예를 들어, 헤드룸(headroom)을 고려하여 상기 트랜지스터(Q1)는 412와 같은 부하 라인(load line) 상에서 동작한다. 즉, 상기 트랜지스터(Q1)는 420과 같이 엔벨롭 레벨이 큰 Pout 신호까지 커버할 수 있도록 부하 라인 412 상에서 동작한다. 그러나, 410과 같이 엔벨롭 레벨이 작은 Pout 신호에 대한 실질적인 부하 라인은 411과 같다. 따라서, 410과 같이 엔벨롭 레벨이 작은 Pout 신호에 대하여 상기 트랜지스터(Q1)의 드레인 전압을 엔벨롭에 비례하여 일시적으로 작게 함으로써 부하 라인을 밑으로 내릴 수 있는 여지가 있다. 도 4의 예에서 알 수 있는 것과 같이, 상기 트랜지스터(Q1)는 평균적으로 동작점 PP에서 동작하게 되므로 전력 손실이 가중된다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 무선 통신 시스템의 송신기에서 전력 손실을 줄이고 신호 왜곡을 개선하기 위하여 수동 소자인 트랜스포머(transformer)를 이용하여 입력 고주파 신호 엔벨롭의 낮은 레벨과 높은 레벨을 구분하여 전력 증폭 단에 가해지는 전압을 제어할 수 있는 전력 증폭기 회로를 제공하는 데 있다.
본 발명의 다른 목적은, 입력 고주파 신호의 엔벨롭을 검출하고 리미터를 통해 이들 엔벨롭 중에서 일정 이상의 크기를 갖는 피크 엔벨롭을 추출한 후에, 이 피크 엔벨롭을 트랜스포머를 통하여 전력 증폭 단의 공급 전압으로 인가함으로써 전력 손실을 줄이고 신호 왜곡을 개선할 수 있는 고주파 신호의 전력 증폭 방법을 제공하는 데 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 전력 증폭기 회로는, 캐리어 신호의 엔벨롭 중에서 선정된(predetermined) 레벨 이상인 제1 신호를 입력 받아 변환 신호를 생성하는 트랜스포머, 및 상기 변환 신호를 기반으로 동작하고, 상기 캐리어 신호를 기반으로 생성된, 소정의 DC 성분을 가지는 제2 신호를 입력 받으며, 상기 변환 신호에 따라 상기 제2 신호를 증폭하여 출력 신호를 생성하는 트랜지스터를 포함한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 5는 본 발명의 일실시예에 따른 전력 증폭기 회로(500)를 설명하기 위한 도면이다. 도 5를 참조하면, 상기 전력 증폭기 회로(500)는 드라이버 스테이지(driver stage)(510), 전력 증폭 트랜지스터(Q51), 트랜스포머(transformer)(TF), 바이어스 회로(bias circuit)(520), 엔벨롭 검출기(envelope detector)(530), 리미터(limiter)(540), 엔벨롭 셰이퍼(envelope shaper)(550), 임피던스 매칭 회로(560), 및 커패시터(capacitor)(C51)를 포함한다. 상기 전력 증폭기 회로(500)의 동작 설명을 위하여 도 6 및 도 7의 신호 파형도가 참조된다.
본 발명의 일실시예에 따른 상기 전력 증폭기 회로(500)는 입력 고주파 신호(Pin)를 입력 받아 상기 입력 고주파 신호(Pin)의 엔벨롭을 유지하면서 상기 입 력 고주파 신호(Pin)의 레벨이 증폭된 신호, 즉, 전력 증폭된 신호(Pout)를 생성한다. 특히, 본 발명에 따른 상기 전력 증폭기 회로(500)에서는 상기 입력 고주파 신호(Pin)가 갖는 엔벨롭의 낮은 레벨과 높은 레벨을 구분하여 수동 소자인 상기 트랜스포머(TF)를 통하여 상기 전력 증폭 트랜지스터(Q51)에 공급되는 전압이 제어되도록 한다. 즉, 상기 입력 고주파 신호(Pin)의 엔벨롭이 소정 임계치보다 높은 레벨에서는 일시적으로(temporarily) 상기 전력 증폭 트랜지스터(Q51)에 높은 전압이 공급되도록 하고, 상기 입력 고주파 신호(Pin) 엔벨롭이 소정 임계치보다 작은 레벨에서는 상기 전력 증폭 트랜지스터(Q51)에 상기 소정 임계치 레벨의 작은 전압이 공급되도록 제어한다. 이에 따라, 상기 전력 증폭된 신호(Pout)를 생성하기 위한 전력 손실을 상당히 줄일 수 있다.
상기 입력 고주파 신호(Pin)는 도 6과 같이 일정 고주파를 가지고, 위상(phase) 변조 및 엔벨롭 변조된 캐리어 신호이다. QPSK, QAM 등과 같은 무선 통신 시스템의 신호 변조 방식으로 위상 변조 및 엔벨롭 변조된 신호는 상기 전력 증폭기 회로(500)의 선행 회로(preceding circuit)에서 합성되고, 상기 입력 고주파 신호(Pin)로 상기 전력 증폭기 회로(500)에 인가될 수 있다. 상기 위상 변조된 신호는 기저 대역(baseband)에서 생성된 후 소정 주파수 합성기(mixer)에 의하여 캐리어 영역으로 주파수 상향 변환된 신호이고, 콘스턴트 엔벨롭(constant envelope)을 가지는 신호(signal with constant envelope)일 수 있다. 상기 엔벨롭 신호는 QPSK, BPSK 등과 같은 변조 방식에 따라 정해지고, 변동하는(fluctuating) 진폭을 가지는 아날로그 신호로서, 상기 위상 변조된 신호와 함께 송신기에서 송신하고자 하는 정보를 담고 있는 신호이다.
상기 전력 증폭기 회로(500)는 CDMA, GPS, PCS, IMT2000, WiBro, WLAN, UWB, WiMax 등의 방식에 따른 무선 통신 시스템, 또는 유비쿼터스(Ubiquitous) 시스템의 극(polar) 변조 방식 송신기에 적용될 수 있다.
먼저, 도 5에서, 상기 엔벨롭 검출기(530)는 상기 입력 고주파 신호(Pin)의 엔벨롭을 검출하여 도 7과 같은 엔벨롭 신호(ENV)를 생성한다. 상기 엔벨롭 검출기(530)는 상기 입력 고주파 신호(Pin)의 고주파 성분을 제거하고 저주파 성분을 추출하는 방식으로 상기 엔벨롭 신호(ENV)를 생성할 수 있다.
상기 리미터(540)는 도 7과 같이 상기 엔벨롭 신호(ENV)의 소정 임계치 레벨 이상인 부분을 통과시킨 피크 엔벨롭 신호(PENV)를 생성한다. 상기 리미터(540)는 상기 소정 임계치 레벨보다 작은 부분을 초핑(chopping)하는 방식으로 상기 피크 엔벨롭 신호(PENV)를 생성할 수 있다.
이와 같이 상기 입력 고주파 신호(Pin)가 상기 소정 임계치 레벨보다 높은 레벨이 검출된 후, 상기 피크 엔벨롭 신호(PENV)는 수동 소자인 상기 트랜스포머(TF)에 공급되기 전에 상기 엔벨롭 셰이퍼(550)에서 처리된다. 상기 엔벨롭 셰이퍼(550)는 상기 피크 엔벨롭 신호(PENV)를 소정 필터를 사용하여 로우 패스 필터링(low pass filtering)함으로써 고주파 노이즈 성분을 제거할 수 있다. 또한, 상기 엔벨롭 셰이퍼(550)는 상기 피크 엔벨롭 신호(PENV)의 진폭을 조절하기 위하여 소정 증폭기에 의하여 상기 피크 엔벨롭 신호(PENV)를 증폭할 수 있다.
상기 엔벨롭 셰이퍼(550)의 출력 신호, 즉 상기 피크 엔벨롭 신호(PENV)를 필터링하고 증폭하여 생성된 신호는, 상기 피크 엔벨롭 신호(PENV)의 엔벨롭 형태를 유지하며 상기 트랜스포머(TF)로 입력된다. 즉, 상기 입력 고주파 신호(Pin)의 엔벨롭 중에서 상기 소정 임계치 레벨 이상인 상기 엔벨롭 셰이퍼(550)의 출력 신호가 상기 트랜스포머(TF)로 입력된다. 상기 트랜스포머(TF)는 1차 코일과 2차 코일의 권선비(winding ratio)에 따라 변환된 신호(Vac)를 생성하는 변압기로서, 상기 트랜스포머(TF)는 상기 엔벨롭 셰이퍼(550)의 출력 신호로부터 변환된 신호(Vac)를 생성한다.
도 5에서, 상기 트랜스포머(TF)의 1차 코일의 두 단자 각각은 제1 전원(GND), 예를 들어, 접지와 상기 엔벨롭 셰이퍼(550)의 출력 신호를 입력 받고, 2차 코일의 제1 단자는 제2 전원(VDD), 예를 들어, 3.5볼트와 연결되며 상기 2차 코일의 제2 단자는 상기 변환된 신호(Vac)를 생성한다. 상기 제2 전원(VDD)을 안정적으로 공급하기 위해, 상기 제1 전원(GND)과 상기 제2 전원(VDD) 사이에는 소정 커패시턴스(capacitance)를 가지는 상기 커패시터(C51)가 연결될 수 있다.
상기 트랜지스터(Q51)는 N 채널 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)일 수 있다. 그러나 이에 한정되는 것은 아니고 상기 트랜지스터(Q51)는 BJT(Bipolar Junction Transistor) 또는 HBT(hetero junction bipolar transistor) 등 다양한 형태로 설계될 수 있다.
상기 트랜스포머(TF)에서 생성된 상기 변환된 신호(Vac)는 상기 트랜지스터(Q51)의 드레인/소스 중 제1 단자, 일례로 드레인(drain)으로 입력된다. 상기 트랜지스터(Q51)의 드레인/소스 중 제2 단자, 일례로 소스(source)는 상기 제1 전 원(GND)으로 연결된다. 상기 트랜지스터(Q51)의 게이트(gate)는 상기 바이어스 회로(520)에서 생성된 DC(Direct Current) 성분(VG3)과 상기 드라이버 스테이지(510)의 출력 신호가 합산된(added) 신호를 입력 받는다. 또한, 아래에서 상술하는 바와 같이, 상기 바이어스 회로(520)는 DC 공급 전압(VG3)과 피크 엔벨롭 신호에 해당하는 신호, 일례로 Vac를 합성한 신호를 트랜지스터(Q51)의 게이트로 전송할 수도 있다. 이에 따라 상기 트랜지스터(Q51)의 동작점인 드레인 전압과 게이트 전압은 상기 피크 엔벨롭 신호(PENV)에 비례하여 도 9와 같이 가변된다. 이와 같은 동작점에서 상기 트랜지스터(Q51)의 드레인 단자는 게이트 입력 신호를 증폭하여 출력한다. 상기 트랜지스터(Q51)에 의해 전력 증폭된 신호는 상기 임피던스 매칭 회로(560)를 통하여 도 7에 도시된 것과 같은 전력 증폭된 신호(Pout)로 출력된다. 상기 임피던스 매칭 회로(560)는 신호 전달을 최적화하기 위해 안테나 임피던스, 일례로 50 오옴(ohm)을 상기 트랜지스터(Q51)의 드레인 단자에 요구되는 임피던스 레벨로 변환하는 회로이다. 상기 임피던스 매칭 회로(560)는 저항(R), 커패시터(C), 및 인덕터(L)등을 이용하여 구현될 수 있다.
이와 같이, 상기 트랜지스터(Q51)는 상기 변환된 신호(Vac)를 드레인 동작점(Vds)으로, 상기 바이어스 회로(520)에서 생성된 신호를 게이트 동작점(Vgs)으로 하고, 상기 변환된 신호(Vac)를 출력하는 상기 트랜스포머(TF)의 제2 코일의 한 단자와 연결된 단자, 일례로 드레인(drain)을 통하여 드라이버 스테이지(510)로부터 입력된 증폭 대상 신호를 증폭하여 출력한다. 위에서 기술한 바와 같이, 상기 바 이어스 회로(520)에서 생성되어 상기 트랜지스터(Q51)의 게이트로 전달되는 신호는 DC 성분(VG3) 이외에 피크 엔벨롭 신호에 해당하는 신호, 일례로 Vac가 합성된(mixing) 신호일 수 있다.
예를 들어, 상기 트랜지스터(Q51)는 드레인과 상기 제1 전원(GND) 사이의 전압(Vds)에 따라 도 8에 도시된 것과 같은 Ids-Vds 특성을 갖는다. 즉, 상기 트랜지스터(Q51)는 드레인으로 공급되는 상기 변환된 신호(Vac)를 드레인 동작점으로 하여 동작함으로써, 상기 입력 고주파 신호(Pin)의 엔벨롭 중에서 상기 소정 임계치 레벨 이상의 부분, 일례로 도 8의 820과 같은 부분에서는 일시적으로 평균 동작점 PP를 가지는 부하 라인 821 상에서 동작하고, 상기 입력 고주파 신호(Pin)의 엔벨롭 중에서 상기 소정 임계치 레벨보다 작은 부분, 일례로 도 8의 810과 같은 부분에서는 평균 동작점 PP1를 가지는 부하 라인 811 상에서 동작한다. 이와 같이 상기 트랜지스터(Q51)의 드레인 동작점 전압을 유동적(floating)으로 해 줌으로써 전력 증폭기의 효율을 높일 수 있으며 동작점 전압이 유동적이어도 상기 트랜지스터(Q51)는 상기 입력 고주파 신호(Pin)의 엔벨롭 형태를 유지하며 상기 입력 고주파 신호(Pin)의 전압이 증폭된 신호, 즉, 상기 전력 증폭된 신호(Pout)를 왜곡없이 출력할 수 있다.
한편, 상기 바이어스 회로(520)는 상기 트랜지스터(Q51)의 게이트에 공급하기 위한 상기 DC 성분(VG3)와 함께, 상기 드라이버 스테이지(510)에 공급하기 위한 DC 성분들(VG1, VG2)을 소정의 전원으로부터 생성한다. 상기 트랜지스터(Q51)의 게이트에는, 위에서 기술한 바와 같이 상기 바이어스 회로(520)에 의하여 상기 DC 성분(VG3)과 피크 엔벨롭 신호에 대응되는 상기 변환된 신호(Vac)가 합성된(mixing) 신호가 입력될 수 있다. 상기 드라이버 스테이지(510)는 상기 DC 성분들(VG1, VG2)에 의하여 바이어스되는(biased), 적어도 하나의 증폭기(AMP1, AMP2)를 통하여 상기 입력 고주파 신호(Pin)를 증폭한 신호를 생성한다. 상기 드라이버 스테이지(510)의 출력 신호, 즉 상기 입력 고주파 신호(Pin)를 증폭한 신호가 상기 DC 성분(VG3)과 합산된(adding) 신호는 상기 트랜지스터(Q51)의 게이트로 출력된다.
이와 같이, 본 발명에 따른 상기 전력 증폭기 회로(500)는, 수동 소자인 상기 트랜스포머(TF)를 이용하므로, 종래 기술의 액티브 소자보다 상대적으로 저항이 작고 선형성이 개선될 수 있다. 또한, 상기 전력 증폭된 신호(Pout)를 생성하기 위한 전력 손실이 줄어들고, 상기 전력 증폭된 신호(Pout)가 왜곡 없이 깨끗하게 출력될 수 있다. 특히, 상기 입력 고주파 신호(Pin)가 갖는 피크 엔벨롭의 낮은 레벨과 높은 레벨로 구분된 상기 트랜스포머(TF) 출력을 전력 증폭 스테이지에 있는 상기 트랜지스터(Q51)의 드레인에 공급되는 전압으로 이용함으로써, 상기 트랜지스터(Q51)의 부하 라인을 유동적으로 움직일 수 있게 할 수 있고, 이를 통해 전력 손실을 더욱 줄일 수 있게 된다.
한편, 도 5에서, 상기 전력 증폭기 회로(500)의 성능을 더 높이기 위하여 상기 바이어스 회로(520)에는 상기 트랜스포머(TF)와 실질적으로 동일한 동작을 수행하는 제2 트랜스포머(미도시)를 포함할 수 있다. 예를 들어, 상기 제2 트랜스포 머(미도시)는 위에서 기술된 바와 같은 방식으로 상기 엔벨롭 셰이퍼(550)의 출력 신호를 입력 받고, 상기 변환된 신호(Vac)와 같은 엔벨롭 파형을 가지는 제2 변환된 신호를 생성한다. 상기 제2 트랜스포머(미도시)는 상기 바이어스 회로(520)에서 생성되는 DC 성분의 출력 라인과 상기 트랜지스터(Q51)의 게이트 사이에 구비될 수 있고, 이에 따라 도 7의 720과 같이, 상기 DC 성분의 값(일례로 Vdc)와 상기 제2 변환된 신호(일례로 Vac)가 합산된(added) 신호(Vdc+Vac)가 상기 트랜지스터(Q51)의 게이트 바이어스로 인가될 수 있다. 상기 제2 트랜스포머(미도시)로부터의 상기 제2 변환된 신호가 합성되어 상기 트랜지스터(Q51)의 게이트에 바이어스로 인가되는 경우, 710과 같은 상기 DC 성분의 값(Vdc) 만이 상기 트랜지스터(Q51)의 게이트에 바이어스로 인가되는 경우보다 게이트 바이어스가 유동적이 되므로, 상기 전력 증폭기 회로(500)의 전력 효율이 더욱 개선될 수 있다.
이와 같이 드레인과 연결된 트랜스포머(TF)와 함께, 상기 바이어스 회로(520)에 포함되는 상기 제2 트랜스포머(미도시)를 이용하는 경우에는, 일례로 상기 트랜지스터(Q51)는 드레인 전압(Vds) 및 게이트와 상기 제1 전원(GND) 간의 전압(Vgs)에 따라 도 9에 도시된 것과 같은 Ids-Vds 특성을 갖는다. 즉, 상기 트랜지스터(Q51)는 상기 입력 고주파 신호(Pin)의 엔벨롭 중에서 상기 소정 임계치 레벨 이상의 부분, 일례로 도 9의 920과 같은 부분에서는 일시적으로 평균 동작점 PP를 가지는 부하 라인 921 상에서 동작하지만, 상기 입력 고주파 신호(Pin)의 엔벨롭 중에서 상기 소정 임계치 레벨보다 작은 부분, 일례로 도 9의 910과 같은 부분에서는 평균 동작점 PP2를 가지는 부하 라인 811 상에서 동작한다. 도 9에 도시된 일실시예에서는, 부하 라인이 대각선 방향으로 이동하므로, 도 8의 이동된 평균 동작점 PP1에서의 전력 손실에 비하여 더 낮은 전력 손실을 가지는 이동된 평균 동작점 PP2를 가질 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 전력 증폭기 회로 및 방법에서는, 입력 고주파 신호 엔벨롭의 어느 기준값 이상의 높은 레벨에 대해서는 전력 증폭 단에 가해지는 전압이 그 엔벨롭에 비례하게 제어되도록 함으로써, 전력 손실을 상당히 줄일 수 있다.
또한, 본 발명에 따른 전력 증폭기 회로 및 방법에서는, 액티브 소자보다 저항이 작고 선형성이 좋은 트랜스포머를 이용하여 고주파 신호에 대한 엔벨롭 변조를 수행하여 전력 증폭된 신호를 생성하므로, 전력 손실의 줄임과 신호 왜곡의 개선에 기여할 수 있다.
이에 따라, 본 발명에 따른 전력 증폭기 회로 및 방법은 고속 무선 통신을 위한 휴대 폰, DMB 폰, PDA 등이나 유비쿼터스 시스템의 송신기에 적용되어 시스템의 성능을 높일 수 있다.

Claims (17)

  1. 캐리어 신호의 엔벨롭 중에서 선정된(predetermined) 레벨 이상인 제1 신호를 입력 받아 변환 신호를 생성하는 트랜스포머; 및
    상기 변환 신호를 기반으로 동작하고, 상기 캐리어 신호를 기반으로 생성된, 소정의 DC 성분을 가지는 제2 신호를 입력 받으며, 상기 변환 신호에 따라 상기 제2 신호를 증폭하여 출력 신호를 생성하는 트랜지스터
    를 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  2. 제1항에 있어서,
    상기 변환 신호는 상기 트랜지스터의 드레인/소스 중 어느 하나로 입력되고, 상기 출력 신호는 상기 캐리어 신호의 엔벨롭을 유지하는 것을 특징으로 하는 전력 증폭기 회로.
  3. 제1항에 있어서,
    상기 캐리어 신호는 위상 변조 및 엔벨롭 변조된 신호인 것을 특징으로 하는 전력 증폭기 회로.
  4. 제1항에 있어서,
    상기 캐리어 신호의 엔벨롭을 검출하여 엔벨롭 신호를 생성하는 엔벨롭 검출 기;
    상기 엔벨롭 신호 중 상기 선정된 레벨 이상의 신호를 통과시켜서 피크 엔벨롭 신호를 생성하는 리미터(limiter); 및
    상기 피크 엔벨롭 신호를 로우 패스 필터링 및 증폭하여 상기 제1 신호를 생성하는 엔벨롭 셰이퍼(shaper)
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  5. 제1항에 있어서,
    상기 트랜스포머에서, 1차 코일의 두 단자 각각은 제1 전원과 상기 제1 신호와 연결되고, 2차 코일 중 어느 한 단자는 제2 전원과 연결되며, 상기 2차 코일 중 다른 한 단자는 상기 변환 신호를 출력하는 것을 특징으로 하는 전력 증폭기 회로.
  6. 제5항에 있어서,
    상기 트랜지스터에서,
    게이트(gate)는 상기 제2 신호를 입력 받고, 드레인/소스 중 제1 단자로 상기 변환 신호가 입력되며, 상기 드레인/소스 중 제2 단자는 상기 제1 전원과 연결되고, 상기 제1 단자에서 상기 출력 신호가 생성되는 것을 특징으로 하는 전력 증폭기 회로.
  7. 제1항에 있어서,
    소정의 전원으로부터 적어도 하나의 DC 성분을 생성하는 바이어스 회로; 및
    상기 DC 성분에 의하여 바이어스되는 적어도 하나의 증폭기를 포함하고, 상기 캐리어 신호로부터 상기 제2 신호를 생성하는 드라이버 스테이지
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  8. 제7항에 있어서,
    상기 바이어스 회로는 상기 제1 신호를 입력 받아 제2 변환 신호를 생성하는 제2 트랜스포머를 포함하고,
    상기 제2 신호는 상기 DC 성분을 가지는 아날로그 신호와 상기 제2 변환 신호가 합성된(mixed) 신호인 것을 특징으로 하는 전력 증폭기 회로.
  9. 제1항에 있어서,
    상기 트랜지스터의 상기 출력 신호와 연결된 임피던스 매칭 회로
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  10. 제1항에 있어서,
    상기 트랜지스터는 N 채널 MOSFET인 것을 특징으로 하는 전력 증폭기 회로.
  11. 제1항에 있어서,
    상기 전력 증폭기 회로는 무선 통신 시스템의 송신기(transmitter)에 포함되 는 것을 특징으로 하는 전력 증폭기 회로.
  12. 전력 증폭기 회로에 있어서,
    트랜스포머(transformer); 및
    상기 트랜스포머와 연결된 트랜지스터
    를 포함하고,
    상기 트랜지스터는 상기 트랜스포머에서 생성된 변환 신호에 따라 증폭 대상 신호의 전력을 증폭하고,
    상기 트랜스포머는 1차 코일과 2차 코일의 권선비(winding ratio)에 따라 입력 신호를 변환한 상기 변환 신호를 출력하는
    것을 특징으로 하는 전력 증폭기 회로.
  13. 삭제
  14. 제12항에 있어서,
    상기 입력 신호는 소정의 캐리어 신호의 엔벨롭(envelope) 중에서 선정된(predetermined) 레벨 이상의 신호인 것을 특징으로 하는 전력 증폭기 회로.
  15. 제12항에 있어서,
    상기 증폭 대상 신호는 상기 캐리어 신호를 기반으로 생성되고, 소정의 DC 성분을 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  16. 제12항에 있어서,
    상기 캐리어 신호는 위상 변조 및 엔벨롭 변조된 신호인 것을 특징으로 하는 전력 증폭기 회로.
  17. 신호의 전력을 증폭하는 전력 증폭기 회로에 있어서,
    상기 신호의 엔벨롭 중에서 선정된(predetermined) 레벨 이상의 신호를 변환하여 변환 신호를 생성하는 트랜스포머; 및
    상기 변환된 신호를 드레인으로 입력 받고, 상기 신호에 따라 생성된 소정의 DC 성분을 가지는 신호를 게이트로 입력 받으며, 상기 변환 신호에 따라 상기 소정의 DC 성분을 가지는 신호를 증폭하는 트랜지스터
    를 포함하는 것을 특징으로 하는 전력 증폭기 회로.
KR1020060070733A 2006-07-27 2006-07-27 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로 KR100813660B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060070733A KR100813660B1 (ko) 2006-07-27 2006-07-27 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로
US11/783,349 US7554396B2 (en) 2006-07-27 2007-04-09 Power amplifier circuit for peak envelope modulation of high frequency signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070733A KR100813660B1 (ko) 2006-07-27 2006-07-27 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로

Publications (2)

Publication Number Publication Date
KR20080010569A KR20080010569A (ko) 2008-01-31
KR100813660B1 true KR100813660B1 (ko) 2008-03-14

Family

ID=38985557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070733A KR100813660B1 (ko) 2006-07-27 2006-07-27 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로

Country Status (2)

Country Link
US (1) US7554396B2 (ko)
KR (1) KR100813660B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106712B2 (en) * 2008-12-24 2012-01-31 Georgia Tech Research Corporation Systems and methods for self-mixing adaptive bias circuit for power amplifier
JP5446021B2 (ja) * 2010-07-27 2014-03-19 株式会社日立国際電気 増幅装置
GB2498392B (en) * 2012-01-16 2016-01-13 Nujira Ltd Crest factor reduction applied to shaping table to increase power amplifier efficency of envelope tracking amplifier
US20140111279A1 (en) * 2012-10-19 2014-04-24 Samsung Electronics Co., Ltd Envelope tracking distributed amplifier
JP2014183463A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd 電力増幅器の制御装置及び制御方法
EP3005542A4 (en) * 2013-05-29 2016-11-30 Nokia Technologies Oy AMPLIFICATION OF A RADIO FREQUENCY SIGNAL
US9520845B2 (en) * 2014-11-14 2016-12-13 Microsoft Technology Licensing, Llc Supply modulation for radio frequency power amplification
IL246991B (en) * 2016-07-27 2018-02-28 Elbit Systems Land & C4I Ltd Reducing energy consumption in a wideband integrated power amplifier
US10148228B2 (en) * 2016-12-20 2018-12-04 Nxp Usa, Inc. RF power amplifier bias modulation with programmable stages
US10700643B2 (en) * 2017-09-22 2020-06-30 Qualcomm Incorporated Envelope-shaped bias for power amplifier
CN108768312B (zh) * 2018-07-23 2024-02-20 上海亮牛半导体科技有限公司 利用可调电感和改善功率放大器线性度的电路结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000106A (ko) * 2000-06-21 2002-01-04 포만 제프리 엘 개선된 선형도를 갖는 증폭기
JP2002198747A (ja) * 2000-12-26 2002-07-12 Fujitsu Ten Ltd 高周波増幅回路およびアンテナアンプ
KR20020064769A (ko) * 2000-06-30 2002-08-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 출력 트랜스포머를 갖는 증폭기
KR20040095828A (ko) * 2003-04-28 2004-11-16 엘지전자 주식회사 무선주파수 증폭기의 효율 향상 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2905835A (en) * 1955-05-27 1959-09-22 Teletype Corp Transistor relay and signal shaping device
US5249201A (en) * 1991-02-01 1993-09-28 Mst, Inc. Transmission of multiple carrier signals in a nonlinear system
US5942938A (en) * 1997-12-29 1999-08-24 Motorola, Inc. Method and apparatus for high efficiency power amplification
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
US6788151B2 (en) * 2002-02-06 2004-09-07 Lucent Technologies Inc. Variable output power supply
US6566963B1 (en) * 2002-02-07 2003-05-20 Rf Micro Devices, Inc. Transformer-based low noise variable gain driver amplifier
KR100450744B1 (ko) * 2002-08-29 2004-10-01 학교법인 포항공과대학교 도허티 증폭기
JP2005020476A (ja) 2003-06-27 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および無線通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000106A (ko) * 2000-06-21 2002-01-04 포만 제프리 엘 개선된 선형도를 갖는 증폭기
KR20020064769A (ko) * 2000-06-30 2002-08-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 출력 트랜스포머를 갖는 증폭기
JP2002198747A (ja) * 2000-12-26 2002-07-12 Fujitsu Ten Ltd 高周波増幅回路およびアンテナアンプ
KR20040095828A (ko) * 2003-04-28 2004-11-16 엘지전자 주식회사 무선주파수 증폭기의 효율 향상 회로

Also Published As

Publication number Publication date
US20080024214A1 (en) 2008-01-31
KR20080010569A (ko) 2008-01-31
US7554396B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
KR100813660B1 (ko) 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로
KR100757371B1 (ko) 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법
US10601374B2 (en) Power amplifier module
US7366482B2 (en) Transmission device, transmission output control method, and radio communications device
US7952433B2 (en) Power amplifiers with discrete power control
CN101036288B (zh) 双重偏置控制电路及其控制方法
CN106134071B (zh) 用于偏置功率放大器的电路和方法
US20080122542A1 (en) Enhanced amplifier with auxiliary path bias modulation
EP1583227A1 (en) Doherty amplifier
JP5158425B2 (ja) Ｒｆ電力増幅装置
JP2006094076A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
US8688061B2 (en) System and method for biasing a power amplifier
CN114070215A (zh) 功率放大器、功率放大器***及其操作方法
US7525388B2 (en) Bias circuits and signal amplifier circuits
US7768344B2 (en) Power circuit and power amplifier and base station device using the same
Kim et al. A quasi-Doherty SOI CMOS power amplifier with folded combining transformer
US20150244334A1 (en) Amplification device and radio communication apparatus equipped with amplification device
JP2006303850A (ja) 高周波電力増幅回路および無線通信端末
US7541865B2 (en) EER high frequency amplifier
JP2006333107A (ja) バイアス回路およびそれを用いた電力増幅器、無線通信装置
CN116711209A (zh) Doherty PA的动态偏置
EP2840709A1 (en) Amplifier and method of amplification
JP2007336367A (ja) 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee