KR100804858B1 - 에칭방법 및 장치 - Google Patents

에칭방법 및 장치 Download PDF

Info

Publication number
KR100804858B1
KR100804858B1 KR1020067027668A KR20067027668A KR100804858B1 KR 100804858 B1 KR100804858 B1 KR 100804858B1 KR 1020067027668 A KR1020067027668 A KR 1020067027668A KR 20067027668 A KR20067027668 A KR 20067027668A KR 100804858 B1 KR100804858 B1 KR 100804858B1
Authority
KR
South Korea
Prior art keywords
etching
substrate
gas
high frequency
electrode
Prior art date
Application number
KR1020067027668A
Other languages
English (en)
Other versions
KR20070032965A (ko
Inventor
야스히로 모리카와
도시오 하야시
고우코우 스우
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20070032965A publication Critical patent/KR20070032965A/ko
Application granted granted Critical
Publication of KR100804858B1 publication Critical patent/KR100804858B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595Control etch selectivity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/3255Material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

마스크 선택비를 크게 할 수 있고, 이방성이 뛰어나며, 깊게 에칭할 수 있는 에칭방법 및 장치를 제공한다. 본 발명에 의한 에칭장치에 있어서는, 진공 챔버 내에 설치한 기판전극에 대향하여 전위적으로 부유상태로 유지된 부유전극을 설치하고, 이 부유전극의 기판전극에 대향한 측에 에칭 보호막을 형성하는 재료를 설치하고, 부유전극에 고주파 전력을 간헐적으로 인가시키는 제어장치를 설치하여 구성된다. 또, 본 발명에 의 한 에칭방법에 있어서는, 기판전극에 대향하여 설치된 부유전극의 기판전극에 대향한 측에 설치한 에칭 보호막을 형성하는 재료를 타겟재로써 사용하고, 주가스로서 희가스만을 사용하고, 부유전극에 고주파 전극을 인가하여 기판상에 스퍼터막(anti-etching film)을 형성하고, 그 후, 부유전극으로의 고주파 전극의 인가를 멈추고, 진공챔버에 에칭가스를 도입하여 기판을 에칭하고, 기판상에 있어서의 스퍼터막의 형성과 에칭을 예정된 시퀀스로 반복하도록 구성된다.

Description

에칭방법 및 장치{ETCHING METHOD AND SYSTEM}
 본 발명은 예를 들면 초소형 전기시스템(MEMS)이나 초소형 전자장치의 제조에 응용될 수 있는 에칭방법 및 장치에 관한 것이다.
종래, 예를 들면 실리콘 기판에, 횡방향으로의 확장을 억제하고, 즉 가능한 한 수직인 측면으로 깊이방향으로 깊게 연장되는 구멍을 형성하는 경우, 실온에 있어서의 원자(radical)상 불소와 실리콘의 반응은 자발적이므로, 기판을 -140℃까지 냉각하지 않는 한 이방성(異方性) 에칭형상은 얻을 수 없다. 따라서 불소함유가스를 사용하여 실리콘을 에칭할 때 실리콘의 이방성 에칭형상을 얻기 위해서는 측벽에 에칭 보호막을 형성하여 등방성(等方性) 에칭을 억제시킬 필요가 있다.
상기한 바와 같은 측벽에 에칭 보호막을 형성하여 실리콘의 이방성 에칭형상을 얻을 수 있도록 한 이방성 에칭법은 종래 공지이다(특허문헌 1 및 특허문헌 2 참조).
특허문헌 1에 기재한 이방성 에칭법에서는 중합(polymerization)공정 및 에칭공정을 교대로 연속하여 실시하고, 에칭공정에서 노출된 표면에 중합공정에서 폴 리머층을 형성하여, 에칭공정에 있어서 측벽을 에칭으로부터 보호하도록 하고 있다.
또, 특허문헌 2에 기재한 이방성 에칭법은 에칭가스(SF6) 및 부동태화(passivation) 가스(CHF3, C4Fn등)로 이루어지는 혼합가스를 처리 챔버에 도입해서 전자방사에 의해 여기(勵起)시킴과 동시에, 기판에 높은 바이어스(bias) 전압을 인가하여 이방성 에칭을 실시하는 것, 전자 방사에 의해 혼합가스를 여기시켜서 플라스마중에 불포화 모노머(monomer)를 생성시킴과 동시에, 기판에 낮은 바이어스 전압을 인가하여 에칭할 표면의 노출된 측벽상에 보호용 폴리머 피복을 형성하는 것을 교대로 반복하는 것으로 이루어져 있다.
특허문헌 1:미국 특허 제5,501,893호 명세서
특허문헌 2:일본국 특허공개공보 제2000-323454호
그러나 특허문헌 1에 기재한 것 같은 종래기술의 방법에 있어서는, 에칭공정 및 중합공정에 있어서 상이한 가스 혼합물이 반복해서 사용되기 때문에, 에칭공정 및 중합공정의 시간비가 가스 혼합물의 속도에 의존하고, 순차적으로 변화하기 때문에 일양성(一樣性)에 영향을 끼친다. 또 2개의 상이한 가스 혼합물의 전환용 전자밸브가 필요하기 때문에 이러한 방법을 실시하기 위한 장치가 복잡해 진다. 또, 중합공정중에 도입되는 가스 혼합물에 의한 입자(particle) 생성의 문제도 있다.
또, 특허문헌 2에 기재된 것 같은 종래기술의 방법에서는 기판에 인가되는 바이어스 전압을 에칭공정 및 중합공정으로 바꿀 필요가 있으므로, 제어계의 구성 이 복잡해지며, 장치의 코스트가 비싸지는 문제가 있다. 또, 중합공정중에 도입되는 가스 혼합물에 의한 입자 생성의 문제가 있다. 또, 중합막 작성을 위해 고(高)에너지의 RF 인가가 필요하기 때문에 에너지 코스트도 비싸진다.
또한 부동태화 가스 등을 사용하여 에칭 보호막을 형성하는 방법에서는 도입되는 부동태화 가스의 수%에서 수 십% 밖에 성막(成膜)에 기여하지 않는다. 성막에 기여하지 않는 부동태화 가스는 진공 챔버 내에서 배기된다. 부동태화 가스는 대기 온난화 계수가 높고 환경보전면에서 현저한 마이너스 요인이기 때문에, 배기된 부동태화 가스를 회수 및 처리할 필요가 있다. 그러나 부동태화 가스의 처리에는 많은 코스트가 소요된다. 따라서 부동태화 가스를 사용하지 않는 방법이 바람직하다.
또, 이방성 형상을 얻는 방법으로서 HBr를 사용한 고(高)바이어스 에칭법도 알려져 있지만, 이 방법에서는 마스크와의 선택비를 크게 얻을 수 없는 것이나, 미세 패턴에는 적합하지만 초소형 전기시스템(MEMS)이나 초소형 전자장치의 제조에 사용되는 넓은 패턴에는 적합하지 않는 등의 문제 때문에 실리콘을 깊게 에칭할 수 없다.
(발명의 개요)
본 발명은 종래기술에 수반되는 상기와 같은 문제점을 해결하여, 마스크 선택비를 크게 할 수 있고 이방성이 뛰어나며, 깊게 에칭할 수 있는 에칭방법 및 장치를 제공하는 것을 목적으로 하고 있다.
상기한 목적을 달성하기 위해서, 본 발명의 제 1 발명에 의하면, 진공 챔버 내에 플라스마를 발생시키는 플라스마 발생수단과, 상기 진공 챔버 내에 설치된 기판전극과, 기판전극에 고주파 바이어스 전력을 인가하는 고주파 바이어스 전원을 가지며, 기판전극상에 장착한 기판을 에칭하는 에칭장치로서, 기판전극에 대향하여 설치되는 부유전극과, 부유전극에 고주파 전력을 인가하는 고주파 전원과, 부유전극의 기판전극에 대향한 측에 설치되며, 스퍼터(sputter)되는 것에 의해 기판상에 에칭 보호막을 형성하는 고체재료와, 고체재료를 간헐적으로 스퍼터하기 위해 부유전극에 인가되는 고주파 전력을 제어하는 제어장치를 설치한 것을 특징으로 하고 있다.
또, 본 발명에 의한 에칭장치에서는 에칭가스를 도입하는 에칭가스 도입수단이 설치되며, 제어장치는 부유전극으로의 고주파 전력의 인가, 기판전극으로의 고주파 바이어스 전력의 인가 및 진공 챔버 내로의 에칭가스의 도입을 예정된 시퀀스로 제어하도록 구성될 수 있다.
제어장치는 고체재료가 스퍼터되어 있지 않을 때에 진공 챔버 내에 에칭가스를 도입하도록 동작할 수 있다.
제어장치는 고체재료가 스퍼터되어 있지 않을 때 또는 상기 기판전극에 고주파 바이어스 전력이 인가되어 있지 않을 때에 진공 챔버 내에 에칭가스를 도입하도록 동작할 수 있다.
제어장치는 고체재료가 스퍼터된 후에, 상기 기판전극에 고주파 바이어스 전력을 인가하도록 동작할 수 있다.
본 발명에 의한 에칭장치의 일실시형태에서는, 고주파 전원은 스위치 또는 가변콘덴서를 통해서 상기 부유전극에 접속되며, 또 고주파 전원은 플라스마 발생수단에 접속되어 상기 플라스마 발생에 병용되고, 또 제어장치는 상기 고체재료의 스퍼터시에 부유전극으로의 고주파 전력을 인가하도록 스위치 또는 가변콘덴서를 제어할 수 있다.
제어장치는 고체재료의 스퍼터시와 기판의 에칭시에 고주파 전원의 출력을 변경하도록 제어할 수 있다.
에칭 보호막을 형성하는 고체재료는 불소수지재, 규소재, 탄소재, 탄화 규소재, 산화 규소재 및 질화 규소재 중에서 어느 하나의 재료일 수 있다. 또, 고체재료는 규소재일 수 있으며, 그 경우 에칭가스 및 산소는 연속하여 도입된다.
기판은 실리콘일 수 있다. 대용으로 기판은 석영이어도 좋다.
또, 본 발명의 제 2 발명에 의하면 진공 챔버 내에 설치된 기판을 플라스마를 발생시켜서 에칭하는 방법으로서, 진공 챔버 내에 에칭가스를 도입해서 기판을 에칭하는 기판 에칭공정과, 기판에 대향하여 설치된 고체재료를 스퍼터하여 기판상에 에칭 보호막을 형성하는 에칭 보호막 형성공정과, 기판이 설치되어 있는 기판전극에 고주파 바이어스 전력을 인가하여, 에칭 보호막의 일부를 에칭하는 에칭 보호막 제거공정을 반복하여 실시하는 것을 특징으로 하고 있다.
에칭 보호막 형성공정에서는 스퍼터 가스로서 희(希)가스(rare gas)가 사용될 수 있다.
기판 에칭공정에서는 희가스에 에칭가스가 혼합되어 사용될 수 있다.
에칭 보호막 제거공정에서는 희가스 또는 희가스와 에칭가스가 혼합되어 사용될 수 있다.
기판 에칭공정, 에칭 보호막형성공정, 에칭 보호막제거공정의 각각에 있어서는 진공 챔버 내에 일정한 희가스를 도입하고, 기판 에칭공정 또는 기판 에칭공정 및 에칭 보호막제거공정에 있어서, 희가스에 에칭가스를 첨가하여 혼합가스로서 사용할 수 있다.
희가스로서 Ar, Xe, Kr, N2 중 어느 하나를 사용할 수 있다.
에칭가스로서 SF6, NF3, F2, SiF4, XeF2 중 어느 하나를 사용할 수 있다.
본 발명의 에칭방법에 있어서, 기판 에칭공정은 기판전극에 고주파 바이어스 전력을 인가하지 않고 행할 수 있다.
고체재료로서 불소수지재, 규소재, 탄소재 또는 탄화 규소재가 사용될 수 있다.
또 고체재료로서 규소재를 사용했을 경우 에칭 보호막 형성공정에 있어서, 에칭가스 및 산소는 연속하여 도입된다.
(발명의 효과)
본 발명에 의한 에칭장치에 있어서는, 진공 챔버 내에 설치한 기판전극에 대향하여 전위적(電位的)으로 부유상태로 유지된 부유전극을 설치하며, 이 부유전극의 기판전극에 대향한 측에 에칭 보호막을 형성하는 재료를 설치하며, 부유전극에 고주파 전력을 간헐적으로 인가시키는 제어장치를 설치하고 있으므로, 가스 전환용 전자밸브를 사용할 필요가 없으며, 또 전환밸브의 수를 저감할 수 있고, 중합단계에서 필요한 CF계 가스가 에칭 단계에서는 방해가 되는 것으로 인한 상기 가스를 교체하기 위한 대형 진공펌프를 설치할 필요가 없어지고, 장치 전체를 간소화 및 소형화 할 수 있으며, 장치의 코스트를 저감할 수 있다. 또, 중합단계에서 CF계 가스를 도입하는 방식에 비하여 입자의 생성이 훨씬 적으며, 장치의 유지 관리가 용이해짐과 아울러 장치를 안정되게 작동할 수 있게 된다.
또, 본 발명에 의한 에칭방법에 있어서는, 진공 챔버 내에 에칭가스를 도입하여 기판을 에칭하는 기판 에칭공정과, 기판에 대향하여 설치된 고체재료를 스퍼터하여 기판상에 에칭 보호막을 형성하는 에칭 보호막 형성공정과, 기판이 설치되어 있는 기판전극에 고주파 바이어스 전력을 인가하여 에칭 보호막의 일부를 에칭하는 에칭 보호막 제거공정을 반복하여 실시하도록 구성되어 있으므로, 처리단계의 수가 적어지며, 마스크 선택비가 크게 얻어지고, 그 결과, 이방성이 뛰어나고 깊게 에칭할 수 있다. 또, 중합단계에서 CF계 가스를 도입하는 방식과 비교하여 입자의 생성이 훨씬 적으며, 생산성 좋게 기판을 처리할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시형태에 대해 설명한다.
도 1은 본 발명의 일실시형태를 나타내는 개략도
도 2는 도 1에 나타낸 장치에 사용되는 제어장치를 나타낸 블록도
도 3은 도 2의 제어장치에 의해 설정되고, 도 1에 나타낸 장치의 동작에 사용되는 스퍼터 모듈레이션의 일례를 나타내는 도면
도 4는 도 1에 나타낸 장치의 동작 설명도
도 5는 도 1에 나타낸 장치를 사용하여 얻어진 에칭형상의 일례를 나타내는 단면도
도 6은 도 1의 장치에 의해 얻어지는 폴리머의 성막 속도와 고주파 안테나 코일에 인가되는 고주파 전력의 관계를 나타내는 그래프
도 7은 폴리머의 성막 속도와 사용하는 가스와의 관계를 나타내는 그래프
(발명을 실시하기 위한 최량의 실시형태)
도 1은 본 발명의 일실시형태에 의한 NLD(자기 중성선 방전(magnetic neutral line discharge)) 방식의 실리콘 에칭장치를 개략적으로 나타낸다. 도시한 에칭장치에 있어서, 1은 진공 챔버로서, 상부의 플라스마 발생부(1a)와 기판 처리부(1b)를 구비하고 있으며, 기판 처리부(1b)에는 배기구(1c)가 형성되어 적당한 배기계에 접속된다.
플라스마 발생부(1a)는 원통형의 유전체 측벽(2)을 구비하며, 유전체 측벽(2)의 외측에는 진공 챔버(1) 내에 자기 중성선을 형성하기 위한 자장 발생수단을 구성하고 있는 3개의 자장(磁場)코일(3,4,5)이 설치되며, 이 자장 코일은 진공 챔버(1) 상부의 플라스마 발생부(1a) 내에 자기 중성선을 형성한다. 진공 챔버(1) 의 하부에는 기판전극(6)이 절연체부재를 개재하고 설치되며, 이 기판전극(6)은 블로킹 콘덴서(blocking condenser, 7)를 통해서 RF바이어스를 인가하는 고주파 전원(8)에 접속되며, 기판전극(6)상에는 에칭처리할 실리콘 기판(9)이 설치된다.
3개의 자장 코일(3,4,5)과 유전체 측벽(2)의 외측의 사이에는 플라스마 발생용의 3개의 고주파 안테나 코일(10)이 배치되며, 이 고주파 안테나 코일(10)은 고주파 전원(11)에 접속되며, 3개의 자장 코일(3,4,5)에 의해 진공 챔버(1) 상부의 플라스마 발생부(1a) 내에 형성된 자기 중성선을 따라서 번갈아서 전기장(電氣場)을 가해서 상기 자기 중성선에 방전 플라스마를 발생시키도록 하고 있다.
또, 본 발명에 있어서 NLD(자기 중성선 방전)방식은 플라스마의 지름이나 크기의 제어가 가능하기 때문에, 통상의 방식보다 정밀한 에칭이나 스퍼터의 제어가 가능해지므로 바람직하지만, 플라스마를 발생시킬수 있다면 NLD(자기 중성선 방전) 방식으로 한정되지 않는다.
진공 챔버(1) 상부의 플라스마 발생부(1a)의 부유전극(12)은 절연체(도시 생략)를 개재하여 유전체 측벽(2)의 상단부에 밀봉 고착되고, 부유전극(12)은 전위적으로 부유 상태로 유지되어 부유전극으로서 구성되어 있다. 또, 이 부유전극(12)은 고체재료(13)로서 불소수지재, 규소재, 탄소재, 탄화 규소재, 산화 규소 또는 질화 규소 중 임의의 재료를 사용하여 구성되어 타겟재로서 기능하도록 하고 있다. 그리고 부유전극(12)에는 고주파 안테나 코일(10)의 플라스마 발생용 고주파 전원(11)에서 고주파 안테나 코일(10)에 이르는 급전로(給電路)의 위치에서 분기하여 부유전극(12)에 고주파 전력을 간헐적으로 인가시키는 제어장치를 이루는 가변콘덴서(14)를 통해서 고주파 전력이 인가되며, 부유전극(12)에 자기 바이어스를 발생시키도록 구성되어 있다. 가변콘덴서(14) 대신에 스위치를 사용할 수도 있다. 또한 고주파 전원(11)은 부유전극(12)용과 고주파 안테나 코일(10)용으로 개별적으로 설치할 수도 있다.
또, 진공 챔버(1) 상부의 플라스마 발생부(1a)에는 진공 챔버(1) 내에 주(主)가스 즉 희가스 및 에칭가스를 도입하는 가스 도입부(15)가 설치되며, 이 가스 도입부(15)는 가스 혼합부(16)에 접속되며, 이 가스 혼합부(16)에는 희가스 공급통로(17)를 통해서 희가스 공급원(도시 생략) 및 에칭가스 공급통로(18) 및 에칭가스의 공급 및 유량을 제어하는 에칭가스 공급 및 유량 제어장치(19)를 통해서 에칭가스 공급원(도시 생략)이 접속된다. 희가스 공급원은 희가스로서 Ar, Xe, Kr, N2 중 적어도 어느 하나를 공급한다. 에칭가스 공급원은 에칭가스로서 SF6, NF3, F2, SiF4, XeF2 중 적어도 어느 하나를 공급한다.
도 2는 도 1의 장치와 함께 사용되는 제어장치의 구성과 접속관계를 나타내는 블록도이다. 도 2에 있어서 21은 도 1의 장치의 각 부분의 동작을 제어하는 제어장치이다. 제어장치(21)는 연산부(22), 기억부(23), 시계(clock)/타이머(24), 입력부(25) 및 표시부(26)를 구비하고 있다.
또 제어장치(21)는 에칭가스 유량 제어장치(19), 가변콘덴서(14), 고주파 전원(11) 및 고주파 바이어스 전원(8)에 접속되어 있다.
연산부(22)는 기억부(23)에 기억되어 있는 시퀀스와 입력부(25)에서 입력되 는 설정치를 사용하여 각 부분의 제어신호를 작성하며, 시계/타이머(24)를 참조하여 출력한다.
제어장치(21)에 있어서, 사용자는 입력부(25)에서 고체재료(13)의 스퍼터 시간, 기판(9)의 에칭 시간, 기판전극(6)으로의 바이어스 인가 시간, 스퍼터시의 부유전극(12)으로의 인가 전력량, 기판전극으로의 바이어스 인가 전력량, 에칭가스의 도입량을 설정할 수 있다. 표시부(26)는 입력치나 제어상태를 표시한다.
이와 같이 구성된 도시한 에칭장치의 동작에 대해 일례로서 도 3에 나타낸 스퍼터 모듈레이션 시퀀스에 따라 설명한다.
도 3은 기판 에칭공정, 에칭 보호막 형성공정, 에칭 보호막 제거공정을 1 사이클로 해서 3 사이클의 타이밍을 나타내고 있다. 도 3에 있어서, 신호(A)는 트리거 신호이고, 신호(B)는 에칭가스 공급 및 유량 제어장치(19)의 제어 타이밍을 나타내는 신호이고, 신호(C)는 가변콘덴서(14)의 제어 타이밍을 나타내는 신호이고, 신호(D)는 고주파 전원(11)의 제어 타이밍을 나타내는 신호이고, 또 신호(E)는 고주파 바이어스 전원(8)의 제어 타이밍을 나타내는 신호이다.
우선, 1 사이클에 있어서는, t1로 나타낸 기판 에칭공정에 있어서, 에칭가스 공급 및 유량 제어장치(19)를 작동시켜서 에칭가스를 도입한다. 가스 혼합부(16)에 있어서, 희가스 공급통로(17)에서의 Ar가스에 SF6의 에칭가스를 혼합하며, 이 혼합가스가 진공 챔버 내에 도입된다. 부유전극(12) 및 기판전극(6)으로는 고주파 전력을 공급하지 않도록 가변콘덴서(14)및 고주파 바이어스 전원(8)은 OFF상태에 있으 며, 고주파 전원(11)에서 고주파 안테나 코일(10)에 플라스마 발생용 전력이 공급되어 기판(9)의 에칭처리를 한다.
다음으로, t2로 나타낸 에칭 보호막 형성공정에 있어서, 에칭가스 공급 및 유량 제어장치(19)를 멈춰서 SF6의 에칭가스를 끊고, Ar가스만이 진공 챔버 내에 도입되도록 한다. 가변콘덴서(14)를 ON으로 하고 고주파 전원(11)의 출력을 올리는 것에 의해 상판, 즉 부유전극(12)에 고주파 전력이 인가된다. 이 상태에서 부유전극(12) 내측의 타겟재가 스퍼터되어 실리콘 기판(9)상에 에칭 보호막으로서의 불소수지막이 퇴적된다.
다음으로, t3로 나타낸 에칭 보호막 제거공정에 있어서, 부유전극(12)으로의 고주파 전력의 인가를 끊고 기판전극(6)에 고주파 전력이 인가되도록 한다. 이 상태에서, 실리콘 기판(9)에 있어서의 퇴적에 의해 얻어진 패턴 측벽의 불소수지막을 남기고, 실리콘 기판(9)의 표면과 평행한 면에 퇴적된 불소수지막이 제거된다. 이 때, 에칭가스 공급 및 유량 제어장치(19)를 ON하여 에칭가스를 도입해도 좋고, 또 도입하지 않아도 좋다.
다음으로 2 사이클째에 있어서는 다시 기판 에칭공정으로 돌아가서, 에칭가스 공급 및 유량 제어장치(19)를 작동시키고, 가스 혼합부(16)에 있어서, 희가스 공급통로(17)에서의 Ar가스에 SF6의 에칭가스를 혼합하며, 이 혼합가스를 진공 챔버 내에 도입하고, 부유전극(12) 및 기판전극(6)으로의 고주파 전력은 오프 상태로 하여 에칭처리가 행해진다.
그 후, 에칭 보호막 형성공정, 에칭 보호막 제거공정, 기판 에칭 공정이 반복되고, 소망하는 에칭 깊이까지 에칭처리가 실시된다.
또, 실리콘 기판(9)상에 불소수지막을 퇴적시킨 후, 퇴적에 의해 얻어진 패턴 측벽의 불소수지막을 남기고, 실리콘 기판(9)의 표면과 평행한 면에 퇴적된 불소수지막을 제거하기 위해 기판전극(6)에 고주파 바이어스를 인가함과 동시에 에칭가스가 주가스에 혼합되어 진공 챔버(1)에 도입되고 그대로 에칭처리단계로 이행되도록 설정할 수도 있다.
또, 모든 처리공정을 통하여 주가스에 에칭가스를 혼합하여 흘려보내도록 할 수도 있다.
(실시예)
이하, 도 3에 나타낸 스퍼터 모듈레이션 시퀀스에 따른 실시예에 대해 도 4를 참조하여 설명한다. 기판(9)의 표면에는 SiO2에 의한 마스크(30)가 형성되고, 기판(9)을 에칭하는 패턴에 맞춰서 마스크(30)가 부분적으로 제거되어 있다.
우선, 도 4(a)에 나타낸 기판 에칭공정에 있어서, 에칭가스 공급 및 유량 제어장치(19)를 작동시켜서, 가스 혼합부(16)에서 희가스 공급통로(17)로부터의 Ar가스 50sccm에 SF6의 에칭가스 50sccm을 혼합하고, 이 혼합가스를 진공 챔버(1) 내에 도입하고, 부유전극(12) 및 기판전극(6)으로의 고주파 전력은 오프 상태로 하여 에칭처리를 7초간 행하였다. 이것에 의해 마스크(30)가 제거된 부분의 기판(9)이 소정의 깊이만큼 에칭된다.
다음으로, 도 4(b)에 나타낸 에칭 보호막 형성공정에 있어서, 에칭가스 공급 및 유량 제어장치(19)를 멈춰서 SF6의 에칭가스를 끊고, Ar가스 50sccm만을 진공 챔버 내에 도입하고 상판, 즉 부유전극(12)에 고주파 전력을 인가하여 이 상태에서 부유전극(12) 내측의 타겟재를 스퍼터하고, 실리콘 기판(9)상 및 마스크(30)상의 모든 면에 에칭 보호막(31)으로서 불소수지막을 90초간 퇴적시켰다. 에칭 보호막(31)은 실리콘 기판(9)의 표면과 평행한 면상에 퇴적된 막(31-1,31-3) 및 패턴 측벽의 수직인 면에 퇴적된 막(31-2)을 포함하고 있다.
다음으로, 도 4(c)에 나타낸 에칭 보호막 제거공정에 있어서, 부유전극(12)으로의 고주파 전력의 인가를 끊고, 기판전극(6)에 고주파 전력 200W를 12초간 인가하여 이 상태에서 실리콘 기판(9)에 퇴적되어 얻어진 패턴 측벽의 에칭 보호막(31-2)을 남기고, 실리콘 기판(9)의 표면과 평행한 면상에 퇴적된 불소수지막(31-1,31-3)을 제거했다.
다음으로 도 4(d)에 나타낸 기판 에칭공정도에 있어서, 다시 희가스 공급통로(17)로부터의 Ar가스 50sccm에 SF6의 에칭가스 50sccm를 혼합하고, 이 혼합가스를 진공 챔버(1) 내에 도입하고, 부유전극(12) 및 기판전극(6)으로의 고주파 전력은 오프상태로 한 상태에서 에칭처리를 7초간 행했다. 이것에 의해, 앞선 기판 에칭공정에 의해 에칭된 구멍의 저부가 에칭된다. 구멍과 수직인 면의 에칭 보호막(31-2)은 제거되어 있지 않으므로, 수직방향으로 이방성 에칭이 가능하다.
그 후 도 4(b)~4(d)에 나타낸 처리를 30회 반복했다. 이렇게 해서 얻어진 에 칭형상을 도 5에 나타냈다.
이하, 바람직한 처리조건을 예시한다.
에칭처리에 있어서는,
Pa/Pb=2000/OW,
Ar/SF6=50/500sccm,
진공 챔버 내 압력=50mTorr
이다.
폴리머 퇴적처리에 있어서는,
Pa/Pb=1000/OW,
Ar=50sccm,
진공 챔버 내 압력=20mTorr,
상판=200pF
이다.
폴리머 제거처리에 있어서는,
Pa/Pb=2000/25 W,
Ar/SF6=50/500sccm,
진공 챔버 내 압력=50mTorr
이다.
도 6에는 도 1의 장치에 의해 얻어지는 폴리머의 성막(成膜) 속도와 고주파 안테나 코일(10)에 인가되는 고주파 전력의 관계를 나타내며, 도 6의 그래프에 있어서 횡축은 파장의 역수(逆數)(cm-1)이고, 종축은 흡수율(임의단위)을 나타내고 있다.
도 7에는 폴리머의 성막 속도가 사용하는 가스의 종류에 따라 어떻게 바뀌가를 나타내며, 횡축은 가스의 종류이고, 종축은 폴리머의 성막 속도를 나타내고 있다. 도 7의 그래프에서 확인되는 바와 같이, 폴리머의 성막 속도는 Ar가스만을 도입했을 경우와 비교하여 Ar와 SF6의 혼합가스를 도입했을 경우에는 거의 반으로 저하되고, Ar가스를 끊고 SF6가스만일 경우에는 실질적으로 제로가 되었다. 이로부터 알 수 있듯이, 불소수지막을 기판상에 퇴적하는 경우에 에칭가스를 끊는 것에 의해 높은 성막 속도를 얻을 수 있다.
도시한 실시형태에서는, 부유전극(12)의 내벽 재료로서 불소수지재, 규소재, 탄소재, 탄화 규소재, 산화 규소재 또는 질화 규소재 중 어느 하나를 사용하고 있지만, 그 대용으로 상기한 각 재료의 화합물이나 복합물 또는 상기한 재료의 화합물이나 복합물을 사용하여 구성할 수도 있다.
또, 고체재료로서 실리콘(규소재)을 사용하는 경우는, 고체재료를 스퍼터하는 에칭 보호막 형성공정에 있어서, 에칭가스와 산소가스를 연속하여 도입하는 경우가 있다. 실리콘의 고체재료가 스퍼터되고, 기층(氣層)중에서 실리콘과 에칭가스/산소 가스가 반응하여 실리콘 화합물(황화물·산화물·황화 산화물 등)을 형성한다. 이 실리콘 화합물이 기판(9)상에 퇴적되는 것에 의해 에칭 보호막을 형성할 수 있다.
또, 도시한 실시예에서는 NLD 에칭장치로서 실시한 예에 대해서 설명했지만, 당연히 IPC 에칭장치로써 실시할 수도 있다.
또, 본 발명의 에칭장치는 부동태화 가스를 사용하지 않고, 플루오르카본 가스 등의 대기 온난화 계수가 높은 가스의 사용량 및 배출량이 적다. 따라서, 환경 부하가 작고, 배기가스처리의 코스트도 억제할 수 있다. 또, SF6를 F2로 대체할 수도 있다.
또, 실리콘 기판 뿐만이 아니라, 석영(SiO2, 규붕산 유리(silicon borate glass), 파이렉스(Pyrex, 등록상표), 소다 유리(soda glass))의 에칭도 가능하다. 구체적으로는 부유전극에 고주파 전력을 인가하여 소정의 고체재료(CxFx)를 스퍼터 하면서, 기판전극에 고주파 전력을 인가하는 것으로, CxFx에 의해 석영(SiO2, 규붕산 유리, 파이렉스(등록상표), 소다 유리)을 에칭할 수 있다.
본 발명에 의한 에칭방법 및 장치는 상술한 바와 같이 마스크 선택비가 크게 얻어지고, 이방성이 뛰어나 깊게 에칭할 수 있는 것에 의해, 초소형 전기시스템(MEMS)이나 초소형 전자장치의 제조에 유리하게 사용할 수 있다.

Claims (22)

  1. 진공 챔버 내에 플라스마를 발생시키는 플라스마 발생수단과, 상기 진공 챔버 내에 설치된 기판전극과, 상기 기판전극에 고주파 바이어스 전력을 인가하는 고주파 바이어스 전원을 가지며, 상기 기판전극상에 장착한 기판을 에칭하는 에칭장치로서,
    상기 기판전극에 대향하여 설치되는 부유(浮遊)전극과,
    상기 부유전극에 고주파 전력을 인가하는 고주파 전원과,
    상기 부유전극의 상기 기판전극에 대향한 측에 설치되며, 스퍼터되는 것에 의해 상기 기판상에 에칭 보호막을 형성하는 고체재료와,
    상기 고체재료를 간헐적으로 스퍼터하기 위해 상기 부유전극에 인가되는 고주파 전력을 제어하는 제어장치를 설치한 것을 특징으로 하는 에칭장치.
  2. 청구항 1에 있어서,
    에칭가스를 도입하는 에칭가스 도입수단을 더 가지며,
    상기 제어장치는 상기 부유전극으로의 고주파 전력의 인가, 상기 기판전극으로의 고주파 바이어스 전력의 인가 및 상기 진공 챔버 내로의 에칭가스의 도입을 예정된 시퀀스로 제어하는 것을 특징으로 하는 에칭장치.
  3. 청구항 2에 있어서,
    상기 제어장치는 상기 고체재료가 스퍼터되어 있지 않을 때에 진공 챔버 내에 에칭가스를 도입하도록 동작하는 것을 특징으로 하는 에칭장치.
  4. 청구항 2에 있어서,
    상기 제어장치는 상기 고체재료가 스퍼터되어 있지 않을 때 또는 상기 기판전극에 고주파 바이어스 전력이 인가되어 있지 않을 때에 진공 챔버 내에 에칭가스를 도입하도록 동작하는 것을 특징으로 하는 에칭장치.
  5. 청구항 2에 있어서,
    상기 제어장치는 상기 고체재료가 스퍼터된 후에, 상기 기판전극에 고주파 바이어스 전력을 인가하는 것을 특징으로 하는 에칭장치.
  6. 청구항 1에 있어서,
    상기 고주파 전원이 스위치 또는 가변콘덴서를 통해서 상기 부유전극에 접속되고, 또한 상기 고주파 전원은 상기 플라스마 발생수단에 접속되어 상기 플라스마 발생에 병용되며,
    상기 제어장치는 상기 고체재료의 스퍼터시에 상기 부유전극으로의 고주파 전력을 인가되도록 상기 스위치 또는 상기 가변콘덴서를 제어하는 것을 특징으로 하는 에칭장치.
  7. 청구항 6에 있어서,
    상기 제어장치가 상기 고체재료의 스퍼터시와 상기 기판의 에칭시에 상기 고주파 전원의 출력을 변경하도록 제어하는 것을 특징으로 하는 에칭장치.
  8. 청구항 1에 있어서,
    상기 에칭 보호막을 형성하는 상기 고체재료가 불소수지재, 규소재, 탄소재, 탄화 규소재, 산화 규소재 및 질화 규소재 중 어느 하나의 재료인 것을 특징으로 하는 에칭장치.
  9. 청구항 1에 있어서,
    상기 고체재료가 규소재이며, 에칭가스 및 산소를 연속해서 도입하는 것을 특징으로 하는 에칭장치.
  10. 청구항 1에 있어서,
    상기 기판이 실리콘인 것을 특징을 하는 에칭장치.
  11. 청구항 1에 있어서,
    상기 기판이 석영인 것을 특징으로 하는 에칭장치.
  12. 진공 챔버 내에 설치된 기판을 플라스마를 발생시켜서 에칭하는 방법으로서,
    상기 진공 챔버 내에 에칭가스를 도입하여 상기 기판을 에칭하는 기판 에칭공정과,
    상기 기판에 대향하여 설치된 고체재료를 스퍼터하여 상기 기판상에 에칭 보호막을 형성하는 에칭 보호막 형성공정과,
    상기 기판이 설치되어 있는 기판전극에 고주파 바이어스 전력을 인가하여 상기 에칭 보호막의 일부를 에칭하는 에칭 보호막 제거공정을 반복해서 실시하는 것을 특징으로 하는 에칭방법.
  13. 청구항 12에 있어서,
    상기 에칭 보호막 형성공정에서는 스퍼터 가스로서 희가스가 사용되는 것을 특징으로 하는 에칭방법.
  14. 청구항 12에 있어서,
    상기 기판 에칭공정에서는 희가스에 에칭가스를 혼합하여 사용하는 것을 특징으로 하는 에칭방법.
  15. 청구항 12에 있어서,
    상기 에칭 보호막 제거공정에서는 희가스 또는 희가스와 에칭가스를 혼합하여 사용하는 것을 특징으로 하는 에칭방법.
  16. 청구항 12에 있어서,
    상기 기판 에칭공정, 상기 에칭 보호막 형성공정, 상기 에칭 보호막 제거공정의 각각에 있어서는 진공 챔버 내에 일정한 희가스를 도입하고, 상기 기판 에칭공정 또는 상기 기판 에칭공정 및 상기 에칭 보호막 제거공정에 있어서, 희가스에 에칭가스를 첨가하여 혼합가스로서 사용하는 것을 특징으로 하는 에칭방법.
  17. 청구항 13에 있어서,
    상기 희가스로서 Ar, Xe, Kr, N2 중 어느 하나를 사용하는 것을 특징으로 하는 에칭방법.
  18. 청구항 12에 있어서,
    상기 에칭가스로서 SF6, NF3, F2, SiF4, XeF2 중 어느 하나를 사용하는 것을 특징으로 하는 에칭방법.
  19. 청구항 12에 있어서,
    상기 기판 에칭공정이 기판전극에 고주파 바이어스 전력을 인가하지 않고서 행해지는 것을 특징으로 하는 에칭방법.
  20. 청구항 12에 있어서,
    상기 고체재료로서 불소수지재, 규소재, 탄소재 또는 탄화 규소재가 사용되는 것을 특징으로 하는 에칭방법.
  21. 청구항 12에 있어서,
    상기 고체재료가 규소재이며, 상기 에칭 보호막 형성공정에 있어서, 에칭가스 및 산소를 연속해서 도입하는 것을 특징으로 하는 에칭방법.
  22. 청구항 12에 있어서,
    상기 기판이 실리콘인 것을 특징으로 하는 에칭방법.
KR1020067027668A 2004-07-02 2005-06-23 에칭방법 및 장치 KR100804858B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004196593 2004-07-02
JPJP-P-2004-00196593 2004-07-02
PCT/JP2005/012019 WO2006003962A1 (ja) 2004-07-02 2005-06-23 エッチング方法及び装置

Publications (2)

Publication Number Publication Date
KR20070032965A KR20070032965A (ko) 2007-03-23
KR100804858B1 true KR100804858B1 (ko) 2008-02-20

Family

ID=35782770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027668A KR100804858B1 (ko) 2004-07-02 2005-06-23 에칭방법 및 장치

Country Status (8)

Country Link
US (2) US7728252B2 (ko)
EP (1) EP1793418B1 (ko)
JP (2) JP4796965B2 (ko)
KR (1) KR100804858B1 (ko)
CN (1) CN100517595C (ko)
RU (1) RU2332749C1 (ko)
TW (1) TWI401342B (ko)
WO (1) WO2006003962A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189847B1 (ko) * 2008-03-07 2012-10-10 가부시키가이샤 아루박 플라스마 처리 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065726B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック ドライエッチング方法
JP5065725B2 (ja) * 2007-03-26 2012-11-07 株式会社アルバック プラズマ処理装置
EP2136391A4 (en) * 2007-04-11 2012-12-19 Ulvac Inc dry
WO2009020129A1 (ja) 2007-08-08 2009-02-12 Ulvac, Inc. プラズマ処理方法及びプラズマ処理装置
JP5060869B2 (ja) * 2007-08-21 2012-10-31 株式会社アルバック プラズマ処理装置
JP5297048B2 (ja) * 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
JP5284679B2 (ja) * 2008-04-28 2013-09-11 株式会社アルバック プラズマエッチング方法
US8303827B2 (en) 2008-11-13 2012-11-06 Pixart Imaging Incorporation Method for making micro-electro-mechanical system device
WO2010067540A1 (ja) 2008-12-10 2010-06-17 株式会社アルバック シール機構及び処理装置
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
JP5361600B2 (ja) * 2009-07-31 2013-12-04 株式会社アルバック ドライエッチング装置及びドライエッチング方法
DE112010003274T5 (de) 2009-08-12 2012-12-27 Ulvac, Inc. Verfahren zur Herstellung eines Sputtertargets sowie Sputtertarget
EP2466627A4 (en) * 2009-08-14 2015-06-24 Ulvac Inc etching
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
CN102398887B (zh) * 2010-09-14 2015-02-18 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法
KR101198039B1 (ko) * 2010-09-20 2012-11-06 에스엔유 프리시젼 주식회사 모노머 증착장치 및 모노머 증착장치의 배기방법
RU2456702C1 (ru) * 2011-03-16 2012-07-20 Общество с ограниченной ответственностью "ЭСТО-Вакуум" Способ плазмохимического травления материалов микроэлектроники
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP2013105543A (ja) * 2011-11-10 2013-05-30 Tokyo Electron Ltd 基板処理装置
US9087687B2 (en) * 2011-12-23 2015-07-21 International Business Machines Corporation Thin heterostructure channel device
JP5916105B2 (ja) * 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
US9530666B2 (en) * 2012-09-18 2016-12-27 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP2013138269A (ja) * 2013-04-12 2013-07-11 Hitachi Ltd 半導体装置の製造方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
US9478408B2 (en) 2014-06-06 2016-10-25 Lam Research Corporation Systems and methods for removing particles from a substrate processing chamber using RF plasma cycling and purging
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US10047438B2 (en) 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
JP6552849B2 (ja) * 2015-03-13 2019-07-31 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR101895931B1 (ko) * 2016-05-26 2018-09-10 세메스 주식회사 기판 처리 장치 및 방법
JP7060633B2 (ja) * 2020-01-29 2022-04-26 キヤノントッキ株式会社 成膜装置及び電子デバイス製造装置
CN112863992B (zh) * 2021-01-12 2023-01-17 广东中图半导体科技股份有限公司 一种等离子刻蚀装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2001052894A (ja) * 1999-08-04 2001-02-23 Ulvac Japan Ltd 誘導結合高周波プラズマ源
JP2002167670A (ja) * 2000-11-29 2002-06-11 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795299A (en) * 1987-04-15 1989-01-03 Genus, Inc. Dial deposition and processing apparatus
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5573597A (en) * 1995-06-07 1996-11-12 Sony Corporation Plasma processing system with reduced particle contamination
US5565074A (en) * 1995-07-27 1996-10-15 Applied Materials, Inc. Plasma reactor with a segmented balanced electrode for sputtering process materials from a target surface
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
JP3126698B2 (ja) * 1998-06-02 2001-01-22 富士通株式会社 スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
JP4077939B2 (ja) * 1998-07-16 2008-04-23 株式会社アルバック 反応性イオンエッチング方法及び装置
US6383938B2 (en) 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
TW490719B (en) * 1999-08-04 2002-06-11 Ulvac Corp Inductively coupled RF plasma source and vacuum treatment system using the same
TW584905B (en) * 2000-02-25 2004-04-21 Tokyo Electron Ltd Method and apparatus for depositing films
US20020170678A1 (en) * 2001-05-18 2002-11-21 Toshio Hayashi Plasma processing apparatus
JP3736795B2 (ja) * 2001-10-01 2006-01-18 株式会社アルバック エッチング装置
US6777045B2 (en) * 2001-06-27 2004-08-17 Applied Materials Inc. Chamber components having textured surfaces and method of manufacture
AU2002366943A1 (en) * 2001-12-20 2003-07-09 Tokyo Electron Limited Method and apparatus comprising a magnetic filter for plasma processing a workpiece
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299310A (ja) * 1999-02-12 2000-10-24 Denso Corp 半導体装置の製造方法
JP2001052894A (ja) * 1999-08-04 2001-02-23 Ulvac Japan Ltd 誘導結合高周波プラズマ源
JP2002167670A (ja) * 2000-11-29 2002-06-11 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189847B1 (ko) * 2008-03-07 2012-10-10 가부시키가이샤 아루박 플라스마 처리 방법

Also Published As

Publication number Publication date
US20100203737A1 (en) 2010-08-12
US7728252B2 (en) 2010-06-01
JPWO2006003962A1 (ja) 2008-04-17
TWI401342B (zh) 2013-07-11
JP2011238935A (ja) 2011-11-24
CN100517595C (zh) 2009-07-22
KR20070032965A (ko) 2007-03-23
CN1977362A (zh) 2007-06-06
TW200615404A (en) 2006-05-16
RU2332749C1 (ru) 2008-08-27
WO2006003962A1 (ja) 2006-01-12
JP4796965B2 (ja) 2011-10-19
EP1793418B1 (en) 2013-06-12
EP1793418A4 (en) 2010-07-14
EP1793418A1 (en) 2007-06-06
US8153926B2 (en) 2012-04-10
US20070166844A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR100804858B1 (ko) 에칭방법 및 장치
EP1047122B1 (en) Method of anisotropic etching of substrates
US8993449B2 (en) Etching method
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
EP1070342B1 (en) Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US20050112891A1 (en) Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
JP2007531280A (ja) 最少スカラップ基板の処理方法
JP2000294540A (ja) 半導体装置の製造方法と製造装置
JP2010021442A (ja) プラズマ処理方法及びプラズマ処理装置
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
WO2005055303A1 (ja) プラズマエッチング方法
US20190244827A1 (en) Apparatus and method for anisotropic drie etching with fluorine gas mixture
JP2008243918A (ja) ドライエッチング方法
TWI812575B (zh) 電漿處理方法
JP4360065B2 (ja) プラズマ処理方法
JP2006156467A (ja) プラズマエッチング方法
KR100390541B1 (ko) 포토레지스트에 대해 고선택비의 에칭이 가능한반도체장치 및 그의 제조 방법
JP2006069857A (ja) プラズマエッチング方法及び装置、並びに得られる物品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190208

Year of fee payment: 12