KR100800910B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100800910B1
KR100800910B1 KR1020060135923A KR20060135923A KR100800910B1 KR 100800910 B1 KR100800910 B1 KR 100800910B1 KR 1020060135923 A KR1020060135923 A KR 1020060135923A KR 20060135923 A KR20060135923 A KR 20060135923A KR 100800910 B1 KR100800910 B1 KR 100800910B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist pattern
forming
gate
gate layer
Prior art date
Application number
KR1020060135923A
Other languages
English (en)
Inventor
신용욱
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135923A priority Critical patent/KR100800910B1/ko
Priority to US11/959,246 priority patent/US20080160695A1/en
Application granted granted Critical
Publication of KR100800910B1 publication Critical patent/KR100800910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히, 플래시 메모리 소자의 플로팅 게이트를 형성하는 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 제조방법은 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 공정과, 상기 반도체기판의 활성영역 상에 터널 산화막을 형성하고 상기 소자분리막 및 터널 산화막 상에 불순물이 도핑된 다결정실리콘을 증착하여 게이트층을 형성하는 공정과, 상기 게이트층 상에 상기 소자분리막과 대응하는 부분을 노출시키는 개구를 갖는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트층의 상기 개구에 의해 노출된 부분에 불순물을 이온 주입하여 이온주입영역을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 이온주입영역을 건식 식각 방법으로 식각하여 플로팅 게이트를 형성하는 공정과, 상기 포토레지스트 패턴을 제거하는 공정을 포함한다. 본 발명은 플래시 메모리 소자의 플로팅 게이트를 1번의 포토리쏘그래피 방법을 사용하여 간단하게 형성할 수 있는 잇점이 있다.

Description

반도체 소자의 제조방법{Method for fabricating semiconductor device}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 공정도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명 *
31 : 반도체기판 32 : 트렌치
33 : 소자분리막 35 : 터널산화막
37 : 게이트층 39 : 포토레지스트 패턴
41 : 개구 43 : 이온주입영역
45 : 플로팅 게이트
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히, 플래시 메모리 소자의 플로팅 게이트를 형성하는 방법에 관한 것이다.
최근 메모리 소자로 크게 각광받는 플래시(flash) 메모리는 비휘발성 메모리 소자 로 초창기에는 다결정 실리콘(polysilicon)을 단층으로 사용하는 것도 있었으나 통상 다결정 실리콘으로 이루어진 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate)를 갖는 2층 구조로 형성된다. 따라서, 플래시 메모리 소자의 집적도를 향상시키기 위해 제 1 다결정실리콘으로 형성되는 플로팅 게이트간의 간격을 작게 하여야 한다.
도 1a 내지 도 1d는 종래 기술에 따른 플래시 메모리 소자의 제조 공정도가 나타나 있다. 도 1a를 참조하면, 반도체기판(11)에 트렌치(12)를 형성하고, 상기 트렌치(12) 내에 실리콘 산화물 등의 절연물질을 채우고 화학적-기계적 연막(CMP) 방법으로 연마하는 통상의 STI(Shallow Trench Isolation) 방법에 의해 활성영역을 한정하는 소자분리막(13)을 형성한다.
도 1b를 참조하면, 반도체기판(11)의 활성영역 상에 터널 산화막(Tunnel Oxide : 15)을 100Å 정도의 두께로 형성한다. 그리고, 소자분리막(13) 및 터널 산화막(15) 상에 다결정실리콘을 1000Å 정도의 두께로 적층하여 게이트층(17)을 형성한다. 이때, 게이트층(17)을 불순물이 도핑된 다결정실리콘으로 형성한다.
이어서, 게이트층(17) 상에 저압화학기상증착(LPCVD) 방법으로 TEOS(tetraethly orthosilicate)를 2300Å 정도의 두께로 증착하여 하드마스크층(19)을 형성한다. 그리고, 하드마스크층(19)의 소자분리막(13)과 대응하는 부분이 노출되도록 포토리쏘그래피 방법으로 패터닝한다. 이때, 포토리쏘그래피 방법에서 노광을 DUV(Deep Ultraviolet) 장비를 사용하여 하드마스크층(19)의 간격을 0.2㎛ 정도가 되도록 한다.
도 1c를 참조하면, 상기 하드마스크층(19)을 패터닝된 후에 다시 TEOS를 저압화학기상증착(LPCVD) 방법으로 750Å 정도의 두께로 증착한다. 그리고, 증착된 TEOS를 포토 마스크 없이 반응성 이온 식각(RIE) 등의 방법으로 하드마스크층(19) 사이의 게이트층(17)이 노출되도록 증착 두께 보다 큰 두께를 에치백하여 하드마스크층(19) 측면에 50 ∼ 60㎚ 정도의 두께를 갖는 스페이서(21)를 형성한다.
도 1d를 참조하면, 스페이서(21)가 형성된 하드마스크층(19)를 마스크로 사용하여 게이트층(17)의 노출된 부분을 반응성 이온 식각(RIE) 등의 건식 식각 방법으로 제거하여 플로팅 게이트(23)를 형성한다. 이때, 형성된 플로팅 게이트(23)는 스페이서(21)에 의해 90nm 정도의 간격을 갖게 된다. 한편 마스크로 사용되는 하드마스크층(19)은 상기 식각과정에 영향을 받아 식각되나 최종적으로는 약 10Å가 게이트층(17)에 잔존하게 된다. 따라서 플로팅 게이트(23) 상의 마스크로 사용되던 하드마스크층(19) 및 스페이서(21)를 불산(HF)으로 선택적으로 식각하여 제거하면 도1e와 같은 게이트 구조가 형성된다.
상술한 바와 같이 종래 기술은 게이트층 상에 형성된 하드마스크층의 측면에 스페이서를 형성하여 상기 하드마스크층과 스페이서를 마스크로 하여 게이트층을 식각 하는 것에 의해 작은 간격을 갖는 플래시 메모리 소자의 플로팅 게이트를 안정되게 형성하였다. 그러나, 종래 기술은 하드마스크층의 측면에 스페이서를 형성하며, 또한, 게이트층을 식각하여 플로팅 게이트를 형성한 후 하드마스크층과 스페이서를 제거하여야 하므로 공정이 복잡한 문제점이 있었다.
따라서, 본 발명의 목적은 한번의 포토리쏘그래피 방법을 사용하는 간단한 공정으로 플로팅 게이트를 형성할 수 있는 반도체 소자의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 공정과, 상기 반도체기판의 활성영역 상에 터널 산화막을 형성하고 상기 소자분리막 및 터널 산화막 상에 불순물이 도핑된 다결정실리콘을 증착하여 게이트층을 형성하는 공정과, 상기 게이트층 상에 상기 소자분리막과 대응하는 부분을 노출시키는 개구를 갖는 포토레지스트 패턴을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트층의 상기 개구에 의해 노출된 부분에 불순물을 이온 주입하여 이온주입영역을 형성하는 공정과, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 이온주입영역을 건식 식각 방법으로 식각하여 플로팅 게이트를 형성하는 공정과, 상기 포토레지스트 패턴을 제거하는 공정을 포함한다. 일반적으로 폴리실리콘에 이온주입되면 강한 에너 지를 가지는 이온이 폴리실리콘의 격자 왜곡을 유발하여 식각시 식각 가스와의 반응을 활성화하여 식각률이 증가된다. 따라서 상기 이온주입 된 부분은 이후의 식각 단계에서 보다 빠르게 식각되는 효과를 나타낸다. 이때 상기 불순물로는 B, P, As를 포함한다. 또한 이온주입시 불순물은 주입되는 각도를 조절하여 이온 주입될 수 있다. 즉 주입되는 각도를 조절함으로써 불순물 주입시 상기 포토레지스트 패턴의 개구부 부근의 상기 포토레지스트가 도포된 게이트층 부분에도 주입될 수 있도록 한다. 이러한 방법에 의할 경우, 폴리실리콘의 식각시 패터닝 되는 부분의 측면이 둥근 모양을 형성하게 되며 이로 인해 플래시 셀의 신뢰성을 평가하는 리텐션(retension)이나 인듀어런스(endurance) 측면에서도 유리한 효과를 나타내게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다. 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조 공정도이다. 도 2a를 참조하면, 반도체기판(31)에 트렌치(32)를 형성하고, 상기 트렌치(32) 내에 실리콘 산화물 등의 절연물질을 채우고 화학적-기계적 연막(CMP) 방법으로 연마하는 통상의 STI(Shallow Trench Isolation) 방법에 의해 활성영역을 한정하는 소자분리막(33)을 형성한다.
도 2b를 참조하면, 반도체기판(31)의 활성영역 상에 열산화 방법에 의해 터널 산화막(Tunnel Oxide : 35)을 50 ∼ 150Å 정도의 두께로 형성한다. 그리고, 소자분리막(33) 및 터널 산화막(35) 상에 다결정실리콘을 500 ∼ 1500Å 정도의 두께로 적층하여 게이트층(37)을 형성한다. 이때, 게이트층(37)을 불순물이 도핑된 다결정 실리콘으로 형성한다. 게이트층(37) 상에 포토레지스트를 스핀 코팅(spin coating) 방법으로 도포한 후 소자분리막(33)과 대응하는 부분이 노출되도록 노광 및 현상하여 상기 게이트층(37)을 노출시키는 개구(41)를 갖는 포토레지스트 패턴(39)을 형성한다. 그리고, 포토레지스트 패턴(39)을 마스크로 사용하여 게이트층(37)의 개구(41)에 의해 노출된 부분에 B, P, As등의 불순물을 이온 주입하여 이온주입영역(43)을 형성한다. 이때, 불순물의 주입시 에너지를 조절하여 불순물의 도달 거리가 게이트층(37)의 전체 두께에 위치되도록 한다. 또한, 불순물의 주입 각도를 조절하여 향상된 셀 측벽 모양을 갖도록 할 수도 있다.
도 2c를 참조하면, 포토레지스트 패턴(39)을 마스크로 사용하여 개구(41)에 의해 노출된 이온주입영역(43)을 반응성 이온 식각(RIE) 등의 건식 식각 방법으로 선택적으로 식각하여 플로팅 게이트(45)를 형성한다. 상기에서 이온주입영역(43) 형성시 불순물 가스의 주입 각도가 조절되는 것에 의해 플로팅 게이트(45)의 측벽 프로 파일을 향상시킬 수 있다. 그리고, 포토레지스트 패턴(39)을 제거한다.
따라서, 본 발명은 플래시 메모리 소자의 플로팅 게이트를 1번의 포토리쏘그래피 방법을 사용하여 간단하게 형성할 수 있는 잇점이 있다.

Claims (5)

  1. (a) 반도체기판에 소자분리막을 형성하여 활성영역을 한정하는 단계;
    (b) 상기 반도체기판의 활성영역 상에 터널 산화막을 형성하고 상기 소자분리막 및 터널 산화막 상에 불순물이 도핑된 다결정실리콘을 증착하여 게이트층을 형성하는 단계;
    (c) 상기 게이트층 상에 상기 소자분리막과 대응하는 부분을 노출시키는 개구를 갖는 포토레지스트 패턴을 형성하는 단계;
    (d) 상기 포토레지스트 패턴을 마스크로 사용하여 상기 게이트층의 상기 개구에 의해 노출된 부분에 불순물을 이온 주입하여 이온주입영역을 형성하는 단계;
    (e) 상기 포토레지스트 패턴을 마스크로 사용하여 상기 이온주입영역을 건식 식각 방법으로 식각하여 플로팅 게이트를 형성하는 단계; 및
    (f) 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기(d) 단계에서의 불순물의 이온주입시 이온주입 각도를 조절하여 상기 불순물이 상기 포토레지스트 패턴의 개구부 부근의 상기 포토레지스트가 도포된 게이트층 부분에도 주입되게 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 (d) 단계에서의 불순물의 주입시 불순물의 도달 거리가 상기 게이트층 전체 두께에 위치되도록 에너지를 조절하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항 내지 3항의 어느 하나의 항에 있어서, 상기 불순물은 B, P, As 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서, 상기 게이트층의 두께는 500 ∼ 1500Å 범위로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060135923A 2006-12-28 2006-12-28 반도체 소자의 제조방법 KR100800910B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060135923A KR100800910B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법
US11/959,246 US20080160695A1 (en) 2006-12-28 2007-12-18 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135923A KR100800910B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100800910B1 true KR100800910B1 (ko) 2008-02-04

Family

ID=39342332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135923A KR100800910B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US20080160695A1 (ko)
KR (1) KR100800910B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910453B2 (en) * 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US9129823B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980049258A (ko) * 1996-12-19 1998-09-15 문정환 플래쉬 메모리 제조방법
KR20040005475A (ko) * 2002-07-10 2004-01-16 주식회사 하이닉스반도체 스택 게이트형 플래시 메모리 셀의 제조방법
KR20050049609A (ko) * 2003-11-21 2005-05-27 매그나칩 반도체 유한회사 이이피롬 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
KR100389918B1 (ko) * 2000-11-14 2003-07-04 삼성전자주식회사 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이
US6870212B2 (en) * 2002-10-07 2005-03-22 Powerchip Semiconductor Corp. Trench flash memory device and method of fabricating thereof
KR100500456B1 (ko) * 2003-08-13 2005-07-18 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980049258A (ko) * 1996-12-19 1998-09-15 문정환 플래쉬 메모리 제조방법
KR20040005475A (ko) * 2002-07-10 2004-01-16 주식회사 하이닉스반도체 스택 게이트형 플래시 메모리 셀의 제조방법
KR20050049609A (ko) * 2003-11-21 2005-05-27 매그나칩 반도체 유한회사 이이피롬 소자의 제조방법

Also Published As

Publication number Publication date
US20080160695A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100669864B1 (ko) 불휘발성 메모리 장치의 제조 방법
US7125769B2 (en) Method of fabricating flash memory device
JPH021132A (ja) 集積回路構造体の製造方法
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
TW200414518A (en) Method of manufacturing flash memory device
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US6362045B1 (en) Method to form non-volatile memory cells
KR100397176B1 (ko) 불휘발성 메모리 장치의 평탄화 방법
JP2008010481A (ja) 半導体装置およびその製造方法
US6706600B2 (en) Method of fabricating a split-gate semiconductor device
US20070004139A1 (en) Method of manufacturing a non-volatile semiconductor device
KR100800910B1 (ko) 반도체 소자의 제조방법
CN106328656B (zh) 一种可调控制栅增加ild填充窗口的工艺方法
KR20090074472A (ko) 반도체 소자의 제조방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR20070053488A (ko) 플래쉬 메모리 소자의 제조방법
KR100724631B1 (ko) 반도체 소자의 리세스 게이트 제조방법
JP2010040754A (ja) 半導体装置およびその製造方法
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100751685B1 (ko) 게이트 형성 방법
KR100628245B1 (ko) 플래시 메모리 소자의 제조방법
KR100739961B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
TW546815B (en) Method for forming tiny spacer in flash device process
KR20060008593A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee