KR100799124B1 - 동기식 반도체 메모리 소자 및 그의 구동방법 - Google Patents
동기식 반도체 메모리 소자 및 그의 구동방법 Download PDFInfo
- Publication number
- KR100799124B1 KR100799124B1 KR1020060061358A KR20060061358A KR100799124B1 KR 100799124 B1 KR100799124 B1 KR 100799124B1 KR 1020060061358 A KR1020060061358 A KR 1020060061358A KR 20060061358 A KR20060061358 A KR 20060061358A KR 100799124 B1 KR100799124 B1 KR 100799124B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- shifting
- write
- response
- additional latency
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (16)
- 내부 클럭신호에 응답하여 리드 커맨드 신호를 설정된 부가 레이턴시(AL) 만큼 쉬프트시키기 위한 제1 쉬프팅 수단;상기 내부 클럭신호에 응답하여 라이트 커맨드 신호를 설정된 부가 레이턴시 만큼 쉬프트시키기 위한 제2 쉬프팅 수단;상기 제2 쉬프팅 수단의 출력신호를 설정된 카스 레이턴시(CL) 만큼 쉬프트시키기 위한 제3 쉬프팅 수단;상기 제1 쉬프팅 수단의 출력신호와 상기 제2 쉬프팅 수단의 출력신호에 응답하여 라이트 어드레스 제어신호를 생성하기 위한 라이트 어드레스 제어 수단을 구비하는 동기식 반도체 메모리 소자.
- 제1항에 있어서,리드/라이트 커맨드 신호에 응답하여 어드레스 신호를 래치하기 위한 어드레스 래칭 수단;상기 내부 클럭신호 및 상기 라이트 어드레스 제어신호에 응답하여 제1 어드레스 쉬프트 클럭신호 및 제2 어드레스 쉬프트 클럭신호를 생성하기 위한 어드레스 쉬프트 클럭 생성 수단;상기 제1 어드레스 쉬프트 클럭신호에 응답하여 상기 어드레스 래칭 수단의 출력신호를 상기 설정된 부가 레이턴시 만큼 쉬프트시키기 위한 제4 쉬프팅 수단;상기 제2 어드레스 쉬프트 클럭신호에 응답하여 상기 설정된 카스 레이턴시 만큼 쉬프트시키기 위한 제5 쉬프팅 수단; 및상기 제1 및 제3 쉬프팅 수단의 출력신호에 응답하여 상기 제4 및 제5 쉬프팅 수단의 출력신호를 선택적으로 컬럼 어드레스로서 출력하기 위한 컬럼 어드레스 선택 수단을 더 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제2항에 있어서,상기 제2 쉬프팅 수단은,부가 레이턴시 신호에 제어 받아 상기 내부 클럭신호 주기에 맞춰 상기 라이트 커맨드 신호를 쉬프트시키는 쉬프트 레지스터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제2항에 있어서,상기 어드레스 쉬프트 클럭 생성 수단은,반전된 상기 내부 클럭신호를 입력으로 하는 제1 인버터;상기 제1 인버터의 출력신호를 입력으로 하는 제2 인버터;상기 제2 인버터의 입력신호를 입력으로 하여 상기 제1 어드레스 쉬프트 클럭신호를 출력하기 위한 제3 인버터;상기 반전된 내부 클럭신호와 상기 라이트 어드레스 제어신호를 입력으로 하는 제1 낸드 게이트;상기 제1 낸드 게이트의 출력신호를 입력으로 하는 제4 인버터; 및상기 제4 인버터의 출력신호를 입력으로 하여 상기 제2 어드레스 쉬프트 클럭신호를 생성하기 위한 제5 인버터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제4항에 있어서,상기 라이트 어드레스 제어 수단은,상기 제2 쉬프팅 수단의 출력신호 및 래치 초기화 신호를 입력으로 하는 제1 노아 게이트;상기 제1 쉬프팅 수단의 출력신호를 입력으로 하는 제6 인버터;상기 제1 노아 게이트의 출력신호를 리셋 입력으로 하고 상기 제6 인버터의 출력신호를 셋 입력으로 하는 크로스 커플드 낸드 래치;상기 크로스 커플드 낸드 래치의 출력신호를 입력으로 하는 제7 인버터; 및상기 제7 인버터의 출력신호를 입력으로 하여 상기 라이트 어드레스 제어신호를 출력하기 위한 제8 인버터를 구비하는 것을 특징으로 하는 동기식 반도체 메 모리 소자.
- 내부 클럭신호에 응답하여 리드 커맨드 신호를 설정된 부가 레이턴시(AL) 만큼 쉬프트시키기 위한 제1 쉬프팅 수단;상기 내부 클럭신호에 응답하여 라이트 커맨드 신호를 상기 설정된 부가 레이턴시 및 설정된 카스 레이턴시(CL) 만큼 쉬프트시키기 위한 제2 쉬프팅 수단;상기 제1 쉬프팅 수단의 출력신호와 상기 라이트 신호에 응답하여 라이트 어드레스 제어신호를 생성하기 위한 라이트 어드레스 제어 수단을 구비하며,상기 라이트 어드레스 제어 수단은 BL/2 + 2 ≤ AL 조건(단, BL은 버스트 길이임)을 만족하는 특정 부가 레이턴시에 대응하는 부가 레이턴시 신호가 활성화됨에 따라 상기 리드 커맨드 신호와 관계없이 상기 라이트 어드레스 제어신호의 활성화 상태를 유지하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제6항에 있어서,상기 제2 쉬프팅 수단은,상기 내부 클럭신호에 응답하여 상기 라이트 커맨드 신호를 상기 설정된 부가 레이턴시 만큼 쉬프트시키기 위한 제3 쉬프팅 수단과,상기 제3 쉬프팅 수단의 출력신호를 설정된 카스 레이턴시 만큼 쉬프트시키기 위한 제4 쉬프팅 수단을 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제6항에 있어서,상기 제2 쉬프팅 수단은,상기 내부 클럭신호에 응답하여 상기 라이트 커맨드 신호를 설정된 카스 레이턴시 만큼 쉬프트시키기 위한 제3 쉬프팅 수단과,상기 제3 쉬프팅 수단의 출력신호를 상기 설정된 부가 레이턴시 만큼 쉬프트시키기 위한 제4 쉬프팅 수단을 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제7항 또는 제8항에 있어서,리드/라이트 커맨드 신호에 응답하여 어드레스 신호를 래치하기 위한 어드레스 래칭 수단;상기 내부 클럭신호 및 상기 라이트 어드레스 제어신호에 응답하여 제1 어드레스 쉬프트 클럭신호 및 제2 어드레스 쉬프트 클럭신호를 생성하기 위한 어드레스 쉬프트 클럭 생성 수단;상기 제1 어드레스 쉬프트 클럭신호에 응답하여 상기 어드레스 래칭 수단의 출력신호를 상기 설정된 부가 레이턴시 만큼 쉬프트시키기 위한 제5 쉬프팅 수단;상기 제2 어드레스 쉬프트 클럭신호에 응답하여 상기 설정된 카스 레이턴시 만큼 쉬프트시키기 위한 제6 쉬프팅 수단; 및상기 제2 쉬프팅 수단의 출력신호에 응답하여 상기 제5 및 제6 쉬프팅 수단의 출력신호를 선택적으로 컬럼 어드레스로서 출력하기 위한 컬럼 어드레스 선택 수단을 더 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제7항에 있어서,상기 제3 쉬프팅 수단은,부가 레이턴시 신호에 제어 받아 상기 내부 클럭신호 주기에 맞춰 상기 라이트 커맨드 신호를 쉬프트시키는 쉬프트 레지스터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제8항에 있어서,상기 제2 쉬프팅 수단은,부가 레이턴시 신호에 제어 받아 상기 내부 클럭신호 주기에 맞춰 상기 라이트 커맨드 신호를 쉬프트시키는 쉬프트 레지스터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제9항에 있어서,상기 어드레스 쉬프트 클럭 생성 수단은,반전된 상기 내부 클럭신호를 입력으로 하는 제1 인버터;상기 제1 인버터의 출력신호를 입력으로 하는 제2 인버터;상기 제2 인버터의 입력신호를 입력으로 하여 상기 제1 어드레스 쉬프트 클럭신호를 출력하기 위한 제3 인버터;상기 반전된 내부 클럭신호와 상기 라이트 어드레스 제어신호를 입력으로 하는 제1 낸드 게이트;상기 제1 낸드 게이트의 출력신호를 입력으로 하는 제4 인버터; 및상기 제4 인버터의 출력신호를 입력으로 하여 상기 제2 어드레스 쉬프트 클럭신호를 생성하기 위한 제5 인버터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제12항에 있어서,상기 라이트 어드레스 제어 수단은,상기 제2 쉬프팅 수단의 출력신호 및 래치 초기화 신호를 입력으로 하는 제1 노아 게이트;상기 제1 쉬프팅 수단의 출력신호를 입력으로 하는 제6 인버터;상기 제1 노아 게이트의 출력신호를 리셋 입력으로 하고 상기 제6 인버터의 출력신호를 셋 입력으로 하는 크로스 커플드 낸드 래치;상기 특정 부가 레이턴시에 대응하는 다수의 부가 레이턴시 신호를 입력으로 하는 제2 노아 게이트;상기 제2 노아 게이트의 출력신호를 입력으로 하는 제7 인버터;상기 크로스 커플드 낸드 래치의 출력신호 및 상기 제7 인버터의 출력신호를 입력으로 하는 제3 노아 게이트; 및상기 제3 노아 게이트의 출력신호를 입력으로 하여 상기 라이트 어드레스 제어신호를 출력하기 위한 제8 인버터를 구비하는 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 제6항 또는 제13항에 있어서,상기 특정 부가 레이턴시는 AL이 4, 5, 6인 경우인 것을 특징으로 하는 동기식 반도체 메모리 소자.
- 내부 클럭신호에 응답하여 리드 커맨드 신호를 설정된 부가 레이턴시(AL) 만큼 쉬프트시키는 단계;상기 내부 클럭신호에 응답하여 라이트 커맨드 신호를 설정된 부가 레이턴시 만큼 쉬프트시키는 단계;상기 설정된 부가 레이턴시 만큼 쉬프트된 라이트 커맨드 신호를 설정된 카스 레이턴시(CL) 만큼 쉬프트시키는 단계; 및상기 설정된 부가 레이턴시 만큼 쉬프트된 리드 커맨드 신호와 상기 설정된 부가 레이턴시 만큼 쉬프트된 라이트 커맨드 신호에 응답하여 라이트 어드레스 제어신호를 생성하는 단계를 포함하는 동기식 반도체 메모리 소자의 구동방법.
- 내부 클럭신호에 응답하여 리드 커맨드 신호를 설정된 부가 레이턴시(AL) 만큼 쉬프트시키는 단계;상기 내부 클럭신호에 응답하여 라이트 커맨드 신호를 상기 설정된 부가 레이턴시 및 설정된 카스 레이턴시(CL) 만큼 쉬프트시키는 단계; 및라이트 커맨드 신호 및 상기 설정된 부가 레이턴시 만큼 쉬프트된 리드 커맨드 신호에 응답하여 라이트 어드레스 제어신호를 생성하는 단계를 포함하며,상기 라이트 어드레스 제어신호를 생성하는 단계에서, BL/2 + 2 ≤ AL 조건(단, BL은 버스트 길이임)을 만족하는 특정 부가 레이턴시에 대응하는 부가 레이턴시 신호가 활성화됨에 따라 상기 리드 커맨드 신호와 관계없이 상기 라이트 어드레스 제어신호의 활성화 상태를 유지하는 것을 특징으로 하는 동기식 반도체 메모리 소자의 구동방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061358A KR100799124B1 (ko) | 2006-06-30 | 2006-06-30 | 동기식 반도체 메모리 소자 및 그의 구동방법 |
US11/714,665 US7558932B2 (en) | 2006-06-30 | 2007-03-06 | Semiconductor memory device and method for operating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060061358A KR100799124B1 (ko) | 2006-06-30 | 2006-06-30 | 동기식 반도체 메모리 소자 및 그의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080002492A KR20080002492A (ko) | 2008-01-04 |
KR100799124B1 true KR100799124B1 (ko) | 2008-01-29 |
Family
ID=38876462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060061358A KR100799124B1 (ko) | 2006-06-30 | 2006-06-30 | 동기식 반도체 메모리 소자 및 그의 구동방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7558932B2 (ko) |
KR (1) | KR100799124B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933257B1 (ko) * | 2007-12-28 | 2009-12-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100945792B1 (ko) * | 2008-03-12 | 2010-03-08 | 주식회사 하이닉스반도체 | 어드레스 제어 회로를 포함하는 반도체 집적 회로 |
KR101033464B1 (ko) | 2008-12-22 | 2011-05-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
KR20180078864A (ko) * | 2016-12-30 | 2018-07-10 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
US10452319B1 (en) * | 2018-06-26 | 2019-10-22 | Micron Technology, Inc. | Write leveling a memory device |
KR20210029614A (ko) * | 2019-09-06 | 2021-03-16 | 에스케이하이닉스 주식회사 | 반도체장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203859A (ja) | 1998-01-06 | 1999-07-30 | Fujitsu Ltd | クロック同期型メモリ装置及びそのスケジューラ回路 |
KR20050011954A (ko) * | 2003-07-24 | 2005-01-31 | 주식회사 하이닉스반도체 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
KR20050035637A (ko) * | 2003-10-14 | 2005-04-19 | 주식회사 하이닉스반도체 | 전류 소모의 감소를 위한 반도체 메모리 소자 |
KR20070036637A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치 및 그의 구동방법 |
KR20070036573A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치를 구비하는 반도체메모리소자 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020014563A (ko) | 2000-08-18 | 2002-02-25 | 윤종용 | 반도체 메모리 장치 |
US6557090B2 (en) | 2001-03-09 | 2003-04-29 | Micron Technology, Inc. | Column address path circuit and method for memory devices having a burst access mode |
KR100448702B1 (ko) | 2001-08-01 | 2004-09-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 라이트 레이턴시 제어방법 |
US6851032B2 (en) | 2002-08-16 | 2005-02-01 | Micron Technology, Inc. | Latency reduction using negative clock edge and read flags |
-
2006
- 2006-06-30 KR KR1020060061358A patent/KR100799124B1/ko active IP Right Grant
-
2007
- 2007-03-06 US US11/714,665 patent/US7558932B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11203859A (ja) | 1998-01-06 | 1999-07-30 | Fujitsu Ltd | クロック同期型メモリ装置及びそのスケジューラ回路 |
KR20050011954A (ko) * | 2003-07-24 | 2005-01-31 | 주식회사 하이닉스반도체 | 애디티브레이턴시를 갖는 반도체 메모리 소자 |
KR20050035637A (ko) * | 2003-10-14 | 2005-04-19 | 주식회사 하이닉스반도체 | 전류 소모의 감소를 위한 반도체 메모리 소자 |
KR20070036637A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치 및 그의 구동방법 |
KR20070036573A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치를 구비하는 반도체메모리소자 |
Also Published As
Publication number | Publication date |
---|---|
US20080002484A1 (en) | 2008-01-03 |
KR20080002492A (ko) | 2008-01-04 |
US7558932B2 (en) | 2009-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100884604B1 (ko) | 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법 | |
US6483769B2 (en) | SDRAM having posted CAS function of JEDEC standard | |
US7499370B2 (en) | Synchronous semiconductor memory device | |
KR100799124B1 (ko) | 동기식 반도체 메모리 소자 및 그의 구동방법 | |
JP2010092542A (ja) | 半導体装置 | |
US20090168485A1 (en) | Pipe latch device of semiconductor memory device | |
KR100753412B1 (ko) | 반도체 메모리 장치의 커맨드 디코더 회로 | |
KR102592359B1 (ko) | 반도체장치 | |
US7773709B2 (en) | Semiconductor memory device and method for operating the same | |
US20090168567A1 (en) | Semiconductor memory device | |
US7995406B2 (en) | Data writing apparatus and method for semiconductor integrated circuit | |
US8379475B2 (en) | Clock control circuit and clock generation circuit including the same | |
US7791963B2 (en) | Semiconductor memory device and operation method thereof | |
KR100968418B1 (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
KR20070027810A (ko) | 반도체 장치 | |
US7710158B2 (en) | Command decoder and command signal generating circuit | |
KR100798795B1 (ko) | 내부 어드레스 생성장치 및 그의 구동방법 | |
US7952957B2 (en) | Circuit for generating read and signal and circuit for generating internal clock using the same | |
US20080056038A1 (en) | Semiconductor memory device | |
KR101096222B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
KR100976406B1 (ko) | 플립플롭 및 그를 포함하는 반도체 메모리 장치 | |
KR100903387B1 (ko) | 전력 소모를 줄이는 반도체 메모리 장치 | |
KR100948080B1 (ko) | 반도체 메모리 소자 | |
US8767503B2 (en) | Clock transfer circuit and semiconductor device including the same | |
KR100924340B1 (ko) | 데이터 출력 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 12 |