KR100792145B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100792145B1
KR100792145B1 KR1020060111496A KR20060111496A KR100792145B1 KR 100792145 B1 KR100792145 B1 KR 100792145B1 KR 1020060111496 A KR1020060111496 A KR 1020060111496A KR 20060111496 A KR20060111496 A KR 20060111496A KR 100792145 B1 KR100792145 B1 KR 100792145B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
wire
demodulator
electromagnetic
Prior art date
Application number
KR1020060111496A
Other languages
English (en)
Inventor
박성순
강대병
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060111496A priority Critical patent/KR100792145B1/ko
Application granted granted Critical
Publication of KR100792145B1 publication Critical patent/KR100792145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 RF 칩과 디모듈레이터 칩이 적층되는 더블 칩 적층형 반도체 패키지에 있어서, RF 칩에서 발생되는 전자파가 디모듈레이터 칩으로 발산되는 것을 용이하게 차단시킬 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 RF 칩과 디모듈레이터 칩이 서로 적층 부착되되, 그 사이에 전자파 차폐수단 또는 자기장 차폐수단을 배치하여 RF칩에서 발산되는 전자파 또는 자기장이 디모듈레이터 칩으로 전달되는 것을 차단할 수 있도록 함으로써, 디모듈레이터 칩의 손상을 방지할 수 있도록 한 반도체 패키지 및 그 제조 방법을 제공하고자 한 것이다.
반도체 패키지, RF 칩, 디모듈레이터 칩, 전자파, 자기장, 차폐

Description

반도체 패키지 및 그 제조 방법{semiconductor package and method for manufacturing the same}
도 1은 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제1실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제2실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제3실시예를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 12 : RF칩
14 : 제1와이어 16 : 필름 어드헤시브
18 : 전자파 차폐용 금속성 스페이서 20 : 전자파 접지용 와이어
22 : 디모듈레이터 칩 24 : 제2와이어
26 : 몰딩수지 28 : 전자기파 차폐용 시트
30 : 전자기파 차폐용 몰딩체
100,200,300 : 반도체 패키지
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 RF 칩과 디모듈레이터 칩이 적층되는 더블 칩 적층형 반도체 패키지에 있어서, RF 칩에서 발생되는 전자파가 디모듈레이터 칩으로 발산되는 것을 용이하게 차단시킬 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.
현재 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등 여러가지 기판을 이용하여 다양한 구조로 제조되고 있으며, 그 크기 및 두께 또한 패키지의 종류에 따라 다양하게 제조되고 있다.
최근에는 반도체 패키지 크기를 칩 스케일에 가깝게, 두께는 더 얇게 경박단소화로 제조되고 있고, 단위 생산성을 높이고 경박단소화를 실현하기 위하여 반도체 패키지 영역이 한꺼번에 집약된 기판을 이용하는 추세에 있으며, 또한 고집적도를 위하여 복수개의 칩을 적층시킨 구조의 반도체 패키지가 제조되고 있다.
반도체 패키지를 제조하기 위한 칩의 종류는 그 적용 목적에 따라 전기적 회로설계 및 재질을 달리하여 제조되는 바, 서로 다른 기능을 하는 칩을 적층시킨 반도체 패키지로 제조되고 있다.
통신장비(휴대폰, DMB 송수신장치 등)에 사용되는 칩의 종류중 RF 칩은 안테나를 통해 수신된 신호의 잡음은 제거하고 미약한 신호는 증폭시켜 주는 제품으로서, 외장 부품이었던 소필터(saw filter), 이미지 리젝션 필터(image rejection filter), 저잡음 증폭기(LNA: Low Noise Amplifier)등이 칩 속에 내장되는 DMB 핵심 반도체이다.
또한, 상기 통신장비에 사용되는 칩의 종류중 디모듈레이터 칩이 상기 RF칩과 함께 하나의 패키지내에서 적층 부착되어 사용되는 바, 상기 RF 칩이 아래쪽에 디모듈레이터 칩이 위쪽에 적층 부착된다.
그러나, RF 칩과 디모듈레이터 칩이 적층된 패키지의 경우 다음과 같은 문제점이 있었다.
즉, 상기 RF 칩과 디모듈레이터 칩이 적층 부착된 반도체 패키지를 통신장비에 적용하여 사용하는 중에, RF 칩에서 발산된 전자파에 의하여 디모듈레이터 칩이 손상되는 문제점이 있었다.
상기 디모듈레이터 칩은 디지탈 정보처리용 디바이스로서 전자파에 매우 민감한 특성을 가지는 칩으로서, RF 칩이 아래쪽에 디모듈레이터 칩이 위쪽에 적층 부착된 경우 서로간의 거리가 매우 가깝게 상하로 근접 적층됨에 따라, 상기 RF 칩에서 발생되는 전자파가 디모듈레이터 칩으로 발산되어 영향을 미치게 된다.
또한, 상기 RF 칩으로부터 생성되는 자기장이 디모듈레이터 칩으로 발산되어 악영향을 미치게 된다.
결국, 상기 RF 칩에서 발생된 전자파 및 자기장의 영향으로 상기 디모듈레이터 칩의 회로 손상을 초래하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 개발된 것으로서, RF 칩과 디모듈레이터 칩이 서로 적층 부착되되, 그 사이에 전자파 차폐수단 또는 자기장 차폐수단을 배치하여 RF칩에서 발산되는 전자파 또는 자기장이 디모듈레이터 칩으로 전달되는 것을 차단할 수 있도록 한 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일구현예에 따른 반도체 패키지는: 기판과; 이 기판상에 부착되는 RF칩과; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와; 상기 RF칩 상에 필름 어드헤시브에 의하여 부착되는 전자파 차폐용 금속성 스페이서와; 상기 금속성 스페이서와 기판간에 연결되는 전자파 접지용 와이어와; 상기 금속성 스페이서상에 부착되는 디모듈레이터 칩과; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와; 상기 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자파 접지용 와이어를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지를 포함하여 구성된 것을 특징으로 한다.
바람직한 구현예로서, 상기 전자파 차폐용 금속성 스페이서는 웨이퍼의 표면에 전도성 금속막을 코팅시킨 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일구현예에 따른 반도체 패키지 제 조 방법은: 기판의 제공단계와; 상기 기판상에 RF칩을 접착수단으로 이용하여 실장하는 RF 칩 부착 단계와; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 단계와; 상기 RF칩 상에 필름 어드헤시브를 이용하여 전자파 차폐용 금속성 스페이서를 부착시키는 단계와; 상기 금속성 스페이서와 기판간을 전자파 접지용 와이어로 연결하는 단계와; 상기 금속성 스페이서상에 디모듈레이터 칩을 부착하는 단계와; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와; 상기 기판상의 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자파 접지용 와이어를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계로 이루어지는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예에 따른 반도체 패키지는: 기판과; 이 기판상에 부착되는 RF칩과; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와; 상기 RF칩 상에 필름 어드헤시브에 의하여 부착되는 전자기파 차폐용 시트와; 상기 전자기파 차폐용 시트에 부착되는 디모듈레이터 칩과; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와; 상기 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자기파 차폐용 시트를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지를 포함하여 구성된 것을 특징으로 한다.
바람직한 구현예로서, 상기 전자기파 차폐용 시트는 자기장을 차폐하는 페라이트 자성물질을 포함하는 전도성 금속 시트인 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예에 따른 반도체 패키지 제조 방법은: 기판의 제공단계와; 상기 기판상에 RF칩을 부착하는 단계와; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 단계와; 상기 RF칩 상에 필름 어드헤시브를 이용하여 전자기파 차폐용 시트를 부착하는 단계와; 상기 전자기파 차폐용 시트상에 접착수단을 이용하여 디모듈레이터 칩을 부착하는 단계와; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와; 상기 기판상의 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자기파 차폐용 시트를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계로 이루어지는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예에 따른 반도체 패키지는: 기판과; 이 기판상에 부착되는 RF칩과; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와; 상기 기판상의 RF칩과 제1와이어를 몰딩하는 전자기파 차폐용 몰딩체와; 상기 전자기파 차폐용 몰딩체상에 접착수단으로 부착되는 디모듈레이터 칩과; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와; 상기 전자기파 차폐용 몰딩체, 디모듈레이터 칩, 제2와이어를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지를 포함하여 구성된 것을 특징으로 한다.
바람직한 구현예로서, 상기 전자기파 차폐용 몰딩체는 몰딩 컴파운드 수지에 페라이트 분말이 RF 칩의 종류에 따라 틀린 주파수에 맞추어 그 조성을 달리하며 혼합된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예에 따른 반도체 패키 지는: 기판의 제공단계와; 상기 기판상에 RF칩을 부착하는 단계와; 상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 단계와; 상기 기판상의 RF칩과 제1와이어를 외부로 보이지 않게 전자기파 차폐용 몰딩체로 몰딩하는 단계와; 상기 전자기파 차폐용 몰딩체상에 접착수단으로 디모듈레이터 칩을 부착하는 단계와; 상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와; 상기 기판상의 전자기파 차폐용 몰딩체, 디모듈레이터 칩, 제2와이어를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 RF칩과 디모듈레이터 칩이 적층 구성되는 반도체 패키지에 있어서, RF칩에서 발생되는 전자파 내지 자기장이 디모듈레이터로 전달되는 것을 차폐시킬 수 있도록 한 점에 주안점이 있다.
여기서 본 발명에 따른 반도체 패키지에 대한 제1실시예를 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제1실시예를 나타내는 단면도이다.
제1실시예에 따른 반도체 패키지는 RF칩에서 발생되는 전자파를 기판쪽으로 접지 방출시킬 수 있도록 한 점에 특징이 있다.
먼저, 기판(10)의 제공단계로서, 이 기판(10)은 인쇄회로기판, 회로필름 등 제한되지 않는다.
상기 기판(10)이 제조라인상에 제공된 후, RF칩(12)을 기판(10)상의 칩탑재영역에 접착수단을 이용하여 부착시키는 바, 상기 RF칩(12)은 통신장비에 탑재되었을 때, 동작중에 전자파 및 자기장을 많이 발산하는 칩으로 알려져 있다.
다음으로, 상기 기판(10)의 본딩영역(예를들어, 인쇄회로기판의 상면을 통해 노출된 와이어 본딩용 전도성 패턴)과, 상기 RF칩(12)의 본딩패드간을 제1와이어(14)로 신호 교환 가능하게 연결하게 된다.
이어서, 상기 RF칩(12) 상에 일종의 접착수단인 필름 어드헤시브(16)를 이용하여 전자파 차폐용 금속성 스페이서(18)를 부착시키는 바, 전자파 차폐용 금속성 스페이서(18)의 저면에 필름 어드헤시브(16)가 미리 부착된 상태에서, 필름 어드헤시브(16)의 저면을 RF칩(12)상에 접착시킴에 따라, 전자파 차폐용 금속성 스페이서(18)가 RF칩(12)상에 적층되며 부착된다.
바람직하게는, 상기 전자파 차폐용 금속성 스페이서(18)는 반도체 칩을 제조하기 위한 웨이퍼의 표면에 전도성 금속막을 코팅시킨 것으로 채택된다.
다음으로, 상기 전자파 차폐용 금속성 스페이서(18)와 상기 기판(10)의 본딩영역(예를들어, 인쇄회로기판의 상면을 통해 노출시킨 접지용 와이어를 위한 전도성패턴)간을 전자파 접지용 와이어(20)로 연결하게 된다.
연이어, 상기 전자파 차폐용 금속성 스페이서(18)의 상면에 접착수단을 이용하여 디모듈레이터 칩(22)을 부착하는 바, 이 디모듈레이터 칩(22)은 전술한 바와 같이 디지탈 정보처리용 디바이스로서 전자파에 매우 민감한 특성을 가지는 칩으로 알려져 있다.
다음으로, 상기 기판(10)의 본딩영역과 상기 디모듈레이터 칩(22)의 본딩패드간을 제2와이어(24)로 신호 교환 가능하게 연결하게 된다.
마지막으로, 상기 RF칩(12), 금속성 스페이서(18), 디모듈레이터 칩(22), 제1 및 제2와이어(14,24), 전자파 접지용 와이어(20) 등을 외부로부터 보호하기 위하여 기판의 몰딩영역이 몰딩수지(26)로 몰딩되는 단계가 진행됨으로써, 본 발명의 제1실시예에 따른 반도체 패키지(100)가 완성된다.
이러한 본 발명의 제1실시예에 따른 반도체 패키지(100)에서, RF칩(12)에서 발산된 전자파가 그 위쪽의 전자파 차폐용 금속성 스페이서(18)로 흡수되어 접지용 와이어(20)를 통하여 기판(10)으로 접지되어 방출됨으로써, 전자파에 민감한 디모듈레이터 칩(22)의 손상을 용이하게 방지할 수 있게 된다.
여기서 본 발명에 따른 반도체 패키지에 대한 제2실시예를 설명하면 다음과 같다.
첨부한 도 2은 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제2실시예를 나타내는 단면도이다.
제2실시예에 따른 반도체 패키지는 RF칩에서 발생되는 자기장을 차폐하는 것을 주목적으로 하고, 전자파를 차폐하는 것을 부목적으로 한다.
먼저, 제조라인상에 기판(10)이 제공된 후, RF칩(12)을 기판(10)상의 칩탑재영역에 접착수단을 이용하여 부착시키는 바, 전술한 바와 같이 상기 RF칩(12)은 통신장비에 탑재되었을 때, 동작중에 전자파 및 자기장을 많이 발산하는 칩으로 알려 져 있다.
이어서, 상기 기판(10)의 본딩영역(예를들어, 인쇄회로기판의 상면을 통해 노출된 와이어 본딩용 전도성 패턴)과, 상기 RF칩(12)의 본딩패드간을 제1와이어(14)로 신호 교환 가능하게 연결하게 된다.
다음으로, 상기 RF칩(12) 상에 일종의 접착수단인 필름 어드헤시브(16)를 이용하여 전자기파 차폐용 시트(28)를 부착시키는 바, 전자기파 차폐용 시트(28)의 저면에 필름 어드헤시브(16)가 미리 부착된 상태에서, 필름 어드헤시브(16)의 저면을 RF칩(12)상에 접착시킴에 따라, 전자기파 차폐용 시트(28)가 RF칩(12)상에 적층되며 부착된다.
바람직하게는, 상기 전자기파 차폐용 시트(28)는 자기장을 차폐하는 페라이트 자성물질을 포함하는 전도성 금속 시트로서, 전자파를 차폐하는 역할을 하는 동시에 자기장을 흡수하는 역할을 한다.
이때, 상기 전자기파 차폐용 시트(28)는 전자파를 외부로 접지 방출시키지 않고 차폐하게 되고, 자기장을 흡수하는 역할을 하게 되므로, 기판과 와이어 본딩을 하지 않는다.
다음으로, 상기 전자파 차폐용 시트(28)의 상면에 접착수단을 이용하여 디모듈레이터 칩(22)을 부착하는 바, 이 디모듈레이터 칩(22)은 전술한 바와 같이 디지탈 정보처리용 디바이스로서 전자파에 매우 민감한 특성을 가지는 칩으로 알려져 있다.
연이어, 상기 기판(10)의 본딩영역과 상기 디모듈레이터 칩(22)의 본딩패드 간을 제2와이어(24)로 신호 교환 가능하게 연결하게 된다.
마지막으로, 상기 RF칩(12), 디모듈레이터 칩(22), 제1 및 제2와이어(14,24), 전자기파 차폐용 시트(28) 등을 외부로부터 보호하기 위하여 기판(10)의 몰딩영역이 몰딩수지(26)로 몰딩되는 단계가 진행됨에 따라, 본 발명의 제2실시예에 따른 반도체 패키지(200)가 완성된다.
이러한 본 발명의 제2실시예에 따른 반도체 패키지에서, RF칩에서 발산된 전자파가 그 위쪽의 전자기파 차폐용 시트에서 차폐되고, 동시에 자기장이 흡수되어, 전자파에 민감한 디모듈레이터 칩의 손상을 용이하게 방지할 수 있게 된다.
여기서 본 발명에 따른 반도체 패키지에 대한 제3실시예를 설명하면 다음과 같다.
첨부한 도 3은 본 발명에 따른 반도체 패키지 및 그 제조 방법의 제3실시예를 나타내는 단면도이다.
제3실시예에 따른 반도체 패키지(300)도 제2실시예와 같이 RF칩에서 발생되는 자기장을 차폐하는 것을 주목적으로 하고, 전자파를 차폐하는 것을 부목적으로 한다.
먼저, 제조라인상에 기판(10)이 제공된 후, RF칩(12)을 기판(10)상의 칩탑재영역에 접착수단을 이용하여 부착시키는 바, 전술한 바와 같이 상기 RF칩(12)은 통신장비에 탑재되었을 때, 동작중에 전자파 및 자기장을 많이 발산하는 칩으로 알려져 있다.
이어서, 상기 기판(10)의 본딩영역(예를들어, 인쇄회로기판의 상면을 통해 노출된 와이어 본딩용 전도성 패턴)과, 상기 RF칩(12)의 본딩패드간을 제1와이어(14)로 신호 교환 가능하게 연결하게 된다.
다음으로, 상기 기판(10)상의 RF칩(12)과 제1와이어(14)를 전자기파 차폐용 몰딩체(30)로 1차 몰딩을 하게 된다.
이때, 상기 전자기파 차폐용 몰딩체(30)는 몰딩 컴파운드 수지에 페라이트 분말이 RF 칩의 종류에 따라 서로 다른 주파수에 맞추어 그 조성을 달리하며 혼합된 것으로서, 전자파를 차폐하는 기능과 함께 자기장을 흡수하는 역할을 하게 된다.
다음으로, 상기 전자기파 차폐용 몰딩체(30)상에 접착수단을 이용하여 디모듈레이터 칩(22)을 부착시키고, 상기 기판(10)의 본딩영역과 상기 디모듈레이터 칩(22)의 본딩패드간을 제2와이어(24)로 연결하게 된다.
마지막으로, 상기 전자기파 차폐용 몰딩체(30), 디모듈레이터 칩(22), 제2와이어(24) 등을 외부로부터 보호하기 위하여 기판(10)의 몰딩영역이 몰딩수지(26)로 몰딩되는 단계가 진행됨에 따라, 본 발명의 제3실시예에 따른 반도체 패키지(300)가 완성된다.
이러한 본 발명의 제3실시예에 따른 반도체 패키지에서, RF칩(12)에서 발산된 전자파가 그 위쪽의 전자기파 차폐용 몰딩체로 차폐되는 동시에 자기장이 흡수되어, 전자파에 민감한 디모듈레이터 칩의 손상을 용이하게 방지할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조 방법에 의하면, RF 칩과 디모듈레이터 칩이 서로 적층 부착되는 반도체 패키지에서 RF칩과 디모듈레이터 칩 사이에 전자파 차폐수단 또는 자기장 차폐수단을 배치하여, RF칩에서 발산되는 전자파 또는 자기장이 디모듈레이터 칩으로 전달되는 것을 차단할 수 있도록 함으로써, 디모듈레이터 칩의 손상을 용이하게 방지할 수 있다.

Claims (9)

  1. 기판과;
    상기 기판상에 부착되는 RF칩과;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와;
    상기 RF칩 상에 필름 어드헤시브에 의하여 부착되는 전자파 차폐용 금속성 스페이서와;
    상기 금속성 스페이서와 기판간에 연결되는 전자파 접지용 와이어와;
    상기 금속성 스페이서상에 부착되는 디모듈레이터 칩과;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와;
    상기 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자파 접지용 와이어를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지;
    를 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기 전자파 차폐용 금속성 스페이서는 웨이퍼의 표면에 전도성 금속막을 코팅시킨 것을 특징으로 하는 반도체 패키지.
  3. 기판의 제공단계와;
    상기 기판상에 RF칩을 접착수단으로 이용하여 실장하는 RF 칩 부착 단계와;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 단계와;
    상기 RF칩 상에 필름 어드헤시브를 이용하여 전자파 차폐용 금속성 스페이서를 부착시키는 단계와;
    상기 금속성 스페이서와 기판간을 전자파 접지용 와이어로 연결하는 단계와;
    상기 금속성 스페이서상에 디모듈레이터 칩을 부착하는 단계와;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와;
    상기 기판상의 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자파 접지용 와이어를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 기판과;
    상기 기판상에 부착되는 RF칩과;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와;
    상기 RF칩 상에 필름 어드헤시브에 의하여 부착되는 전자기파 차폐용 시트와;
    상기 전자기파 차폐용 시트에 부착되는 디모듈레이터 칩과;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와;
    상기 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자기파 차폐용 시트를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지;
    를 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 4에 있어서, 상기 전자기파 차폐용 시트는 자기장을 차폐하는 페라이트 자성물질을 포함하는 전도성 금속 시트인 것을 특징으로 하는 반도체 패키지.
  6. 기판의 제공단계와;
    상기 기판상에 RF칩을 부착하는 단계와;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 단계와;
    상기 RF칩 상에 필름 어드헤시브를 이용하여 전자기파 차폐용 시트를 부착하는 단계와;
    상기 전자기파 차폐용 시트상에 접착수단을 이용하여 디모듈레이터 칩을 부착하는 단계와;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와;
    상기 기판상의 RF칩, 금속성 스페이서, 디모듈레이터 칩, 제1 및 제2와이어, 전자기파 차폐용 시트를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 기판과;
    상기 기판상에 부착되는 RF칩과;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간에 연결되는 제1와이어와;
    상기 기판상의 RF칩과 제1와이어를 몰딩하는 전자기파 차폐용 몰딩체와;
    상기 전자기파 차폐용 몰딩체상에 접착수단으로 부착되는 디모듈레이터 칩과;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간에 연결되는 제2와이어와;
    상기 전자기파 차폐용 몰딩체, 디모듈레이터 칩, 제2와이어를 외부로부터 보호하기 위하여 기판상에 몰딩되는 몰딩수지;
    를 포함하여 구성된 것을 특징으로 하는 반도체 패키지.
  8. 청구항 7에 있어서, 상기 전자기파 차폐용 몰딩체는 몰딩 컴파운드 수지에 페라이트 분말이 RF 칩의 종류에 따라 틀린 주파수에 맞추어 그 조성을 달리하며 혼합된 것을 특징으로 하는 반도체 패키지.
  9. 기판의 제공단계와;
    상기 기판상에 RF칩을 부착하는 단계와;
    상기 기판의 본딩영역과 상기 RF칩의 본딩패드간을 제1와이어로 연결하는 ㄷ단계와;
    상기 기판상의 RF칩과 제1와이어를 외부로 보이지 않게 전자기파 차폐용 몰딩체로 몰딩하는 단계와;
    상기 전자기파 차폐용 몰딩체상에 접착수단으로 디모듈레이터 칩을 부착하는 단계와;
    상기 기판의 본딩영역과 상기 디모듈레이터 칩의 본딩패드간을 제2와이어로 연결하는 단계와;
    상기 기판상의 전자기파 차폐용 몰딩체, 디모듈레이터 칩, 제2와이어를 외부로부터 보호하기 위하여 몰딩수지로 몰딩하는 단계;
    로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020060111496A 2006-11-13 2006-11-13 반도체 패키지 및 그 제조 방법 KR100792145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111496A KR100792145B1 (ko) 2006-11-13 2006-11-13 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111496A KR100792145B1 (ko) 2006-11-13 2006-11-13 반도체 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100792145B1 true KR100792145B1 (ko) 2008-01-04

Family

ID=39216888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111496A KR100792145B1 (ko) 2006-11-13 2006-11-13 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100792145B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877345A (zh) * 2009-04-28 2010-11-03 大日本印刷株式会社 半导体装置及金属屏蔽板的制造方法
KR101004684B1 (ko) * 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
KR101174817B1 (ko) 2011-10-12 2012-08-17 주식회사 라온텍 알에프 반도체 칩을 내장한 패키지
US9159651B2 (en) 2013-04-01 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor packages having TSV and adhesive layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033444A (ja) 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 半導体装置
KR20060031942A (ko) * 2004-10-11 2006-04-14 삼성전기주식회사 트랜스퍼 몰드 쉴드형 ｒｆ모듈

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033444A (ja) 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 半導体装置
KR20060031942A (ko) * 2004-10-11 2006-04-14 삼성전기주식회사 트랜스퍼 몰드 쉴드형 ｒｆ모듈

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004684B1 (ko) * 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
US8310062B2 (en) 2008-12-26 2012-11-13 Hynix Semiconductor Inc. Stacked semiconductor package
CN101877345A (zh) * 2009-04-28 2010-11-03 大日本印刷株式会社 半导体装置及金属屏蔽板的制造方法
KR101174817B1 (ko) 2011-10-12 2012-08-17 주식회사 라온텍 알에프 반도체 칩을 내장한 패키지
US9159651B2 (en) 2013-04-01 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor packages having TSV and adhesive layer

Similar Documents

Publication Publication Date Title
US9768154B2 (en) Semiconductor package and manufacturing method therefor
US8049320B2 (en) Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
US7928538B2 (en) Package-level electromagnetic interference shielding
US9595454B2 (en) Semiconductor device including electromagnetic absorption and shielding
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
US10854559B2 (en) Methods and modules related to shielded lead frame packages
US7728417B2 (en) Integrated circuit package system including shield
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
US9318403B2 (en) Integrated circuit packaging system with magnetic film and method of manufacture thereof
US9947606B2 (en) Semiconductor device including electromagnetic absorption and shielding
US7964953B2 (en) Stacked type chip package structure
KR100792145B1 (ko) 반도체 패키지 및 그 제조 방법
US20150123251A1 (en) Semiconductor package
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
KR20170057692A (ko) 반도체 패키지 및 그 제조 방법
JP2005268793A (ja) 電磁障害減衰システム及び方法
US20140353850A1 (en) Semiconductor package and fabrication method thereof
US20160081234A1 (en) Package structure
CN106373926B (zh) 封装结构及屏蔽件与其制法
KR102240759B1 (ko) 전자 장치 및 그 제조 방법
JPH08255811A (ja) 電子部品の接続装置
CN110416186B (zh) 制造电磁屏蔽物的方法
EP4163969A1 (en) Electronic device and chip packaging method
KR102176570B1 (ko) 전자 장치 및 그 제조 방법
US6414383B1 (en) Very low magnetic field integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13