JPH08255811A - 電子部品の接続装置 - Google Patents
電子部品の接続装置Info
- Publication number
- JPH08255811A JPH08255811A JP5702895A JP5702895A JPH08255811A JP H08255811 A JPH08255811 A JP H08255811A JP 5702895 A JP5702895 A JP 5702895A JP 5702895 A JP5702895 A JP 5702895A JP H08255811 A JPH08255811 A JP H08255811A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- semiconductor chip
- wiring board
- shield member
- connecting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ノイズ除去部品を用いることなく、耐ノイズ
性に優れた電子部品の接続を行う。 【構成】 絶縁基板１１上にエッチングにより形成され
た配線パターン１２を固着して配線基板１３を形成す
る。次に、ボンディングパッド１４上にバンプ１５が形
成された半導体チップ１６を、導電性接着剤１７によ
り、配線基板１３の所定の位置にフェースダウンで接続
する。絶縁性を有する磁性体粉末１８が分散・混入され
たエポキシなどの樹脂を用いて、半導体チップ１６と配
線基板１３の間隙および半導体チップ１６の側面を覆う
ようにして封止を行う。半導体チップ１６のボンディン
グパッド１４の周囲が絶縁性を有する磁性体粉末１８に
より覆われるため、ボンディングパッド１４から発生す
る放射ノイズが吸収できる。
性に優れた電子部品の接続を行う。 【構成】 絶縁基板１１上にエッチングにより形成され
た配線パターン１２を固着して配線基板１３を形成す
る。次に、ボンディングパッド１４上にバンプ１５が形
成された半導体チップ１６を、導電性接着剤１７によ
り、配線基板１３の所定の位置にフェースダウンで接続
する。絶縁性を有する磁性体粉末１８が分散・混入され
たエポキシなどの樹脂を用いて、半導体チップ１６と配
線基板１３の間隙および半導体チップ１６の側面を覆う
ようにして封止を行う。半導体チップ１６のボンディン
グパッド１４の周囲が絶縁性を有する磁性体粉末１８に
より覆われるため、ボンディングパッド１４から発生す
る放射ノイズが吸収できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップあるい
は表面が平坦性を有する複合部品などを、フェースダウ
ンにより配線基板に接続するフリップチップ電子部品の
接続装置に関する。
は表面が平坦性を有する複合部品などを、フェースダウ
ンにより配線基板に接続するフリップチップ電子部品の
接続装置に関する。
【０００２】
【従来の技術】近年、高度情報化社会の進展に伴ない、
通信分野においては、携帯電話などの移動体通信機器が
急速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。これらに対応するため、特に半導体を配
線基板に実装する方法としては、半導体チップをフェー
スダウンにより配線基板に接続するフリップチップ接続
が、小型化・高速化に有効な実装方法として用いられて
いる。
通信分野においては、携帯電話などの移動体通信機器が
急速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。これらに対応するため、特に半導体を配
線基板に実装する方法としては、半導体チップをフェー
スダウンにより配線基板に接続するフリップチップ接続
が、小型化・高速化に有効な実装方法として用いられて
いる。
【０００３】図７を用い、従来のフリップチップ部品の
接続方法について説明する。アルミナ、ガラスエポキシ
などの絶縁基板１上にエッチング法などにより形成され
た銅などの配線パターン２を固着して配線基板３を形成
する。ボンディングパッド４上に半田などの金属突起
（バンプ）５を形成された半導体チップ６を、リフロー
半田付け法、熱圧着法などの手法を用いてフェースダウ
ンで接続し、最後に半導体チップ６の耐湿性の向上、機
械的強度の向上を目的として、エポキシなどの樹脂７に
より封止を行うものである。
接続方法について説明する。アルミナ、ガラスエポキシ
などの絶縁基板１上にエッチング法などにより形成され
た銅などの配線パターン２を固着して配線基板３を形成
する。ボンディングパッド４上に半田などの金属突起
（バンプ）５を形成された半導体チップ６を、リフロー
半田付け法、熱圧着法などの手法を用いてフェースダウ
ンで接続し、最後に半導体チップ６の耐湿性の向上、機
械的強度の向上を目的として、エポキシなどの樹脂７に
より封止を行うものである。
【０００４】ここで、特に通信機器のような高速・高周
波回路においては、ノイズの発生が問題となる。半導体
チップ６から引き出された信号線などの配線パターン２
が、放射ノイズのアンテナとして作用することが知られ
ている。１０ＭＨｚ以上の高周波領域においては、空間
での結合が急激に増加するため、高周波回路からの結合
によって電源系にノイズが放出されやすい。
波回路においては、ノイズの発生が問題となる。半導体
チップ６から引き出された信号線などの配線パターン２
が、放射ノイズのアンテナとして作用することが知られ
ている。１０ＭＨｚ以上の高周波領域においては、空間
での結合が急激に増加するため、高周波回路からの結合
によって電源系にノイズが放出されやすい。
【０００５】このようなノイズの対策としては、図７に
示したように、半導体チップ６から引き出された信号線
などの配線パターン２に対して直列に、フェライトビー
ズフィルタ８を介挿接続する方法が行われている。高周
波におけるフェライトの透磁率は、複素量として表すこ
とができるが、周波数が高くなるにつれて透磁率μ′成
分の分散現象を生じ、その値は低下してくる。それに伴
い、虚数部である透磁率μ″が相対的に高くなり、μ″
／μ′で表されるコア損失（ｔａｎδ）が増大する。こ
れを利用し、高周波の伝導ノイズをμ′成分によりフェ
ライトコア内に誘導し、その誘導された高周波ノイズを
μ″成分によりコア内で吸収し、放射ノイズを抑制する
ものである。
示したように、半導体チップ６から引き出された信号線
などの配線パターン２に対して直列に、フェライトビー
ズフィルタ８を介挿接続する方法が行われている。高周
波におけるフェライトの透磁率は、複素量として表すこ
とができるが、周波数が高くなるにつれて透磁率μ′成
分の分散現象を生じ、その値は低下してくる。それに伴
い、虚数部である透磁率μ″が相対的に高くなり、μ″
／μ′で表されるコア損失（ｔａｎδ）が増大する。こ
れを利用し、高周波の伝導ノイズをμ′成分によりフェ
ライトコア内に誘導し、その誘導された高周波ノイズを
μ″成分によりコア内で吸収し、放射ノイズを抑制する
ものである。
【０００６】図７においては、チップタイプのフェライ
トビーズフィルタ８を例に挙げて説明したが、その他、
コンデンサ、インダクタを使用しても、同様の効果を得
ることができる。この場合、一般的にはコンデンサとイ
ンダクタを組み合わせたフィルタを構成して用いる場合
が多い。
トビーズフィルタ８を例に挙げて説明したが、その他、
コンデンサ、インダクタを使用しても、同様の効果を得
ることができる。この場合、一般的にはコンデンサとイ
ンダクタを組み合わせたフィルタを構成して用いる場合
が多い。
【０００７】このように、高速や高周波回路において
は、ノイズ対策は不可欠であり、従来はノイズを抑制す
るためのノイズ除去部品を用いることにより、その対応
を行ってきた。従って、半導体チップ６をフリップチッ
プ実装法を用いて高密度に実装しても、部品点数の増大
から回路基板の小型化には限界があり、通信機器などに
おける小型化の妨げとなっていた。また、半導体チップ
６の実装構造に限らず、高速や高周波回路においては、
他の電子部品でも同様の不具合があった。
は、ノイズ対策は不可欠であり、従来はノイズを抑制す
るためのノイズ除去部品を用いることにより、その対応
を行ってきた。従って、半導体チップ６をフリップチッ
プ実装法を用いて高密度に実装しても、部品点数の増大
から回路基板の小型化には限界があり、通信機器などに
おける小型化の妨げとなっていた。また、半導体チップ
６の実装構造に限らず、高速や高周波回路においては、
他の電子部品でも同様の不具合があった。
【０００８】
【発明が解決しようとする課題】上記した従来の電子部
品の接続装置では、ノイズの発生を防止することができ
ず、所望の回路に加えて、ノイズ除去部品を用いる必要
があり、回路基板の小型化の妨げになる、という問題が
あった。
品の接続装置では、ノイズの発生を防止することができ
ず、所望の回路に加えて、ノイズ除去部品を用いる必要
があり、回路基板の小型化の妨げになる、という問題が
あった。
【０００９】この発明は、ノイズ除去部品を用いること
なく、耐ノイズ性に優れた電子部品の接続装置を提供す
ることを目的とする。
なく、耐ノイズ性に優れた電子部品の接続装置を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】この発明による電子部品
の接続装置は、絶縁基板に回路パターンを固着した配線
基板と、主面に前記回路パターンの所望箇所に電気的に
接続するためのボンディングパッドを有する電子部品
と、フェースダウンにより前記電子部品を前記回路パタ
ーンの所望箇所に電気的に接続するための接続部材と、
前記電子部品と前記配線基板の間隙内に配置された電波
吸収または電波反射を行うためのシールド部材とからな
ることを特徴とする。
の接続装置は、絶縁基板に回路パターンを固着した配線
基板と、主面に前記回路パターンの所望箇所に電気的に
接続するためのボンディングパッドを有する電子部品
と、フェースダウンにより前記電子部品を前記回路パタ
ーンの所望箇所に電気的に接続するための接続部材と、
前記電子部品と前記配線基板の間隙内に配置された電波
吸収または電波反射を行うためのシールド部材とからな
ることを特徴とする。
【００１１】
【作用】上述した構成により、電子部品のボンディング
パッドの周囲が、絶縁性を有するシールド部材により覆
われるため、高周波用の電子部品のボンディングパッド
から発生する放射ノイズが吸収できる。これにより新た
なノイズ除去部品を用いることなく、耐ノイズ性に優
れ、かつ小型な電子部品の接続装置を実現することがで
きる。
パッドの周囲が、絶縁性を有するシールド部材により覆
われるため、高周波用の電子部品のボンディングパッド
から発生する放射ノイズが吸収できる。これにより新た
なノイズ除去部品を用いることなく、耐ノイズ性に優
れ、かつ小型な電子部品の接続装置を実現することがで
きる。
【００１２】
【実施例】以下、この発明の実施例について図面を参照
しながら詳細に説明する。図１は、この発明の一実施例
を説明するための構成図である。図１において、アルミ
ナ、ガラスエポキシ樹脂などの絶縁基板１１上にエッチ
ング法などにより形成された銅などの配線パターン１２
を固着して配線基板１３を形成する。次に、ボンディン
グパッド１４上に金などのバンプ１５がメッキ法、ボー
ルバンプ法などにより形成された半導体チップ１６を、
導電性接着剤１７により、配線基板１３の所定の位置に
フェースダウンで接続する。その後に、フェライトなど
の絶縁性を有する磁性体粉末１８が分散・混入されたエ
ポキシ樹脂などの封止樹脂１９を用いて、半導体チップ
１６と配線基板１３の間隙および半導体チップ１６の側
面を覆うようにして封止を行う。
しながら詳細に説明する。図１は、この発明の一実施例
を説明するための構成図である。図１において、アルミ
ナ、ガラスエポキシ樹脂などの絶縁基板１１上にエッチ
ング法などにより形成された銅などの配線パターン１２
を固着して配線基板１３を形成する。次に、ボンディン
グパッド１４上に金などのバンプ１５がメッキ法、ボー
ルバンプ法などにより形成された半導体チップ１６を、
導電性接着剤１７により、配線基板１３の所定の位置に
フェースダウンで接続する。その後に、フェライトなど
の絶縁性を有する磁性体粉末１８が分散・混入されたエ
ポキシ樹脂などの封止樹脂１９を用いて、半導体チップ
１６と配線基板１３の間隙および半導体チップ１６の側
面を覆うようにして封止を行う。
【００１３】このような接続構造をとることにより、半
導体チップ１６のボンディングパッド１４の周囲が、絶
縁性を有する磁性体粉末１８により覆われるため、例え
ば高周波半導体チップを用いた場合に、ボンディングパ
ッド１４から発生する放射ノイズが、従来例に記載した
フェライトのノイズ吸収の原理から、封止樹脂１９中に
分散・混入された磁性体粉末１８によって吸収できる。
また、１つの半導体チップが複数の回路ブロックにより
構成されている場合、ボンディングパッドから発生する
放射ノイズ以外に、各回路ブロック間の干渉を防止する
という効果も得られる。
導体チップ１６のボンディングパッド１４の周囲が、絶
縁性を有する磁性体粉末１８により覆われるため、例え
ば高周波半導体チップを用いた場合に、ボンディングパ
ッド１４から発生する放射ノイズが、従来例に記載した
フェライトのノイズ吸収の原理から、封止樹脂１９中に
分散・混入された磁性体粉末１８によって吸収できる。
また、１つの半導体チップが複数の回路ブロックにより
構成されている場合、ボンディングパッドから発生する
放射ノイズ以外に、各回路ブロック間の干渉を防止する
という効果も得られる。
【００１４】ここで、フェライトのノイズ吸収効果につ
いて実験した結果を述べる。５０ＭＨｚ〜１８００ＭＨ
ｚの高周波信号の入出力端子を、それぞれ特性インピー
ダンス５０Ωで終端し、入力端子から出力端子までの距
離を約２０ｍｍ離して配置した。その一端の周囲を一面
のみ解放して金属板で囲み、解放部に被測定物を配置し
てノイズ除去効果を調べた。
いて実験した結果を述べる。５０ＭＨｚ〜１８００ＭＨ
ｚの高周波信号の入出力端子を、それぞれ特性インピー
ダンス５０Ωで終端し、入力端子から出力端子までの距
離を約２０ｍｍ離して配置した。その一端の周囲を一面
のみ解放して金属板で囲み、解放部に被測定物を配置し
てノイズ除去効果を調べた。
【００１５】フェライト粉末が分散・混入されたエポキ
シ樹脂を約１ｍｍの厚さで配置した場合、解放状態に比
べて、特に９００ＭＨｚ以上で約１０ｄＢノイズレベル
を低減することができた。また、厚さ約１ｍｍのフェラ
イト焼結体を配置した場合は、１ＧＨｚ以下で約１０ｄ
Ｂノイズレベルを低減することができ、それ以上の高周
波領域では効果が得られなかった。
シ樹脂を約１ｍｍの厚さで配置した場合、解放状態に比
べて、特に９００ＭＨｚ以上で約１０ｄＢノイズレベル
を低減することができた。また、厚さ約１ｍｍのフェラ
イト焼結体を配置した場合は、１ＧＨｚ以下で約１０ｄ
Ｂノイズレベルを低減することができ、それ以上の高周
波領域では効果が得られなかった。
【００１６】これは、焼結体のフェライトの透磁率が通
常６００〜１０００なのに対し、粉末形状のフェライト
の場合は、１０前後まで大幅に低下するため、ノイズ吸
収効果が、 μ（透磁率）×ｆ（周波数）＝一定 の関係にあることから、粉末形状はＧＨｚ帯域で、焼結
体はＭＨｚ帯域でそれぞれ効果が現れた。
常６００〜１０００なのに対し、粉末形状のフェライト
の場合は、１０前後まで大幅に低下するため、ノイズ吸
収効果が、 μ（透磁率）×ｆ（周波数）＝一定 の関係にあることから、粉末形状はＧＨｚ帯域で、焼結
体はＭＨｚ帯域でそれぞれ効果が現れた。
【００１７】この実施例の構造においては、フェライト
が粉末形状となるため、特にＧＨｚ帯域の高周波領域で
より大きなノイズ吸収効果が得られるが、配線基板１３
全体のシールドを考えた場合は、例えば金属キャップで
覆うなどの簡易的なシールド構造と併用することで、十
分なシールド効果を得ることができる。
が粉末形状となるため、特にＧＨｚ帯域の高周波領域で
より大きなノイズ吸収効果が得られるが、配線基板１３
全体のシールドを考えた場合は、例えば金属キャップで
覆うなどの簡易的なシールド構造と併用することで、十
分なシールド効果を得ることができる。
【００１８】ここで、封止樹脂１９中に分散・混入した
磁性体粉末１８の大きさは、バンプ１５の高さにより異
なるが、封止樹脂１９の流動性を考慮すると、バンプ１
５の高さの約１／３以下の粒径が望ましい。また、封止
樹脂１９中に磁性体粉末１８を混入する割合は、多いほ
どノイズ吸収効果が高まるが、封止樹脂１９の流動性が
損なわれない程度に抑える必要がある。
磁性体粉末１８の大きさは、バンプ１５の高さにより異
なるが、封止樹脂１９の流動性を考慮すると、バンプ１
５の高さの約１／３以下の粒径が望ましい。また、封止
樹脂１９中に磁性体粉末１８を混入する割合は、多いほ
どノイズ吸収効果が高まるが、封止樹脂１９の流動性が
損なわれない程度に抑える必要がある。
【００１９】また、この実施例において、半導体チップ
１６の接続方法として導電性接着剤１７を用いて説明し
たが、この接続方法についてはこの限りではなく、例え
ば半田バンプを用いた半田接続、封止樹脂の収縮力を利
用した圧接による接続など、いかなる接続法であっても
かまわない。
１６の接続方法として導電性接着剤１７を用いて説明し
たが、この接続方法についてはこの限りではなく、例え
ば半田バンプを用いた半田接続、封止樹脂の収縮力を利
用した圧接による接続など、いかなる接続法であっても
かまわない。
【００２０】次に、図２を用いこの発明の他の実施例に
ついて説明する。アルミナ、ガラスエポキシなどの絶縁
基板１１上に、エッチング法などにより形成された銅な
どの配線パターン１２を固着して配線基板１３を形成す
る。さらに、ボンディングパッド１４上に金などのバン
プ１５がメッキ法、ボールバンプ法などにより形成され
た半導体チップ１６を、導電性接着剤１７により、配線
基板１３の所定の位置にフェースダウンで接続する。
ついて説明する。アルミナ、ガラスエポキシなどの絶縁
基板１１上に、エッチング法などにより形成された銅な
どの配線パターン１２を固着して配線基板１３を形成す
る。さらに、ボンディングパッド１４上に金などのバン
プ１５がメッキ法、ボールバンプ法などにより形成され
た半導体チップ１６を、導電性接着剤１７により、配線
基板１３の所定の位置にフェースダウンで接続する。
【００２１】このとき、図３に示す半導体チップ１６の
ボンディングパッド１４に対向する位置に開口部２０を
有するフェライトなどの絶縁性を有する磁性体薄板２１
を、半導体チップ１６と配線基板１３の間に介在させ、
磁性体薄板２１に形成された開口部２０を通して、半導
体チップ１６と配線基板１３の間を電気的に接続する。
この接続を行うとき、開口部２０にあらかじめ導電性接
着剤などの導電性材料を印刷法などにより充填させてお
くと、より信頼性の高い接続が可能となる。その後に、
エポキシ樹脂などの封止樹脂１９を用いて、半導体チッ
プ１６と配線基板１３の間隙および半導体チップ１６の
側面を覆うように封止を行う。
ボンディングパッド１４に対向する位置に開口部２０を
有するフェライトなどの絶縁性を有する磁性体薄板２１
を、半導体チップ１６と配線基板１３の間に介在させ、
磁性体薄板２１に形成された開口部２０を通して、半導
体チップ１６と配線基板１３の間を電気的に接続する。
この接続を行うとき、開口部２０にあらかじめ導電性接
着剤などの導電性材料を印刷法などにより充填させてお
くと、より信頼性の高い接続が可能となる。その後に、
エポキシ樹脂などの封止樹脂１９を用いて、半導体チッ
プ１６と配線基板１３の間隙および半導体チップ１６の
側面を覆うように封止を行う。
【００２２】このような接続構造をとることにより、上
記した実施例と同様の効果を得ることができるが、ここ
では薄板状のフェライトを用いたため、特に上述した実
験結果から、ＭＨｚ帯域でより大きな効果が得られる。
記した実施例と同様の効果を得ることができるが、ここ
では薄板状のフェライトを用いたため、特に上述した実
験結果から、ＭＨｚ帯域でより大きな効果が得られる。
【００２３】図４は、この発明のもう一つの他の実施例
を説明するための断面図である。この実施例は図２の実
施例での、絶縁性を有する磁性体薄板の変えて、磁性体
膜を配線基板上に形成したものである。
を説明するための断面図である。この実施例は図２の実
施例での、絶縁性を有する磁性体薄板の変えて、磁性体
膜を配線基板上に形成したものである。
【００２４】図４において、配線基板１３上の半導体チ
ップ１６が接続されるランド部以外の部分に、印刷法な
どを用いてフェライトなどの絶縁性を有する磁性体膜４
１を形成する。次にボンディングパッド１４上に金など
のバンプ１５がメッキ法、ボールバンプ法などにより形
成された半導体チップ１６を、導電性接着剤１７によ
り、配線基板１３の所定の位置にフェースダウンで接続
し、最後に、エポキシ樹脂などの封止樹脂１９を用い
て、半導体チップ１６と配線基板１３の間隙および半導
体チップ１６の側面を覆うように封止を行ったものであ
る。
ップ１６が接続されるランド部以外の部分に、印刷法な
どを用いてフェライトなどの絶縁性を有する磁性体膜４
１を形成する。次にボンディングパッド１４上に金など
のバンプ１５がメッキ法、ボールバンプ法などにより形
成された半導体チップ１６を、導電性接着剤１７によ
り、配線基板１３の所定の位置にフェースダウンで接続
し、最後に、エポキシ樹脂などの封止樹脂１９を用い
て、半導体チップ１６と配線基板１３の間隙および半導
体チップ１６の側面を覆うように封止を行ったものであ
る。
【００２５】このような構造によっても、上記した各実
施例と同様の効果を得ることができる。なお、ここでは
磁性体膜４１を配線基板１３上に形成した例を示した
が、半導体チップ上に印刷法などで形成してもよい。
施例と同様の効果を得ることができる。なお、ここでは
磁性体膜４１を配線基板１３上に形成した例を示した
が、半導体チップ上に印刷法などで形成してもよい。
【００２６】上記した各実施例では半導体チップ１６の
接続方法として導電性接着剤１７を用いて説明したが、
これに限らず半田による接続などでも可能であり、接続
方法についてはこの限りではない。また、各実施例にお
いては、半導体チップ１６と配線基板１３の間に絶縁性
を有する磁性体を介在させた例を述べたが、例えば接
地、電源などの基準電位を有する金属などの電波反射部
材を介在させても、放射ノイズの防止効果をえることが
できる。
接続方法として導電性接着剤１７を用いて説明したが、
これに限らず半田による接続などでも可能であり、接続
方法についてはこの限りではない。また、各実施例にお
いては、半導体チップ１６と配線基板１３の間に絶縁性
を有する磁性体を介在させた例を述べたが、例えば接
地、電源などの基準電位を有する金属などの電波反射部
材を介在させても、放射ノイズの防止効果をえることが
できる。
【００２７】図５は、この発明のさらにもう一つの他の
実施例を示すものである。この実施例は、半導体チップ
１６と配線基板１３とを接続する接続部材に電波吸収部
材を被着したものである。
実施例を示すものである。この実施例は、半導体チップ
１６と配線基板１３とを接続する接続部材に電波吸収部
材を被着したものである。
【００２８】すなわち、半導体チップ１６を配線基板１
３上に、図６に示すエポキシ樹脂などの絶縁層５２中に
分散配置された金、半田などの金属粉末５３の表面に、
フェライトなどの絶縁性を有する磁性体膜５４を蒸着法
などにより被着させた異方性導電膜５１を介在させ、熱
圧着法などにより接続を行う。半導体チップ１６と配線
基板１３の電気的接続は、加圧により金属粉末５３の表
面に被着された磁性体膜５４の一部を破壊して、金属部
分を露出させることにより、電気的な接続を行う。
３上に、図６に示すエポキシ樹脂などの絶縁層５２中に
分散配置された金、半田などの金属粉末５３の表面に、
フェライトなどの絶縁性を有する磁性体膜５４を蒸着法
などにより被着させた異方性導電膜５１を介在させ、熱
圧着法などにより接続を行う。半導体チップ１６と配線
基板１３の電気的接続は、加圧により金属粉末５３の表
面に被着された磁性体膜５４の一部を破壊して、金属部
分を露出させることにより、電気的な接続を行う。
【００２９】このような接続構造をとることにより、半
導体チップ１６のボンディングパッド１４の周囲が、絶
縁性を有する磁性体膜５４により覆われるため、上記し
た各実施例と同様の効果を得ることができる。
導体チップ１６のボンディングパッド１４の周囲が、絶
縁性を有する磁性体膜５４により覆われるため、上記し
た各実施例と同様の効果を得ることができる。
【００３０】なお、ここでは金属粉末の表面に磁性体膜
５４を形成したが、金属粉末の表面に磁性体微粉末また
は、絶縁性樹脂中に磁性体微粉末を混入された磁性体膜
を被着させても同様の効果が得られる。また、接続部材
として異方性導電膜を用いずに、金属粉末のみで接続を
行う場合においても可能であり、同様の効果が得られ
る。
５４を形成したが、金属粉末の表面に磁性体微粉末また
は、絶縁性樹脂中に磁性体微粉末を混入された磁性体膜
を被着させても同様の効果が得られる。また、接続部材
として異方性導電膜を用いずに、金属粉末のみで接続を
行う場合においても可能であり、同様の効果が得られ
る。
【００３１】上記した各実施例は、半導体チップを例に
とって説明をしてきたが、例えば表面が平坦性を有し、
かつ表面に配線基板との接続用パッドを有する素子内蔵
基板などの複合部品であっても、同様の構造、効果を得
ることが可能であり、用いる電子部品は半導体チップに
限るものではない。
とって説明をしてきたが、例えば表面が平坦性を有し、
かつ表面に配線基板との接続用パッドを有する素子内蔵
基板などの複合部品であっても、同様の構造、効果を得
ることが可能であり、用いる電子部品は半導体チップに
限るものではない。
【００３２】このような構成にすることにより、半導体
チップなど電子部品の接続端子部の周囲に電波吸収部材
または電波反射部材が配置されているため、接続端子部
から発生する放射ノイズを吸収することができ、電気特
性に優れ、かつ小型な電子部品の接続を得ることができ
る。
チップなど電子部品の接続端子部の周囲に電波吸収部材
または電波反射部材が配置されているため、接続端子部
から発生する放射ノイズを吸収することができ、電気特
性に優れ、かつ小型な電子部品の接続を得ることができ
る。
【００３３】
【発明の効果】以上説明したように、この発明の電子部
品の接続装置によれば、ノイズ除去部品を用いることな
く、電気特性に優れ、かつ小型な電子部品の接続を得る
ことができる。
品の接続装置によれば、ノイズ除去部品を用いることな
く、電気特性に優れ、かつ小型な電子部品の接続を得る
ことができる。
【図面の簡単な説明】
【図１】この発明の一実施例を説明するための断面図。
【図２】この発明の他の実施例を説明するための断面
図。
図。
【図３】図２の主要部の部品を説明するための斜視図。
【図４】この発明のもう一つの他の実施例を説明するた
めの断面図。
めの断面図。
【図５】この発明のさらにもう一つの他の実施例を説明
するための断面図。
するための断面図。
【図６】図６の実施例の主要部分の一部を拡大して示し
た断面図。
た断面図。
【図７】従来のフリップチップ部品の接続方法について
説明するための断面図。
説明するための断面図。
１１…絶縁基板、１２…配線パターン、１３…配線基
板、１４…ボンディングパッド、１５…バンプ、１６…
半導体チップ、１７…導電性接着剤、１８…磁性体粉
末、１９…封止樹脂、２０…開口部、２１…磁性体薄
板、４１…磁性体膜、５１…異方性導電膜。
板、１４…ボンディングパッド、１５…バンプ、１６…
半導体チップ、１７…導電性接着剤、１８…磁性体粉
末、１９…封止樹脂、２０…開口部、２１…磁性体薄
板、４１…磁性体膜、５１…異方性導電膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 心平 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内
Claims (13)
- 【請求項１】 絶縁基板に回路パターンを固着して形成
してなる配線基板と、 主面に前記回路パターンの所望箇所に電気的に接続する
ためのボンディングパッドを有する電子部品と、 フェースダウンにより前記電子部品を前記回路パターン
の所望箇所に電気的に接続するための接続部材と、 前記電子部品と前記配線基板の間隙内に配置された電波
吸収または電波反射を行うためのシールド部材とから構
成してなることを特徴とする電子部品の接続装置。 - 【請求項２】 前記電波吸収を行うためのシールド部材
は、前記電子部品を前記配線基板に固着するための固着
部材内に分散配置してなることを特徴とする請求項１記
載の電子部品の接続装置。 - 【請求項３】 前記電波吸収または電波反射を行うため
のシールド部材は、前記配線基板上または内部の、少な
くとも前記電子部品が搭載される位置に、膜状に形成し
てなることを特徴とする請求項１記載の電子部品の接続
装置。 - 【請求項４】 前記電波吸収または電波反射を行うため
のシールド部材は、前記電子部品上または内部に、膜状
に形成してなることを特徴とする請求項１記載の電子部
品の接続装置。 - 【請求項５】 前記電波吸収または電波反射を行うため
のシールド部材は、前記配線基板と前記電子部品の間
に、薄板状部材として介在してなることを特徴とする請
求項１記載の電子部品の接続装置。 - 【請求項６】 前記膜状または薄板状に形成されたシー
ルド部材の、前記電子部品のボンディングパッド部に対
応する位置に、開口部を有してなることを特徴とする請
求項３または請求項４または請求項５記載の電子部品の
接続装置。 - 【請求項７】 前記電波吸収を行うためのシールド部材
は、前記接続部材に被着してなることを特徴とする請求
項１記載の電子部品の接続装置。 - 【請求項８】 前記接続部材は、金属粉末であることを
特徴とする請求項７記載の電子部品の接続装置。 - 【請求項９】 前記電波吸収を行うためのシールド部材
は、絶縁性を有する磁性体であることを特徴とする請求
項１記載の電子部品の接続装置。 - 【請求項１０】 前記絶縁性を有する磁性体は、フェラ
イトであることを特徴とする請求項１０記載の半導体チ
ップの接続装置。 - 【請求項１１】 前記電波反射を行うためのシールド部
材は、基準電位を有する金属であることを特徴とする請
求項１記載の電子部品の接続装置。 - 【請求項１２】 前記電子部品は、半導体チップである
ことを特徴とする請求項１記載の電子部品の接続装置。 - 【請求項１３】 前記電子部品は、複数個の素子を有す
る複合部品であることを特徴とする請求項１記載の電子
部品の接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5702895A JPH08255811A (ja) | 1995-03-16 | 1995-03-16 | 電子部品の接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5702895A JPH08255811A (ja) | 1995-03-16 | 1995-03-16 | 電子部品の接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255811A true JPH08255811A (ja) | 1996-10-01 |
Family
ID=13043988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5702895A Withdrawn JPH08255811A (ja) | 1995-03-16 | 1995-03-16 | 電子部品の接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08255811A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033623A1 (en) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| WO2005022451A1 (ja) * | 2003-09-01 | 2005-03-10 | Sony Corporation | Icカード及びその製造方法 |
| KR100708643B1 (ko) * | 2003-11-27 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| KR101028258B1 (ko) * | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | 자성체 분말을 혼입하는 반도체장치 및 그 제조방법 |
-
1995
- 1995-03-16 JP JP5702895A patent/JPH08255811A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033623A1 (en) * | 1999-10-29 | 2001-05-10 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| WO2005022451A1 (ja) * | 2003-09-01 | 2005-03-10 | Sony Corporation | Icカード及びその製造方法 |
| JP2005078442A (ja) * | 2003-09-01 | 2005-03-24 | Sony Corp | Ｉｃカード及びその製造方法 |
| US7451934B2 (en) | 2003-09-01 | 2008-11-18 | Sony Corporation | IC card and method for producing the same |
| US7883022B2 (en) | 2003-09-01 | 2011-02-08 | Sony Corporation | IC card and manufacturing method of the same |
| KR100708643B1 (ko) * | 2003-11-27 | 2007-04-17 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 |
| KR101028258B1 (ko) * | 2007-02-13 | 2011-04-11 | 가시오게산키 가부시키가이샤 | 자성체 분말을 혼입하는 반도체장치 및 그 제조방법 |
| US8110882B2 (en) | 2007-02-13 | 2012-02-07 | Casio Computer Co., Ltd. | Semiconductor device with magnetic powder mixed therein and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808878A (en) | Circuit substrate shielding device | |
| US9548279B2 (en) | Connection member, semiconductor device, and stacked structure | |
| JP3858854B2 (ja) | 積層型半導体装置 | |
| US6849936B1 (en) | System and method for using film deposition techniques to provide an antenna within an integrated circuit package | |
| JP3082905B2 (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| JP2003273571A (ja) | 素子間干渉電波シールド型高周波モジュール | |
| JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
| EP1577947A1 (en) | Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference | |
| JP4190111B2 (ja) | 高周波モジュール | |
| US6717255B2 (en) | Chip carrier for a high-frequency electronic package | |
| JPH08255811A (ja) | 電子部品の接続装置 | |
| JPH09116289A (ja) | ノイズ抑制型電子装置およびその製造方法 | |
| JP4057968B2 (ja) | 電子装置 | |
| KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
| JP3617684B2 (ja) | 回路基板装置 | |
| WO2002043135A1 (en) | Semiconductor device and its manufacturing method | |
| JPH09252191A (ja) | 回路基板装置 | |
| CN114121908A (zh) | 一种电子电路封装及电子设备 | |
| JPH08255993A (ja) | 回路基板のシールド装置 | |
| JP3528255B2 (ja) | 混成集積回路素子及びその製造方法 | |
| JP2003124701A (ja) | 高周波モジュール部品 | |
| CN100483661C (zh) | 防止芯片被干扰的封装方法及其封装结构 | |
| KR101607065B1 (ko) | 공통 모드 필터 및 그 제조 방법 | |
| JP2005079139A (ja) | 電子部品モジュール及びその製造方法 | |
| JP2000133765A (ja) | 高周波集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |