JP2005268793A - 電磁障害減衰システム及び方法 - Google Patents

電磁障害減衰システム及び方法 Download PDF

Info

Publication number
JP2005268793A
JP2005268793A JP2005072126A JP2005072126A JP2005268793A JP 2005268793 A JP2005268793 A JP 2005268793A JP 2005072126 A JP2005072126 A JP 2005072126A JP 2005072126 A JP2005072126 A JP 2005072126A JP 2005268793 A JP2005268793 A JP 2005268793A
Authority
JP
Japan
Prior art keywords
electromagnetic field
integrated circuit
attenuating
sealing compound
electromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005072126A
Other languages
English (en)
Inventor
James F Salzman
ジェームズ、エフ．サルツマン
Carl M Panasik
エム．パナシク カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2005268793A publication Critical patent/JP2005268793A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電磁障害を減衰させるためのシステムを提供する。
【解決手段】集積回路構造１０は、電流を流したときに電磁場を発生する１または複数の集積回路要素１４、２２、２６を含む。構造１０は、また、１または複数の集積回路要素１４、２２、２６を本質的に取り囲む封止コンパウンド２８を含む。封止コンパウンド２８は、１または複数の集積回路要素１４、２２、２６によって放射される電磁場を減衰させるように機能する電磁場減衰材料３２とパッケージング材料３０とを含む。電磁場減衰材料３２は、パッケージング材料３０の少なくとも一部分の中に含められる。
【選択図】図１

Description

本発明は、一般に集積回路に関するものであって、更に詳細には、電磁障害を減衰させるためのシステム及び方法に関する。
電気機器は、一般に、電場、磁場、あるいはそれら両方を組み合わせたもの（電磁場）を放射する。例えば、電気機器の内部に含まれる集積回路構造（例えば、集積回路チップ）は、１または複数の電場、磁場、あるいは電磁場を放射し、そのせいで、その電気機器がそれらの１または複数の場を放射することになる。１つの電気機器から放射される電磁場は、別の電気機器と干渉を起こす。この干渉は、電磁障害（ＥＭＩ）と呼ばれる。一例として、電気機器は、高周波（ＲＦ）信号、マイクロ波信号、あるいはその他の電磁波信号を放射し、それらが他の電気機器と干渉する。
更に、電子産業分野では電気機器のクロック速度の向上、電気機器でのＲＦ信号の使用、及び集積回路チップへの機能統合が進んでいる。これらもＲＭＩを増大させる因子となる。米国連邦通信委員会（ＦＣＣ）及びその他の国においても類似の機関が、電気機器が放射するＥＭＩ信号に許容レベルを設定している。ＥＭＩを制限する現状での１つの方法に、電気機器を特殊な金属製のシールド（例えば、金属容器、あるいは樹脂製容器に金属塗料を吹き付けたもの）に収容するものがある。この種のシールドはファラデー・シールド（Ｆａｒａｄａｙ ｓｈｉｅｌｄ）と呼ばれる。集積回路構造の段階では、それに対応する方法として、集積回路チップを金属で取り囲む方法がある。しかしながら、金属容器を使用する方法は、一般に、コストの点で問題であり、更に、電気機器の設計や製造上でも制約を課すことになる。更に、樹脂製容器に金属塗料を吹き付ける方法は、コスト高であるとともに、しばしば、電気機器の製造過程に余計な工程を追加することになる。
本発明に従えば、ＥＭＩを減衰させる従来の方法に付随する特定の欠点や問題点が解決する。１つの実施の形態では、集積回路構造は、１または複数の集積回路要素を含んでおり、それらの集積回路要素は、それらに電流を流したときに、電磁場を発生するように動作する。この構造は、また、前記１または複数の集積回路要素を本質的に取り囲む封止コンパウンドを含む。封止コンパウンドはパッケージング材料のほかに、前記１または複数の集積回路要素によって放射される電磁場を減衰させるように作用する電磁場減衰材料を含む。この電磁場減衰材料は、少なくともパッケージング材料の一部分の内部に取り付けられる。
本発明の特別な実施の形態は、１または複数の技術的特徴を有する。特定の実施の形態では、本発明は、集積回路構造（例えば、集積回路チップ）の集積回路要素によって放射される電磁場を、多分、集積回路構造から放射される電磁場及びそれらの放射された電磁場によって引き起こされる障害を減衰させることによって減衰させる。例えば、集積回路チップがより高い周波数のクロックで駆動されるようになり、そのため、集積回路チップから放射されるスペクトル・エネルギーは無視できない大きさになっている。特定の実施の形態では、集積回路構造の封止コンパウンド中に電磁場減衰用材料を含めることによって、このスペクトル・エネルギーを減衰させ、このエネルギーで引き起こされる妨害の可能性を減ずることができる。別の例として、集積回路チップは、互いに接近した回路や他の集積回路要素（例えば、互いに接近した金属配線）を含む場合がある。本発明は、集積回路の内部あるいは表面で、１本の金属配線から別の配線への好ましくない電磁結合を低減または解消させる手助けができる。
特定の実施の形態では、本発明は、高価な場合が多い電気機器を囲む特殊な金属製容器や金属スプレー塗料の必要性を低減または解消する。容器の代わりに、本発明の特定の実施の形態は、一般的なパッケージ・モールド工程に少しのコストを追加するだけで、通常のパッケージングに電気的な利益を提供する。例えば、本発明は、システム・レベル（例えば、電気機器を金属容器で囲んで、ファラデー・シールドを構成することによって）ではなく、パッケージ・レベルでＥＭＩを減らすことによって、全体的なＥＭＩを減少させる。特定の実施の形態では、本発明は、集積回路構造（例えば、集積回路チップ）全体を金属で囲む代わりに、もっとコスト効率の高い方法を提供する。特定の実施の形態では、本発明は、例えば、各々の集積回路構造から放射される電磁場を低減または解消させることによって、プリント回路基板上での１または複数の集積回路構造をより接近して配置させることを可能とする。更に、特別な実施の形態では、本発明は、例えば、平衡型相互接続トポロジー技術（ｂａｌａｎｃｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｏｐｏｌｏｇｙ ｔｅｃｈｎｉｑｕｅ）のような従来の方法に比べて、それよりも集積回路製作工程の変化に影響されない。
図１は、ＥＭＩを減衰させるための例示的集積回路構造の断面図である。構造１０は、集積回路チップなどの集積回路パッケージを含む。構造１０は、プリント回路基板上にマウントされ、電気機器に組み込まれて、特定の機能を提供する。あるいは構造１０は、任意のその他の適当な目的に使用することもできる。
例示した実施の形態では、構造１０は、集積回路ダイ２０を含む。１つのダイ２０しか示していないが、本発明は、必要に応じて任意の個数のダイ２０を含む構造１０もその範囲に含んでいる。ダイ２０は、必要に応じて任意のサイズ及び形状のものでよい。ダイ２０は、１または複数のボンディング・パッド２２を含むことができる。例えば、ボンディング・パッド２２はダイ２０の表面上に堆積またはその他の方法で形成される。図示されたボンディング・パッド２２は、ダイ２０の表面２２から持ち上がったように示されているが、ボンディング・パッド２２は、ダイ２０の表面に、内部に、あるいは表面下に堆積または特別な要求に従ってその他の方法で形成することができるし、あるいはダイに付属させることもできる。１つの実施の形態では、ボンディング・パッド２２は、およそ１００μｍ×１００μｍの面積を占めるが、ボンディング・パッド２２は、任意のサイズ及び形状を有することができる。ボンディング・パッドとして説明したが、ボンディング・パッド２２は、構造１０内部で、その中へ、あるいはその外へ電気的接続を提供するための任意の部品であるか、あるいはそういったものを含むこともできる。
特定の実施の形態では、構造１０は、シリコン、セラミック、グラスファイバ、あるいはその他の適当な層１２を含み、それに対してダイ２０がマウントされる。基板層１２は、集積回路構造１０に付属する回路を含むことができ、また、例えば、誘電体あるいはその他の適当な材料で囲むことができる。特定の実施の形態では、基板層１２は、標準的なラミネート材料を含む。基板層１２は、必要に応じて、任意の適当な寸法を有することができる。基板層１２は、例えば、構造１０の内部で、その中へ、あるいは外へ電気的接続を提供するために使用される１または複数のリード１４を含む。
特定の実施の形態では、１または複数のはんだバンプ１６が基板層１２の表面に取り付けられる。例えば、はんだバンプ１６は、構造１０をプリント回路基板あるいはその他の適当な構造と結合するために用いられ、それによって、プリント回路基板あるいはその他の適当な構造に付属する回路と、構造１０に付属する回路との間に電気的接続を提供する。例えば、はんだバンプ１６がプリント回路基板またはその他の適当な構造と基板層１２の両方で金属またはその他の導電性材料に接触することによって、はんだバンプ１６は、プリント回路基板またはその他の適当な構造と、構造１０とに付属する回路間に電気的接続を提供する。例えば、はんだバンプ１６は、電力及びアースを供給するために、信号インタフェースを供給するために、あるいはその他の適当な目的のために使用される。
特定の実施の形態では、はんだバンプ１６は、錫−鉛、高鉛（ｈｉｇｈ ｌｅａｄ）、あるいは無鉛、銅、アルミニウム、タングステン、あるいはその他の適当な金属または金属合金を含むことができる。本発明は、必要に応じて任意の適当な材料を含むはんだバンプ１６をその範囲に含む。はんだバンプ１６は、任意の形状及び材料密度を有することができる。図面には同じサイズに示してあるが、はんだバンプ１６は、適切なものであれば寸法の違うものが混在しても構わない。更に、特定の個数のはんだバンプ１６が示されているが、構造１０は、必要に応じて適当な個数のはんだバンプ１６を含むことができる。更に、はんだバンプ１６は、任意の適当なピッチ（すなわち、はんだバンプ１６相互の中心間距離）を有することができる。
はんだバンプ１６が示されているが、本発明は、構造１０をプリント回路基板あるいはその他の適当な構造に結合して、プリント回路基板あるいはその他の適当な構造に付属する回路と、ダイ２０などの構造１０に付属する回路との間に電気的接続を提供するための、基板層１２に結合された任意の適当な部品もその範囲に含んでいる。更に、図１に示した構造１０の実施の形態は、ボール・グリッド・アレイ（ＢＧＡ）タイプの集積回路構造１０を含んでいるが、構造１０は、必要に応じて任意のタイプの集積回路構造を含むことができる。
構造１０は、また、１または複数の導電性コネクタ２６を含み、その各々は構造１０の部分を相互接続する。例えば、導電性コネクタ２６は、ボンディング・パッド２２を１または複数のそれに対応するリード１４あるいは構造１０のその他の適当な部分と結合させる。特定の実施の形態では、導電性コネクタ２６は、金またはその他のボンディング・ワイヤを含むが、本発明は、構造１０の部分間に電気的接続を提供するための任意の部品を含む導電性コネクタ２６をその範囲に含んでいる。
特定の実施の形態では、ボンディング・パッド２２、導電性コネクタ２６、リード１４、あるいは構造１０のその他の適当な部品は、集積回路要素として捉えられる。この説明のために、集積回路要素は、構造１０のどんな部品であってもよいが、電場、磁場、電磁場、あるいは集積回路要素に電流を流したときに電磁障害を引き起こす能力を有するその他の放射場を発生できる部品を含むものと考える。例えば、導電性コネクタ２６は、導電性コネクタ２６に電流を流すと電磁場を発生する。別の例では、ボンディング・パッド２２は、ボンディング・パッド２２に電流を流すと電磁場を発生する。更に別の例では、リード１４は、リード１４に電流を流すと電磁場を発生する。
これらの電磁場は、構造１０の内部及び／または外部で電磁障害を引き起こす。これらの電磁場で引き起こされる障害は、ＥＭＩと呼ばれる。例えば、導電性コネクタ２６ａは、電磁場を放射し、それが導電性コネクタ２６ｂと干渉する。同様に、導電性コネクタ２６ｂは、電磁場を放射し、それが導電性コネクタ２６ａと干渉する。１つの実施の形態では、このＥＭＩは導電性コネクタ２６の電磁結合と呼ばれる。構造１０に付随するＥＭＩを減衰させることが望ましい。別の例として、導電性コネクタ２６によって生成される電磁場は、構造１０の外部にある電気機器と干渉することもある。“減衰”という用語は、この明細書を通して、一般に、何らかのものの低減または解消を意味する。すなわち、ＥＭＩを減衰させるというのは、ＥＭＩを低減または解消させることを意味し、また電磁場を低減または解消させるというのは、電磁場手段を低減または解消させることを意味する。
構造１０は、構造１０の１または複数の集積回路要素を本質的に取り囲む封止コンパウンド２８を含む。例えば、構造１０の例示的な実施の形態では、封止コンパウンド２８は、少なくともダイ２０、ボンディング・パッド２２、及び導電性コネクタ２６を本質的に取り囲む。封止コンパウンド２８は、ボンディングされたチップ（例えば、構造１０）、フリップ・チップ、あるいはその他適当な構造の上へ、形成、モールド、堆積されるか、あるいは、例えば、インジェクション・モールディングや、ボンディングされたチップあるいはフリップ・チップの上への封止コンパウンド２８の液滴下（ｄｒｏｐｐｉｎｇ ｇｌｏｂ）などによって設けられる。特定の実施の形態では、封止コンパウンド２８は、パッケージング材料３０を含む。パッケージング材料３０は、例えば、樹脂、エポキシ、ガラス、あるいはワックスなどのように所望の形状に形成あるいはモールディング可能な電気的絶縁材料を含む。
封止コンパウンド２８は、また、パッケージング材料３０の少なくとも一部に分散させた電磁場減衰材料３２を含む。例えば、電磁場減衰材料３２は、封止コンパウンド２８のパッケージング材料３０の少なくとも一部に混ぜることができる。電磁場減衰材料３２は、一般に、構造１０の１または複数の集積回路要素、例えば、リード１４、ボンディング・パッド２２、あるいは導電性コネクタ２６によって生成される電場、磁場、あるいは電磁場を減衰させるように働く。
封止コンパウンド２８の中に電磁場減衰材料３２を含めることは、構造１０内部のＥＭＩを減衰させ、同時に構造１０から放射される電磁エネルギーを減衰させる手助けとなる。例えば、少なくとも２つの導電性コネクタ２６を含む構造１０の場合、封止コンパウンド２８の電磁場減衰材料３２は、導電性コネクタ２６の電磁結合を減衰させるように働く。別の例として、構造１０が複数の集積回路構造を含むプリント回路基板にマウントされている場合は、電磁場減衰材料３２は、構造１０から放射される電磁エネルギーを減衰させ、そして多分、そのプリント回路基板上の別の集積回路構造に伴うＥＭＩも減衰させる手助けとなる。更に別の例として、電磁場減衰材料３２は、構造１０を採用した電気機器から放射される電磁場を減衰させる手助けとなり、そのため、その電気機器と他の電気機器との間のＥＭＩが低減または解消される。
電磁場減衰材料３２は、鉄や酸化鉄のようなフェライト材料を含むことができる。フェライト材料は、各種の酸化物を含む均一なセラミック材料を含むことができる。典型的には、鉄がフェライト材料の主成分であるが、必ずしもそうでなくてもよい。電磁場減衰材料がフェライト材料を含むように主に説明しているが、本発明は、電磁場を減衰させる能力を有するその他の材料、例えば、ニッケル−コバルト材料、バリウム材料、あるいは酸化ストロンチウム材料などの任意の適当な材料を含む電磁場減衰材料をその範囲に含んでいる。特定の実施の形態では、電磁場減衰材料３２は、磁束密度を集中させることができる比較的高い透磁率を有し、材料に流れ込む電流の大きさを制限できる高い電気抵抗を有する材料を含むことができる。特定の実施の形態では、封止コンパウンド２８は、電磁場減衰材料に加えて、あるいはそれの代わりに、誘電損失を低減する手助けとなるケイ酸カルシウムの粒子を含むことができる。
これは、例えば、単数または複数回路の集積回路要素間で容量性結合が問題となる場合に望ましい方法である。特定の実施の形態では、電磁場減衰材料３２は、低いエネルギー損失を示し、多分、比較的高い周波数（例えば、およそ１ＭＨｚないしおよそ１ＧＨｚあるいはそれ以上）を含む任意の適当な周波数範囲において効率的及び／または機能的である。
封止コンパウンド２８に含まれる電磁場減衰材料３２のタイプは、減衰を受ける場のタイプ及び減衰量に影響する。例えば、特定のタイプの電磁場減衰材料３２は電場を減衰させるのに適しており、他方、別のタイプの材料は磁場を減衰させるのに適している。別の例として、ある種の電磁場減衰材料３２は、電磁場のうちの電場成分と磁場成分とに対して等量な減衰効果を示すということもある。更に、使用される電磁場減衰材料３２のタイプは、減衰を受ける電磁場の周波数にも影響する。
特定の実施の形態では、電磁場減衰材料３２がパッケージング材料３０中に混入される前に、それは、粉末や、複数の電磁場減衰粒子３２ａ、３２ｂ、３２ｃ等々を含むその他顆粒状の形状を取る。そのような実施の形態では、この粉末をモールディングの前にパッケージング材料３０に混入させて、次に、その混合物をモールディングすることによって封止コンパウンド２８を所望の形状に形成する。更に、特定の個数の電磁場減衰粒子３２が示されているが、本発明は、必要に応じて任意の適当な個数の電磁場減衰粒子を含む封止コンパウンド２８をその範囲に含む。更に、電磁場減衰粒子３２は、特定のサイズ及び形状を有するように示されているが、本発明は、各々が必要に応じて任意の適当なサイズ及び形状を有する電磁場減衰粒子３２をその範囲に含む。
特定の実施の形態では、粒子３２の向き、サイズ、及び形状は、電磁場を減衰させる電磁場減衰材料３２の能力に影響する。例えば、粒子３２のいくつかあるいはすべてを、構造１０の集積回路要素によって放射される磁場をより効果的に減衰させられるような形状及び／または方向のものとすることができる。特定の実施の形態では、このことは、パッケージング材料３０及び電磁場減衰材料３２を含む封止コンパウンド２８が形成またはモールディングのために加熱されたときに、磁場を加えることによって実現されよう。粒子３２は、封止コンパウンド２８が高温にある間に自身で適切に方向付けられ、材料２８が冷えると、粒子３２は本質的に適切に配位された状態に留まるはずである。電磁場減衰材料が粉末状、粒子状、あるいはその他顆粒状である実施の形態の場合、１または複数の電磁場減衰粒子は３２、構造１０の１または複数の回路要素（例えば、導電性コネクタ２６）の電磁場を減衰させることによってＥＭＩを減衰させるように機能する。本発明は、必要に応じて任意の適当なやり方で、封止コンパウンド２８の少なくとも一部に含められた電磁場減衰材料３２をその範囲に含む。
図２は、図１の一部分５０の展開図であり、集積回路構造１０の集積回路要素の電磁場の減衰の様子を例示的に示している。図２に示すように、封止コンパウンド２８は、粒子３２ｇ、３２ｈ、３２ｉ、３２ｊ、及び３２ｋとして示された電磁場減衰材料３２及びパッケージング材料３０を含む。図２に示すように、封止コンパウンド２８は、導電性コネクタ２６を本質的に囲んでいる。例示された実施の形態では、導電性コネクタ２６が電磁場５２を放射する。電磁場５２は時計周りに回転する一連の楕円として示されるが、これは単に説明の便宜上のことであって、限定的な意図はない。
粒子３２ｇのような１または複数の電磁場減衰粒子３２は、それぞれが電磁場５２を減衰させることによってＥＭＩを減衰させる。例えば、粒子３２ｇのような１または複数の電磁場減衰粒子３２は、それぞれが電磁場５２の少なくとも一部を吸収あるいはブロックするように機能する。特別な実施の形態では、電磁場５２は、電磁場減衰粒子３２の内部で本質的に終端する。更に、特定の個数の電磁場５２が示されているが、本発明は、導電性コネクタ２６が任意の適当な個数で任意のタイプの電磁場５２を発生する導電性コネクタ２６及びそれらの電磁場５２の１または複数のものを吸収する電磁場減衰材料３２をその範囲に含む。
図１に戻ると、封止コンパウンド２８は、任意の適当な量の電磁場減衰材料３２を含むことができる。例えば、封止コンパウンド２８は、必要に応じて任意の適当な比率のパッケージング材料３０及び電磁場減衰材料３２を含むことができ、更に、必要であれば、その他適当な材料を含むことができる。特定の実施の形態では、パッケージング材料３０の内部に含まれる電磁場減衰材料３２の量は、減衰を受ける電磁場（例えば、電磁場５２）の大きさに影響し、従って、最終的に減衰されるＥＭＩの量に影響する。電磁場減衰材料３２の量は、また、封止コンパウンド２８を形成するためにその形状をモールド及び保持するパッケージング材料３０の能力にも影響する。すなわち、使用される材料３０及び３２のタイプに依存して、封止コンパウンド２８を形成するためにその形状をモールド及び保持するためのパッケージング材料に対して、封止コンパウンドが多すぎる電磁場減衰材料３２の量を含むことになる電磁場減衰材料３２の閾値量が存在する。
更に、本発明は、１または複数の部分ではパッケージング材料３０の内部に電磁場減衰材料が含まれているが、他方で、１または複数の部分ではパッケージング材料３０の中に電磁場減衰材料３２が含まれていないような封止コンパウンド２８をその範囲に含む。これに加えて、あるいは別のやり方として、パッケージング材料３０の部分ごとに、含まれる電磁場減衰材料の濃度を変えることができる。要するに、電磁場減衰材料３２は、必要に応じた任意の適当なやり方に従って、任意の適当な量だけ封止コンパウンド２８中に分散させることができる。その一例として、集積回路チップに接近した封止コンパウンド２８の１つの層には電磁場減衰材料３２を含め、また集積回路チップから遠い封止コンパウンド２８の別の層には電磁場減衰材料３２を含めないようにできる。特定の実施の形態では、構造１０は、構造１０の他の領域と比べて干渉に対する感度がより高い、あるいは電流がより大きいような１または複数の領域を含む。例えば、干渉に対する感度が高い１つの領域は、構造１０の受信エリアを含み、また電流の大きい領域は、構造１０の送信エリアを含む。高感度あるいは大電流のこれらの領域を高密度の電磁場減衰材料３２を含む封止コンパウンド２８によって取り囲むような封止コンパウンド２８の複数の応用を実現することが望ましい。導電性コネクタ２６相互間の結合、あるいは１つの導電性コネクタ２６と別の導電性コネクタ２６との結合を最小化するように、導電性コネクタ２６（例えば、ボンディング・ワイヤ）を個々に覆うことが望ましい。マイクロ波パッケージングに関しては、例えば、これはキャビティあるいは隔壁の使用と呼ばれる。
図３は、ＥＭＩを減衰させるための例示的な集積回路構造１０の平面図である。例示された実施の形態では、構造１０は、ダイ２０、ボンディング・パッド２２、コネクタ２６、及びパッケージング材料３０及び電磁場減衰材料３２を含む封止コンパウンド２８を含む。
上で図１及び２を参照しながら説明したように、構造１０のパッケージ・モールド・コンパウンド２８のパッケージング材料３０内部に電磁場減衰材料３２を含めることは、構造１０の１または複数の集積回路要素によって放射される電磁場（例えば、導電性コネクタ２６によって放射される電磁場）を減衰させる手助けとなる。例えば、電磁場減衰材料３２は、導電性コネクタ２６の磁気結合を減衰させる。
電磁場減衰材料は、構造１０から放射される電磁場５２を減衰させる手助けをする。例えば、特定の実施の形態では、電気機器に（たとえば、プリント回路基板上に）複数の集積回路構造１０が含まれる場合がある。本発明は、電磁場が構造１０中で集積回路構造同士の間で結合することを減衰させるか、あるいは集積回路構造１０から放射されるのを減衰させることによって、複数の集積回路間のＥＭＩを減衰させる手助けをする。
ダイ２０は、電気信号を運ぶための１または複数の金属製あるいはその他のトレース６２を含む。例えば、トレース６２は、必要に応じたかたちで、ダイ２０の内部で、あるいはダイ２０と外部との間で双方向的に電気信号を運ぶ。特定の実施の形態では、トレース６２は、ダイ２０のルーティング・トラックを形成する。特定の実施の形態では、トレース６２は、集積回路要素と呼ばれる。特別な個数のトレース６２が示されているが、本発明は、任意の個数のトレース６２を含む構造１０をその範囲に含む。
トレース６２は、トレース６２に電流を流したときに、１または複数の方向に電磁場５２を放射する。例えば、トレース６２ａは、トレース６２ａに電流を流すと電磁場５２を発生し、それがトレース６２ｂ、あるいは構造１０あるいは任意の近傍にある電気機器のその他の部品と干渉する。この干渉は、トレース６２ａとトレース６２ｂとの電磁結合と呼ばれる。特定の実施の形態では、電磁場減衰材料３２は、例えば、トレース６２ａ及びトレース６２ｂの電磁結合を減衰させることができる。特定の実施の形態では、電磁場減衰材料３２は、トレース６２によって発生した電磁場５２を減衰させることによって電磁障害を減衰させるように機能する。
図１ないし３を参照しながら、特別な集積回路構造の特別な集積回路要素について説明したが、本発明は、任意の適当な集積回路要素を含む任意の適当な集積回路構造をその範囲に含む。本発明は、電磁場減衰材料３２を含む封止コンパウンドを含む任意の適当な構造をその範囲に含み、その電磁場減衰材料３２は、構造の１または複数の要素によって放射される電磁場５２を減衰させることによってＥＭＩを減衰させる。
本発明の特別な実施の形態は、１または複数の技術的特徴を提供する。特定の実施の形態では、本発明は、多分、集積回路構造１０からの電磁場放射を減衰させ、また電磁場放射５２によって引き起こされる電磁障害を減衰させながら、集積回路構造１０（例えば、集積回路チップ）の集積回路要素によって放射される電磁場を減衰させる。例えば、集積回路チップの製造寸法が微細化するにつれて、それらはより高い周波数で動作するようになってきた。その結果、集積回路チップから発生するスペクトル・エネルギーは無視できなくなっている。特定の実施の形態では、集積回路構造１０の封止コンパウンド２８の中に電磁場減衰材料３２を含めることによって、スペクトル・エネルギーが低減し、このエネルギーによって引き起こされる電磁障害の可能性は低下する。別の例として、集積回路チップが、互いに接近した回路あるいはその他の集積回路要素を含む場合がある（例えば、互いに接近した金属ライン）。本発明は、集積回路チップの内部あるいは上で、１本の金属ラインから別の金属ラインへの望ましくない電磁結合を低減または解消する手助けとなる。
特定の実施の形態では、本発明は、電気機器を収容するためのコストの掛かる金属性容器あるいは金属製スプレー塗料を不要とする。容器の代わりに、本発明の特定の実施の形態は、一般的なパッケージ・モールド工程に少しのコストを追加するだけで、通常のパッケージングに電気的な利益を提供する。例えば、本発明は、システム・レベルではなく、パッケージ・レベルでＥＭＩを低減することによって、全体的なＥＭＩを低減する（例えば、電気機器を金属容器に収容してファラデー・シールドとする）。特定の実施の形態では、本発明は、集積回路構造１０（例えば、集積回路チップ）全体を金属中に封入する方法よりも、より低コストの解決策を提供する。
特定の実施の形態では、本発明は、例えば、各々の集積回路構造１０から放射される電磁場５２を低減または解消することによって、プリント回路基板上に１または複数の集積回路構造１０を互いに接近して配置することを可能とする。更に、特別な実施の形態では、本発明は、例えば、平衡型相互接続トポロジー技術のような以前の技術ほどは、集積回路製造工程の変化に敏感でない。
図４は、図１ないし３を参照しながら説明した集積回路構造１０のような、ＥＭＩを減衰させるための集積回路構造を形成する例示的方法を示す。工程１００で、１または複数の集積回路要素が形成される。特定の実施の形態では、集積回路構造１０は、１つの基板層１２、１または複数のリード１４、１または複数のはんだバンプ１６、１または複数のダイ２０、１または複数の導電性コネクタ２６、あるいはその他任意の適当な集積回路要素あるいは異なる集積回路要素を含むように形成される。特定の実施の形態では、ダイ２０は、１または複数の金属製またはその他のトレース６２を含む。
工程１０２では、電磁場減衰材料３２は、パッケージング材料３０の内部に含められる。例えば、電磁場減衰材料３２は、パッケージング材料と、適当なやり方で混ぜることができる。工程１０４では、任意の適当なやり方で封止コンパウンド２８が形成され、封止コンパウンドの少なくとも一部分は、磁場減衰材料３２が含まれるパッケージング材料３０と一緒に形成される。例えば、封止コンパウンド２８は、モールド整形あるいは注入モールディング形成されるか、あるいはボンディングされたチップあるいはフリップ・チップの上に滴下される（例えば、封止材料２８のしずくを滴下することによって）か、あるいは必要に応じた任意の適当なやり方で形成される。
図４を参照しながら、集積回路構造１０を形成するための特別な方法について説明したが、本発明は、本発明に従う集積回路構造１０を形成するための任意の適当な方法をその範囲に含む。
図４に関連して説明した工程のいくつかは、同時に実行することも可能であるが、図示のものとは異なる順序で実行することもできる。例えば、電磁場減衰材料は、封止コンパウンド２８が形成されるのと一緒にパッケージング材料３０の内部に設けることができる。別の例として、封止コンパウンド２８のいくつかの部分は、電磁場減衰材料３２を含むパッケージング材料３０と一緒に形成され、他方、封止コンパウンド２８の他のいくつかの部分は、電磁場減衰材料３２を含まないパッケージング材料３０と一緒に形成される。更に、適当な方法は、方法が適切なものである限り、ここに述べた方法に対して、追加工程を含むこともできるし、工程を減らすこともできるし、あるいは工程を変更することもできる。
以上の説明に関して更に以下の項を開示する。
（１） 集積回路構造であって、
電流を流したときに、電磁場を発生することのできる１または複数の集積回路要素と、
１または複数の前記集積回路要素を本質的に取り囲む封止コンパウンドであって、
パッケージング材料と、及び
１または複数の前記集積回路要素によって放射される電磁場を減衰させる電磁場減衰材料であって、前記パッケージング材料の少なくとも一部分の中に含まれる電磁場減衰材料と、
を含む封止コンパウンドと、
を含む前記構造。
（２） （１）に記載の構造であって、１または複数の前記集積回路要素が、ボンディング・ワイヤ、集積回路ダイ上の導電性トレース、あるいは集積回路要素の部分間を結合するその他の導電性コネクタを含んでいる前記構造。
（３） （２）に記載の構造であって、少なくとも１つの集積回路要素を含み、前記封止コンパウンドの前記電磁場減衰材料が、前記集積回路要素の電磁結合を減衰させるように機能する前記構造。
（４） （１）ないし（３）のいずれかに記載の構造であって、前記電磁場減衰材料が、前記１または複数の集積回路要素によって前記構造の外部に放射される電磁場を減衰させるように機能する前記構造。
（５） （１）ないし（４）のいずれかに記載の構造であって、前記電磁場減衰材料が、前記封止コンパウンドの前記パッケージング材料の少なくとも一部に含められた複数の電磁場減衰粒子を含んでおり、前記複数の粒子のうちの１または複数のものが、電磁場を減衰させることによって電磁障害を減衰させるように働く前記構造。
（６） （５）に記載の構造であって、前記電磁場減衰粒子が、１または複数の集積回路要素によって放射される電磁場を最もよく減衰できる方向に本質的に配向されている前記構造。
（７） （１）ないし（６）のいずれかに記載の構造であって、前記電磁場減衰材料がフェライト材料を含んでいる前記構造。
（８） 集積回路構造を形成するための方法であって、
電流を流したときに、電磁場を発生することのできる１または複数の集積回路要素を形成する工程と、
１または複数の前記集積回路要素を本質的に取り囲む封止コンパウンドを形成する工程であって、前記封止コンパウンドが
パッケージング材料と、及び
１または複数の前記集積回路要素によって放射される電磁場を減衰させる電磁場減衰材料であって、前記パッケージング材料の少なくとも一部に含まれる電磁場減衰材料と、
を含む封止コンパウンドと、
を含んでいる前記工程と、
を含む前記方法。
（９） （８）に記載の方法であって、前記集積回路要素が、少なくとも、２本のボンディング・ワイヤ、集積回路ダイ上の導電性トレース、あるいはその他の導電性コネクタを含んでおり、また前記封止コンパウンドの前記電磁場減衰材料が前記導電性コネクタの電磁結合を減衰させるように機能する前記方法。
（１０） （８）または（９）のいずれかに記載の方法であって、前記電磁場減衰材料がフェライト材料を含んでいる前記方法。
（１１） （８）ないし（１０）のいずれかに記載の方法であって、前記電磁場減衰材料が複数の電磁場減衰粒子を含んでおり、前記複数の粒子のうち、１または複数の粒子が電磁場を減衰させることによって電磁障害を減衰させるように機能し、更に、
前記電磁場減衰粒子を、前記封止コンパウンドの前記パッケージング材料の少なくとも一部分に含めるように混入させる工程を含む
前記方法。
（１２） （１１）に記載の方法であって、更に、前記電磁場減衰粒子を、１または複数の集積回路によって放射される電磁場を最もよく減衰できる方向に本質的に整列させる工程を含む前記方法。
（１３） １つの実施の形態では、集積回路構造１０は、電流を流したときに電磁場を発生する１または複数の集積回路要素１４、２２、２６を含む。構造１０は、また、１または複数の集積回路要素１４、２２、２６を本質的に取り囲む封止コンパウンド２８を含む。封止コンパウンド２８は、１または複数の集積回路要素１４、２２、２６によって放射される電磁場を減衰させるように機能する電磁場減衰材料３２及びパッケージング材料３０を含む。電磁場減衰材料３２は、パッケージング材料３０の少なくとも一部分の中に含められる。
電磁障害を減衰させるための例示的集積回路構造の断面図。 図１の一部分の展開図であり、集積回路構造中の集積回路要素の電磁場が減衰する様子を示す例示的展開図。 ＥＭＩを減衰させるための例示的集積回路構造の平面図。 図１ないし３を参照しながら説明した例示的構造のような電磁障害を減衰させる集積回路構造を形成するための例示的方法を示す図。
符号の説明
１０ 集積回路構造
１２ 基板層
１４ リード
１６ はんだバンプ
２０ ダイ
２２ ボンディング・パッド
２４ ダイの表面
２６ 導電性コネクタ
２８ 封止コンパウンド
３０ パッケージング材料
３２ 電磁場減衰材料
５２ 電磁場
６２ トレース

Claims (2)

  1. 集積回路構造であって、
    電流を流したときに、電磁場を発生することのできる１または複数の集積回路要素と、
    １または複数の前記集積回路要素を本質的に取り囲む封止コンパウンドであって、
    パッケージング材料と、及び
    １または複数の前記集積回路要素によって放射される電磁場を減衰させる電磁場減衰材料であって、前記パッケージング材料の少なくとも一部分の中に含まれる電磁場減衰材料と、
    を含む封止コンパウンドと、
    を含む前記構造。
  2. 集積回路構造を形成するための方法であって、
    電流を流したときに、電磁場を発生することのできる１または複数の集積回路要素を形成する工程と、
    １または複数の前記集積回路要素を本質的に取り囲む封止コンパウンドを形成する工程であって、前記封止コンパウンドが
    パッケージング材料と、及び
    １または複数の前記集積回路要素によって放射される電磁場を減衰させる電磁場減衰材料であって、前記パッケージング材料の少なくとも一部に含まれる電磁場減衰材料と、
    を含む封止コンパウンドと、
    を含んでいる前記工程と、
    を含む前記方法。
JP2005072126A 2004-03-16 2005-03-15 電磁障害減衰システム及び方法 Abandoned JP2005268793A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/801,738 US20050206015A1 (en) 2004-03-16 2004-03-16 System and method for attenuating electromagnetic interference

Publications (1)

Publication Number Publication Date
JP2005268793A true JP2005268793A (ja) 2005-09-29

Family

ID=34838890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072126A Abandoned JP2005268793A (ja) 2004-03-16 2005-03-15 電磁障害減衰システム及び方法

Country Status (5)

Country Link
US (1) US20050206015A1 (ja)
EP (1) EP1577947A1 (ja)
JP (1) JP2005268793A (ja)
CN (1) CN1670948A (ja)
TW (1) TW200608546A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080014678A1 (en) * 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US8637963B2 (en) 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
US9337153B2 (en) 2011-12-16 2016-05-10 Sandisk Information Technology (Shanghai) Co., Ltd. EMI shielding and thermal dissipation for semiconductor device
CN103367331B (zh) * 2012-03-27 2016-12-14 南亚科技股份有限公司 封装结构
US9595454B2 (en) 2012-04-26 2017-03-14 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
US9947606B2 (en) 2012-04-26 2018-04-17 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including electromagnetic absorption and shielding
US10892230B2 (en) 2018-07-30 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding material with insulator-coated ferromagnetic particles
CN113659959B (zh) * 2021-07-16 2023-10-31 北京无线电测量研究所 一种基于GaAs工艺的宽带可调衰减器电路和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0323654A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 樹脂封止形半導体装置
US5646451A (en) * 1995-06-07 1997-07-08 Lucent Technologies Inc. Multifunctional chip wire bonds
US6566596B1 (en) * 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
JP3555831B2 (ja) * 1998-01-20 2004-08-18 株式会社ルネサステクノロジ 半導体装置および電子装置
US6835576B2 (en) * 2000-05-02 2004-12-28 Fuji Electric Co., Ltd. Magnetic thin film, a magnetic component that uses this magnetic thin film, manufacturing methods for the same, and a power conversion device
EP1146591A2 (en) * 2000-04-10 2001-10-17 Hitachi, Ltd. Electromagnetic wave absorber, method of manufacturing the same and appliance using the same
US6410847B1 (en) * 2000-07-25 2002-06-25 Trw Inc. Packaged electronic system having selectively plated microwave absorbing cover
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
US6486534B1 (en) * 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
DE10123232A1 (de) * 2001-05-12 2002-11-21 Infineon Technologies Ag Halbleitermodul
JP3916889B2 (ja) * 2001-06-08 2007-05-23 ソニー株式会社 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP3645197B2 (ja) * 2001-06-12 2005-05-11 日東電工株式会社 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物

Also Published As

Publication number Publication date
EP1577947A1 (en) 2005-09-21
CN1670948A (zh) 2005-09-21
US20050206015A1 (en) 2005-09-22
TW200608546A (en) 2006-03-01

Similar Documents

Publication Publication Date Title
US9595454B2 (en) Semiconductor device including electromagnetic absorption and shielding
US7327015B2 (en) Semiconductor device package
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
TWI659503B (zh) 微電子裝置
US6770955B1 (en) Shielded antenna in a semiconductor package
US8536684B2 (en) Method of assembling shielded integrated circuit device
JP2005268793A (ja) 電磁障害減衰システム及び方法
US20070176281A1 (en) Semiconductor package
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US20060091517A1 (en) Stacked semiconductor multi-chip package
EP3660897A1 (en) Semiconductor package with in-package compartmental shielding and fabrication method thereof
US20060208347A1 (en) Semiconductor device package
US8310062B2 (en) Stacked semiconductor package
KR20200075202A (ko) 반도체 패키지
US20080237821A1 (en) Package structure and manufacturing method thereof
KR20200064869A (ko) 반도체 패키지 및 그것의 제조 방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN111081696A (zh) 半导体封装和制造半导体封装的方法
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US9214431B1 (en) On-chip/off-chip magnetic shielding loop
EP3678176A1 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
CN100483661C (zh) 防止芯片被干扰的封装方法及其封装结构
CN211238248U (zh) 半导体封装
KR20090039407A (ko) 반도체 패키지 및 그 제조방법
JPH08255811A (ja) 電子部品の接続装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081017