KR100783277B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100783277B1
KR100783277B1 KR1020060083219A KR20060083219A KR100783277B1 KR 100783277 B1 KR100783277 B1 KR 100783277B1 KR 1020060083219 A KR1020060083219 A KR 1020060083219A KR 20060083219 A KR20060083219 A KR 20060083219A KR 100783277 B1 KR100783277 B1 KR 100783277B1
Authority
KR
South Korea
Prior art keywords
trench
interlayer insulating
etch stop
insulating layer
via hole
Prior art date
Application number
KR1020060083219A
Other languages
English (en)
Inventor
김상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083219A priority Critical patent/KR100783277B1/ko
Priority to US11/846,897 priority patent/US7659603B2/en
Application granted granted Critical
Publication of KR100783277B1 publication Critical patent/KR100783277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자는 소정의 트렌치가 형성된 기판; 상기 트렌치에 상호간격을 두고 고정된 복수의 소자; 선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층; 소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 층간절연층; 및 상기 비아홀과 트렌치를 메우면서 상기 층간절연층에 형성된 비아플러그와 금속배선;을 포함하는 것을 특징으로 한다.
SoC(System on a Chip), 디자인룰(Design Rule), SIP(System in Package), 시스템바이 인터커넥션(SbI:System by Interconnection)

Description

반도체소자 및 그 제조방법{Semiconductor device and Method for manufacturing thereof}
도 1 내지 도 2는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도와 단면도이다.
도 2 내지 도 10은 본 발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도이다.
도 11 내지 도 12는 본 발명의 제3 실시예에 따른 반도체소자의 제조공정의 단면도이다.
<도면의 주요 부분에 대한 설명>
110: 기판 120: 소자
130: 식각방지층 140: 층간절연층
170: 금속배선 180: 보호막
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 직접회로 기술의 발달로 아날로그, RF, CPU, CMOS 센서 등을 하나의 칩에 집적하는 SoC(System on a Chip) 기술이 많이 연구되어 왔다.
그러나, 다양한 디자인룰(Design Rule)을 가진 여러 종류의 소자를 한 개의 칩(Chip)에 구현하는 것은 매우 어려운 작업이며, 공정상 많은 어려움에 직면하고 있다.
현재는 SIP(System in Package)라 하여 소자를 관통전극을 통해 세로로 집적하는 방식이 개발되고 있다.
하지만, 관통전극 형성이 용이하지 못하고 층간소자의 열 방출 문제 등 해결해야 될 문제가 많다.
또한, 세로집적이 아닌 가로집적으로는 소잉(Sawing), 와이어본딩(Wire Bonding)을 한 후 PCB 기판 위에 집적하는 방법을 사용하고 있다.
이 경우 많은 공간을 사용하여 고집적에 한계가 있으며 Wire Bonding과 PCB 기판의 인터커텍션(Interconnection)에서 노이즈(Noise) 등이 문제가 될 수 있다.
본 발명은 시스템바이 인터커넥션(SbI:System by Interconnection) 공정 시 소자와 소자 사이의 금속배선(metal line)형성을 기존의 축적된 기술을 적극 활용함으로써 새로운 개념의 집적소자 및 집적방법을 도입하는 반도체소자 및 그 제조방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 소정의 트렌치가 형성된 기판; 상기 트렌치에 상호간격을 두고 고정된 복수의 소자; 선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층; 소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 층간절연층; 및 상기 비아홀과 트렌치를 메우면서 상기 층간절연층에 형성된 비아플러그와 금속배선;을 포함하는 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 소정의 트렌치를 포함하면서 기판 위에 형성된 제1 층간절연층; 상기 트렌치에 상호간격을 두고 고정된 복수의 소자; 선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층; 소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 제2 층간절연층; 및 상기 비아홀과 트렌치를 메우면서 상기 제2 층간절연층에 형성된 비아플러그와 금속배선;을 포함하는 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 기판에 소정의 트렌치를 형성하는 단계; 상기 트렌치에 복수의 소자를 상호간격을 두고 고정하는 단계; 상기 소자를 포함하는 기판 전면에 식각방지층을 형성하는 단계; 상기 식각방지층 위에 층간절연층을 형성하는 단계; 상기 층간절연층을 식각하여 비아홀과 트렌치를 형성하는 단계; 상기 비아홀의 하측의 식각방지층을 식각하여 상기 비아홀 밑의 소자를 노출하는 단계; 및 상기 노출된 소자를 포함하는 기판상에 상기 비아홀과 트렌치를 메워서 비아플러그와 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 기판에 제1 층간절연층을 형성하는 단계; 상기 제1 층간절연층에 소정의 트렌치 를 형성하는 단계; 상기 트렌치에 복수의 소자를 상호간격을 두고 고정하는 단계; 상기 소자를 포함하는 기판 전면에 식각방지층을 형성하는 단계; 상기 식각방지층 위에 제2 층간절연층을 형성하는 단계; 상기 제2 층간절연층을 식각하여 비아홀과 트렌치를 형성하는 단계; 상기 비아홀의 하측의 식각방지층을 식각하여 상기 비아홀 밑의 소자를 노출하는 단계; 및 상기 노출된 소자를 포함하는 기판상에 상기 비아홀과 트렌치를 메워서 비아플러그와 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면 기존 기술이 축적되어 있는 듀얼다마신(dual damascene)공정 등 금속배선 공정을 적용함으로써 새로운 개념의 소자 집적 방법 및 공정 순서 제시할 수 있는 장점이 있다.
이하, 본 발명에 따른 반도체 소자 및 그 제조방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
(실시예 1)
도 1 내지 도 2는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도와 단면도이다.
본 발명의 제1 실시예에 따른 반도체 소자(도 10참조)는 소정의 트렌치가 형성된 기판(110); 상기 트렌치에 상호간격을 두고 고정된 복수의 소자(120); 선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층(130); 소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 층간절연층(140); 및 상기 비아홀과 트렌치를 메우면서 상기 층간절연층에 형성된 비아 플러그와 금속배선(170);을 포함할 수 있다.
또한, 본 발명의 제1 실시예는 상기 금속배선(170)을 포함하는 기판 전면에 형성된 보호층(180)을 더 포함하는 할 수 있다.
이때, 상기 트렌치의 깊이는 상기 소자(120)들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 한다.
상기 식각방지층(130)은 질화막, 예를 들어 SiN일 수 있다.
특히, 본 발명의 제1 실시예는 상기 기판(110)에 트렌치를 형성하고 크기와 높이가 다양한 소자를 고정하고 그 상부에 층간절연층(140)을 형성함으로써, 소자의 높이와 크기가 다양해도 소자들을 안정적으로 고정할 수 있고, 후속공정인 층간절연층의 토폴러지(topology)가 안정적일 수 있다.
즉, 도 1에서 볼 수 있듯이, 본 발명은 새로운 개념의 고집적 IC 제조방법에 의해 형성된 반도체소자로서, 각기 다른 기판(Wafer)에 제조된 단위 소자(120)들(CPU, SRAM, DRAM, Flash Memory, Logic Device, Power IC, Control IC, RF IC, Sensor Chip 등)을 메탈인터커넥션(Metal Interconnection)(170)방법으로 도 1과 같이 연결하여 소자를 집적하는 방법이다.
도 2는 본 발명의 제1 실시예에 따라 시스템바이 인터커넥션(SbI:System by Interconnection)(170)에 의해 집적된 IC 평면도이다.
또한, 본 발명의 다른 실시예에 따른 반도체소자는 상기 제1 실시예와 유사하나, 상기 기판(110)상에 제1 층간절연층(115)을 형성하고 그 제1 층간절연층(115)에 트렌치를 형성하여 이후에 복수의 소자를 직접하여 제조된 반도체소자이 다(도 11 및 도 12 참조).
이러한, 본 발명의 다른 실시예에 따른 반도체소자는 층간절연층에 트렌치를 형성함으로써 기판을 식각하여 트렌치를 형성하는 것보다 공정상 트렌치를 형성하기 용이한 특징이 있고, 소자들이 층간절연층과 고정이 더 잘되는 경우에는 이러한 다른 실시예에 따라 반도체소자를 제조할 수 있는 필요성이 있다.
(제2 실시예)
이하, 본 발명의 제2 실시예에 따른 반도체소자의 제조공정을 설명한다.
도 2 내지 도 10은 본 발명의 제2 실시예에 따른 반도체소자의 제조공정의 단면도이다.
우선, 도 3과 같이, 기판(110)에 소정의 트렌치를 형성하여 소자가 위치할 공간을 만든다. 이때, 상기 트렌치의 깊이는 상기 소자(120)들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 한다. 이로써, 소자(120)의 높이와 크기가 다양해도 소자(120)들을 안정적으로 고정할 수 있고, 후속공정인 층간절연층(140)의 토폴러지(topology)가 안정적일 수 있다.
다음으로, 도 4와 같이, 상기 트렌치에 복수의 소자(120)를 상호간격을 두고 고정한다. 각 소자(120)는 레진본드(resin bond)에 의해 고정될 수 있다.
다음으로, 도 5와 같이, 상기 소자(120)를 포함하는 기판(110) 전면에 식각방지층(130)을 형성한다. 상기 식각방지층(130)은 질화막, 예를 들어 SiN일 수 있다.
예를 들어, 식각방지층으로 SiN를 CVD법으로 증착할 수 있으며, 이 SiN층은 후속공정에서 식각방지층(Etch stop layer)로써 역할을 하게 된다.
다음으로, 도 6과 같이, 상기 식각방지층(130) 위에 층간절연층(140)을 형성한다. 예를 들어, 층간절연층(140)으로 SiO2를 증착할 수 있다.
또한, 본 발명의 제2 실시예는 상기 층간절연층(140)을 형성한 후 평탄화공정, 예를 들어 CMP를 통하여 평탄화공정을 진행할 수 있다.
다음으로, 도 7과 같이, 상기 층간절연층(140)을 식각하여 비아홀과 트렌치(150)를 형성한다.
예를 들어, 본 발명의 제2 실시예에서는 듀얼 다마신(Dual damascene)공정을 이용하여 비아홀 및 트렌치 패턴(pattern)을 형성한 모습을 보여준다. 이때, 비아홀을 형성한 후 트렌치를 형성하거나(Via first), 그 반대의 순성에 의할 수도 있다.
이때에, 하부에 식각방지층(etch stop layer)(130)이 존재하므로 각 소자(120)의 두께가 달라도 비아홀(via hloe)을 안정적으로 형성시킬 수 있는 효과가 있다.
다음으로, 도 8과 같이, 상기 비아홀의 하측의 식각방지층(130)을 식각하여 상기 비아홀 밑의 소자(120)를 노출한다(160).
이때, 상기 비아홀의 하측의 식각방지층을 식각하는 단계는 건식식각, 예를 들어 반응성이온식각(RIE)에 의해 상기 비아홀 하측의 식각방지층만을 선택적으로 식각할 수 있다.
다음으로, 도 9와 같이, 상기 노출된 소자를 포함하는 기판상에 상기 비아홀 과 트렌치를 메워서 비아플러그와 금속배선(170)을 형성한다. 이때, 상기 비아플러그와 금속배선으로는 구리, 텅스텐, 알루미늄 등을 사용할 수 있다.
또한, 본 발명의 제2 실시예에서는 상기 메탈(Metal)을 갭필(gapfill)하고, 메탈 평판화(metal CMP)를 통해 평탄하는 공정을 더 진행할 수 있다.
그 다음으로, 도 10과 같이, 상기 금속배선(170)을 포함하는 기판 전면에 보호층(passivation)(180)을 형성하는 공정을 통해 집적은 마무리된다.
(제3 실시예)
도 11 내지 도 12는 본 발명의 제3 실시예에 따른 반도체소자의 제조공정의 단면도이다.
본 발명의 제3 실시예에 따른 반도체소자의 제조방법은 상기 제2 실시예와 유사하나, 상기 기판(110)상에 제1 층간절연층(115)을 형성하고 그 제1 층간절연층(115)에 트렌치를 형성하여 이후에 복수의 소자를 직접하는 반도체소자의 제조방법이다(도 11 및 도 12 참조).
이러한, 본 발명의 제3 실시예에 따른 반도체소자의 제조방법은 제1 층간절연층(115)에 트렌치를 형성함으로써 기판(110)을 식각하여 트렌치를 형성하는 것보다 공정상 트렌치를 형성하기 용이한 특징이 있고, 소자(120)들이 제1 층간절연층(115)과 고정이 더 잘되는 경우에는 이러한 제3의 실시예에 따라 반도체소자를 제조할 수 있는 유용성이 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면 기존 기술이 축적되어 있는 듀얼다마신(dual damascene)공정 등 금속배선 공정을 적용함으로써 새로운 개념의 소자 집적 방법 및 공정 순서 제시할 수 있는 효과가 있다.
또한, 본 발명에 의하면 다른 두께의 소자도 추가공정 없이 효율적이며, 집적도가 높게 집적될 수 있는 효과가 있다.

Claims (16)

  1. 소정의 트렌치가 형성된 기판;
    상기 트렌치에 상호간격을 두고 고정된 복수의 소자;
    선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층;
    소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 층간절연층; 및
    상기 층간절연층의 비아홀과 트렌치를 메우면서 상기 층간절연층에 형성된 비아플러그와 금속배선;을 포함하는 것을 특징으로 하는 반도체소자.
  2. 제1 항에 있어서,
    상기 금속배선을 포함하는 기판 전면에 형성된 보호층을 더 포함하는 것을 특징으로 하는 반도체소자.
  3. 제1 항에 있어서,
    상기 기판의 트렌치 깊이는 상기 소자들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 하는 반도체소자.
  4. 제1 항에 있어서,
    상기 비아홀은
    상기 노출된 소자를 오픈하는 것을 특징으로 하는 반도체소자.
  5. 소정의 트렌치를 포함하면서 기판 위에 형성된 제1 층간절연층;
    상기 트렌치에 상호간격을 두고 고정된 복수의 소자;
    선택적으로 상기 소자를 노출하면서 상기 소자를 포함하는 기판 전면에 형성된 식각방지층;
    소정의 비아홀과 트렌치를 포함하면서 상기 식각방지층 위에 형성된 제2 층간절연층; 및
    상기 제2 층간절연층의 비아홀과 트렌치를 메우면서 상기 제2 층간절연층에 형성된 비아플러그와 금속배선;을 포함하는 것을 특징으로 하는 반도체소자.
  6. 제5 항에 있어서,
    상기 금속배선을 포함하는 기판 전면에 형성된 보호층을 더 포함하는 것을 특징으로 하는 반도체소자.
  7. 제5 항에 있어서,
    상기 제1 층간절연층의 트렌치 깊이는 상기 소자들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 하는 반도체소자.
  8. 제5 항에 있어서,
    상기 비아홀은
    상기 노출된 소자를 오픈하는 것을 특징으로 하는 반도체소자.
  9. 기판에 소정의 트렌치를 형성하는 단계;
    상기 트렌치에 복수의 소자를 상호간격을 두고 고정하는 단계;
    상기 소자를 포함하는 기판 전면에 식각방지층을 형성하는 단계;
    상기 식각방지층 위에 층간절연층을 형성하는 단계;
    상기 층간절연층을 식각하여 비아홀과 트렌치를 형성하는 단계;
    상기 비아홀의 하측의 식각방지층을 식각하여 상기 비아홀 밑의 소자를 노출하는 단계; 및
    상기 노출된 소자를 포함하는 기판상에 상기 층간절연층의 비아홀과 트렌치를 메워서 비아플러그와 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제9 항에 있어서,
    상기 금속배선을 포함하는 기판 전면에 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제9 항에 있어서,
    상기 비아홀의 하측의 식각방지층을 식각하는 단계는
    반응성이온식각에 의해 상기 비아홀 하측의 식각방지층만을 선택적으로 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
  12. 제9 항에 있어서,
    상기 기판의 트렌치 깊이는 상기 소자들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 하는 반도체소자의 제조방법.
  13. 기판에 제1 층간절연층을 형성하는 단계;
    상기 제1 층간절연층에 소정의 트렌치를 형성하는 단계;
    상기 트렌치에 복수의 소자를 상호간격을 두고 고정하는 단계;
    상기 소자를 포함하는 기판 전면에 식각방지층을 형성하는 단계;
    상기 식각방지층 위에 제2 층간절연층을 형성하는 단계;
    상기 제2 층간절연층을 식각하여 비아홀과 트렌치를 형성하는 단계;
    상기 비아홀의 하측의 식각방지층을 식각하여 상기 비아홀 밑의 소자를 노출하는 단계; 및
    상기 노출된 소자를 포함하는 기판상에 상기 제2 층간절연층의 비아홀과 트렌치를 메워서 비아플러그와 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  14. 제13 항에 있어서,
    상기 금속배선을 포함하는 기판 전면에 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  15. 제13 항에 있어서,
    상기 비아홀의 하측의 식각방지층을 식각하는 단계는
    반응성이온식각에 의해 상기 비아홀 하측의 식각방지층만을 선택적으로 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
  16. 제13 항에 있어서,
    상기 제1 층간절연층의 트렌치 깊이는 상기 소자들 중 높이가 가장 낮은 소자의 높이보다는 낮은 것을 특징으로 하는 반도체소자의 제조방법.
KR1020060083219A 2006-08-31 2006-08-31 반도체소자 및 그 제조방법 KR100783277B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060083219A KR100783277B1 (ko) 2006-08-31 2006-08-31 반도체소자 및 그 제조방법
US11/846,897 US7659603B2 (en) 2006-08-31 2007-08-29 Semiconductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083219A KR100783277B1 (ko) 2006-08-31 2006-08-31 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100783277B1 true KR100783277B1 (ko) 2007-12-06

Family

ID=39140048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083219A KR100783277B1 (ko) 2006-08-31 2006-08-31 반도체소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7659603B2 (ko)
KR (1) KR100783277B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (ja) 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
US6948944B2 (en) 2001-11-05 2005-09-27 Sharp Kabushiki Kaisha Wiring board with built-in electronic component and method for producing the same
US7011988B2 (en) 2002-11-08 2006-03-14 Flipchip International, Llc Build-up structures with multi-angle vias for Chip to Chip interconnects and optical bussing
KR20060095813A (ko) * 2005-02-28 2006-09-04 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004318351A (ja) * 2003-04-15 2004-11-11 Oki Electric Ind Co Ltd 半導体素子および回路網のモデリング方法
KR100552812B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
DE102005041285B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Ag Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246758A (ja) 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
US6948944B2 (en) 2001-11-05 2005-09-27 Sharp Kabushiki Kaisha Wiring board with built-in electronic component and method for producing the same
US7011988B2 (en) 2002-11-08 2006-03-14 Flipchip International, Llc Build-up structures with multi-angle vias for Chip to Chip interconnects and optical bussing
KR20060095813A (ko) * 2005-02-28 2006-09-04 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20080057695A1 (en) 2008-03-06
US7659603B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
TWI503981B (zh) 半導體裝置
US9559002B2 (en) Methods of fabricating semiconductor devices with blocking layer patterns
KR101934045B1 (ko) 반도체 장치 및 그 제조 방법
US8338958B2 (en) Semiconductor device and manufacturing method thereof
TWI727383B (zh) 半導體結構、三維積體電路結構及其製作方法
CN109962064B (zh) 半导体装置及其制造方法、和包括其的半导体封装件
US10559543B2 (en) Semiconductor device having a protection trench, semiconductor wafer including the same, and semiconductor package
CN102856247B (zh) 一种背面硅通孔制作方法
KR20140142032A (ko) 반도체 장치 및 이의 제조 방법
CN110838478A (zh) 半导体器件
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
WO2021159588A1 (zh) 一种键合结构及其制造方法
KR102677511B1 (ko) 반도체 장치 및 반도체 패키지
US9524924B2 (en) Dielectric cover for a through silicon via
US20230395540A1 (en) Bond pad structure coupled to multiple interconnect conductive\ structures through trench in substrate
US7005388B1 (en) Method of forming through-the-wafer metal interconnect structures
KR20220102546A (ko) 패키지 구조물
US6803304B2 (en) Methods for producing electrode and semiconductor device
TWI830201B (zh) 半導體封裝結構及其形成方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
KR20230090983A (ko) 관통 비아 구조체
KR100783277B1 (ko) 반도체소자 및 그 제조방법
US20230377968A1 (en) Redistribution layer metallic structure and method
TWI842221B (zh) 半導體結構、半導體配置及其形成方法
KR100548527B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee