KR100777683B1 - 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법 - Google Patents

디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법 Download PDF

Info

Publication number
KR100777683B1
KR100777683B1 KR1020060112752A KR20060112752A KR100777683B1 KR 100777683 B1 KR100777683 B1 KR 100777683B1 KR 1020060112752 A KR1020060112752 A KR 1020060112752A KR 20060112752 A KR20060112752 A KR 20060112752A KR 100777683 B1 KR100777683 B1 KR 100777683B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
sram
wflm
drive driver
crystal drive
Prior art date
Application number
KR1020060112752A
Other languages
English (en)
Inventor
이용운
성창호
천재일
Original Assignee
(주)토마토엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)토마토엘에스아이 filed Critical (주)토마토엘에스아이
Priority to KR1020060112752A priority Critical patent/KR100777683B1/ko
Application granted granted Critical
Publication of KR100777683B1 publication Critical patent/KR100777683B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법을 제공하기 위한 것으로, 액정 구동 드라이버로부터 상기 액정 구동 드라이버 내의 SRAM에 대한 업데이트 시작을 알리는 WFLM 신호를 수신하고, 액정 디스플레이의 시작을 나타내는 DFLM 신호를 수신하며, 수신한 WFLM에 동기시켜 상기 SRAM을 업데이트 시키는 메인 프로세서와; 상기 SRAM을 구비하고, 상기 메인 프로세서로 DFLM 신호와 WFLM 신호를 전달하고, WFLM 신호와 동기되어 상기 SRAM이 업데이트 되도록 하고, 상기 액정 디스플레이에 대해 액정 프레임 업데이트를 수행하는 액정 구동 드라이버;를 포함하여 구성함으로서, SRAM을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행할 수 있게 되는 것이다.
디스플레이 왜곡, SRAM, 액정 구동 드라이버, 드라이버 인터페이스, 액정 디스플레이

Description

디스플레이 왜곡 방지를 위한 ＳＲＡＭ을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법{Apparatus and method for interface of liquid crystal driver having ＳＲＡＭ for prevention of display distortion}
도 1은 종래 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치의 블록구성도이다.
도 2는 종래 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법을 보인 흐름도이다.
도 3은 도 1에서 비동기 SRAM 업데이트와 액정 프레임 업데이트와의 관계를 보인 타이밍도이다.
도 4는 도 1에서 SRAM에 입력되는 원본 데이터의 개념도이다.
도 5는 도 1에서 비동기 SRAM 업데이트에 따른 액정 디스플레이에 출력되는 프레임의 예를 보인 개념도이다.
도 6은 도 1에서 FLM 동기 SRAM 업데이트와 액정 프레임 업데이트와의 관계를 보인 타이밍도이다.
도 7은 도 1에서 FLM 동기 SRAM 업데이트에 따른 액정 출력 프레임을 보인 개념도이다.
도 8은 종래 방식에서 SRAM 업데이트가 프레임 주파수의 75% 이하인 경우의 타이밍도이다.
도 9는 본 발명의 일 실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치의 블록구성도이다.
도 10은 도 9에서 WFLM을 이용한 SRAM 데이터 업데이트 수행시의 타이밍도이다.
도 11은 도 9에서 SRAM 업데이트 시간이 프레임 주파수의 75% 미만인 경우의 타이밍도이다.
도 12는 도 9에서 320 수직 해상도의 라인을 가지는 액정 구동 드라이버의 상세블록도이다.
도 13은 도 12에서 320 수직 해상도를 가지는 액정 구동 드라이버의 WFLM 출력 타이밍도이다.
도 14는 본 발명의 일 실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법을 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 메인 프로세서
20 : 액정 구동 드라이버
21 : SRAM
22 : 레지스터
23 : WFLM 출력 제어부
30 : 액정 디스플레이
본 발명은 액정 구동 드라이버의 인터페이스에 관한 것으로, 특히 SRAM(Static Random Access Memory, 정적 임의 접근 기억 장치)을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행하기에 적당하도록 한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법에 관한 것이다.
일반적으로 액정 구동 드라이버는 액정 표시 소자를 이용하여 이미지를 디스플레이하는 액정 디스플레이를 구동시키는 장치로서, SRAM이 내장되는 경우가 있다.
도 1은 종래 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치의 블록구성도이다.
이에 도시된 바와 같이, 액정 구동 드라이버(2) 내의 SRAM(3)으로부터 FLM을 수신하면 수신한 FLM에 동기시켜 상기 SRAM(3)을 업데이트 시키는 메인 프로세서(1)와; 상기 SRAM(3)을 구비하고, 상기 메인 프로세서(1)와 동기되어 상기 SRAM(3)이 업데이트 되도록 하고, 상기 SRAM(3)의 업데이트와는 비동기되어 액정 디스플레이(4)에 대해 액정 프레임 업데이트를 수행하는 액정 구동 드라이버(2);로 구성된다.
도 2는 종래 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법을 보인 흐름도이다.
이에 도시된 바와 같이, SRAM(3)을 구비한 액정 구동 드라이버에 있어서, 메인 프로세서(1)는 액정 구동 드라이버(2)로부터 FLM을 수신하는지 판별하는 단계(ST1)와; 상기 메인 프로세서(1)는 상기 액정 구동 드라이버(2)로부터 FLM을 수신한 것으로 판별하면, 수신한 FLM에 동기시켜 상기 액정 구동 드라이버(2) 내의 SRAM(3)을 업데이트 시키는 단계(ST2)와; 상기 SRAM(3)의 업데이트 후 상기 SRAM(3)의 업데이트와는 비동기되어 상기 액정 구동 드라이버(2)와 액정 디스플레이(4) 사이에 액정 프레임 업데이트가 수행되도록 하는 단계(ST3);를 수행한다.
이와 같이 구성된 종래기술의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 도 1에서 보는 바와 같이 SRAM 업데이트와 액정 프레임 업데이트는 비 동기적인 관계를 가지고 인터페이스를 한다.
그리고 메인 프로세서(1)로 SRAM 업데이트시 액정 디스플레이(4)의 프레임 시작을 나타내는 신호인 FLM 신호에 동기시켜 액정 구동 드라이버(2)로 CSB(Chip Select Bar), WRB(Write Bar), DATA[P:0] 신호를 전달한다.
도 3은 도 1에서 비동기 SRAM 업데이트와 액정 프레임 업데이트와의 관계를 보인 타이밍도이다.
도 3에서 보는 바와 같이 SRAM UPDATE LINE과 SOURCE UPDATE LINE은 비 동기적인 관계를 가지기 때문에 SOURCE UPDATE LINE에 왜곡이 발생 한다. 즉, 액정 디 스플레이(4)로 출력되는 데이터가 원본 데이터와는 다르게 출력 된다. 이는 미세하게 디스플레이의 왜곡을 발생 시킨다.
도 4는 도 1에서 SRAM에 입력되는 원본 데이터의 개념도이고, 도 5는 도 1에서 비동기 SRAM 업데이트에 따른 액정 디스플레이에 출력되는 프레임의 예를 보인 개념도이다.
그래서 예를 들면, 도 4에서 제시된 원본 데이터를 도 3에서 보여지는 비동기 인터페이스의 관계를 가지고 액정 디스플레이(4)를 구동할 경우 도 5에서 보이는 원본 데이터와는 다른 결과로 보여질 것 이다.
여기서 SRAM 업데이트 비율 및 디스플레이 프레임 주파수의 또 다른 관계에서 다양하게 디스플레이 왜곡이 발생할 수 있다.
도 6은 도 1에서 FLM 동기 SRAM 업데이트와 액정 프레임 업데이트와의 관계를 보인 타이밍도이다.
그래서 도 1에서 보이는 액정 디스플레이(4)의 프레임 시작을 나타내는 신호인 FLM에 동기시켜 SRAM(3)을 업데이트 하는 경우, 도 6에서 보는 바와 같이 적절한 SRAM 업데이트 속도를 가지고 데이터 인터페이스를 하면 미세한 디스플레이의 왜곡을 피할 수 있다. 그 결과는 도 7에서 보는 바와 같다.
도 7은 도 1에서 FLM 동기 SRAM 업데이트에 따른 액정 출력 프레임을 보인 개념도이다.
여기서 적절한 SRAM 업데이트 속도는 다음이 수학식 1과 같은 조건을 가진다.
프레임 주파수의 75% < SRAM 업데이트 속도 < 프레임 주파수의 175%
개별 데이터 업데이트 속도는 액정의 해상도에 따라 달라 질 수 있다.
도 8은 종래 방식에서 SRAM 업데이트가 프레임 주파수의 75% 이하인 경우의 타이밍도이다.
그래서 SRAM 업데이트 속도가 75% 미만 일 경우는 도 8에서와 같이 미세한 왜곡이 발생하게 된다.
또한 액정 구동 드라이버(2)와 메인 프로세서(1) 간의 인터페이스에 있어서 수학식 1의 조건은 프로세서의 효율성을 저하 시킨다.
이와 같이 종래기술에 의하면 SRAM을 내장한 액정 구동 드라이버내의 SRAM 데이터의 업데이트는 액정의 디스플레이 주기와 비동기적으로 행하여지기 때문에 액정 디스플레이의 왜곡이 발생되는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 SRAM을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행할 수 있는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치는,
액정 구동 드라이버로부터 상기 액정 구동 드라이버 내의 SRAM에 대한 업데이트 시작을 알리는 WFLM 신호를 수신하고, 액정 디스플레이의 시작을 나타내는 DFLM 신호를 수신하며, 수신한 WFLM에 동기시켜 상기 SRAM을 업데이트 시키는 메인 프로세서와; 상기 SRAM을 구비하고, 상기 메인 프로세서로 DFLM 신호와 WFLM 신호를 전달하고, WFLM 신호와 동기되어 상기 SRAM이 업데이트 되도록 하고, 상기 액정 디스플레이에 대해 액정 프레임 업데이트를 수행하는 액정 구동 드라이버;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법은,
SRAM을 구비한 액정 구동 드라이버에 있어서, 메인 프로세서는 액정 구동 드라이버로부터 WFLM 또는 DFLM 신호를 수신하는지 판별하는 제 1 단계와; 상기 제 1 단계에서 WFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세서는 수신한 WFLM 신호에 동기시켜 상기 액정 구동 드라이버 내의 SRAM을 업데이트 시키는 제 2 단계와; 상기 제 1 단계에서 DFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세서는 DFLM에 동기시켜 상기 액정 구동 드라이버와 액정 디스플레이 사이에 액정 프레임 업데이트가 수행되도록 하는 제 3 단계;를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 일 실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치의 블록구성도이다.
이에 도시된 바와 같이, 액정 구동 드라이버(20)로부터 상기 액정 구동 드라이버(20) 내의 SRAM(21)에 대한 업데이트 시작을 알리는 WFLM(SRAM UPDATE START) 신호를 수신하고, 액정 디스플레이(30)의 시작을 나타내는 DFLM(DISPLAY FRAME START) 신호를 수신하며, 수신한 WFLM에 동기시켜 상기 SRAM(3)을 업데이트 시키는 메인 프로세서(10)와; 상기 SRAM(21)을 구비하고, 상기 메인 프로세서(10)로 DFLM 신호와 WFLM 신호를 전달하고, WFLM 신호와 동기되어 상기 SRAM(21)이 업데이트 되도록 하고, 상기 액정 디스플레이(30)에 대해 액정 프레임 업데이트를 수행하는 액정 구동 드라이버(20);를 포함하여 구성된 것을 특징으로 한다.
상기 메인 프로세서(10)는, WFLM 신호를 입력받으면 상기 SRAM(21)에 대한 데이터 업데이트 시점을 정하고, 한 프레임 분의 데이터를 입력하는 것을 특징으로 한다.
상기 액정 구동 드라이버(20)에서 출력되는 WFLM은, DFLM을 기준으로 변경 가능하도록 구성된 것을 특징으로 한다.
상기 액정 구동 드라이버(20)에서 출력되는 WFLM은, 상기 SRAM(21)의 업데이 트 시간에 따라 조정이 가능하도록 설정되는 것을 특징으로 한다.
상기 액정 구동 드라이버(20)에서 출력되는 WFLM은, 상기 액정 디스플레이(30)의 해상도에 따라 라인 단위로 조정이 가능하도록 설정되는 것을 특징으로 한다.
도 12는 도 9에서 320 수직 해상도의 라인을 가지는 액정 구동 드라이버의 상세블록도이다.
이에 도시된 바와 같이, 상기 액정 구동 드라이버(20)는, WFLM 신호의 값을 설정하는 레지스터(22)와; 상기 레지스터(22)에 의해 값이 설정된 WFLM 신호를 입력받고, 상기 메인 프로세서(10)로의 출력을 제어하는 WFLM 출력 제어부(23);를 더욱 포함하여 구성된 것을 특징으로 한다.
도 13은 도 12에서 320 수직 해상도를 가지는 액정 구동 드라이버의 WFLM 출력 타이밍도이다.
이에 도시된 바와 같이, 상기 레지스터(22)는, WFLM_OUT_SET[8:0] = n 이면 디스플레이 라인의 n번째 라인에서 WFLM이 출력되도록 설정하는 것을 특징으로 한다.
도 14는 본 발명의 일 실시예에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법을 보인 흐름도이다.
이에 도시된 바와 같이, SRAM(21)을 구비한 액정 구동 드라이버에 있어서, 메인 프로세서(10)는 액정 구동 드라이버(20)로부터 WFLM 또는 DFLM 신호를 수신하는지 판별하는 제 1 단계(ST11)와; 상기 제 1 단계에서 WFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세서(10)는 수신한 WFLM 신호에 동기시켜 상기 액정 구동 드라이버(20) 내의 SRAM(21)을 업데이트 시키는 제 2 단계(ST12)와; 상기 제 1 단계에서 DFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세서(10)는 DFLM에 동기시켜 상기 액정 구동 드라이버(20)와 액정 디스플레이(30) 사이에 액정 프레임 업데이트가 수행되도록 하는 제 3 단계(ST13);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 2 단계는, 상기 메인 프로세서(10)는 WFLM 신호를 입력받으면 상기 SRAM(21)에 대한 데이터 업데이트 시점을 정하고, 한 프레임 분의 데이터를 입력하도록 제어하는 것을 특징으로 한다.
이와 같이 구성된 본 발명에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 SRAM을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버 를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행하고자 한 것이다.
종래의 SRAM을 내장한 액정 구동 드라이버내의 SRAM 데이터의 업데이트는 액정의 디스플레이 주기와 비동기적으로 행하여지기 때문에 액정 디스플레이의 왜곡이 발생된다.
그래서 본 발명에서는 액정 디스플레이와 SRAM 업데이트 간 상호 동기적인 요소를 구성 하므로 액정 디스플레이의 왜곡을 방지하는 인터페이스 구성을 제시 할 수 있다.
이를 위해 본 발명에서는 종래의 인터페이스 구조에서는 제한된 메인 프로세서의 효율성을 높이기 위하여 SRAM(21)의 업데이트의 시작점을 알려 줄 수 있는 신호를 제공하는 구조로 제시된다.
도 9에서 보는 바와 같이 본 발명에서 제안된 인터페이스는 액정 디스플레이(30)의 프레임 디스플레이 시작을 나타내는 DFLM과 SRAM(21)의 업데이트 시작을 알려주는 WFLM 신호를 이용한다.
여기서 WFLM 신호는 DFLM 신호를 기준으로 변경 가능하며, 이에 대한 레지스터(22)는 액정 구동 드라이버(20) 내에 내장 된다.
액정 구동 드라이버(20)에서 출력되는 WFLM 신호에 동기를 맞추어 메인 프로세서(10)는 한 프레임에 대한 데이터를 연속적으로 업데이트 하게 된다. 한 예로써의 타이밍도가 도 10에 제시되어 있다.
도 10은 도 9에서 WFLM을 이용한 SRAM 데이터 업데이트 수행시의 타이밍도이다.
그리고 본 발명에서는 SRAM(21)의 데이터 업데이트 시간을 프레임 주파수의 75% 이하로 하였을 경우 WFLM의 출력 시점을 조정 한다. 여기서 메인 프로세서(10)는 WFLM의 신호를 입력 받아 SRAM(21)의 데이터 업데이트 시점을 정하고 한 프레임 분의 데이터를 입력한다.
도 11은 도 9에서 SRAM 업데이트 시간이 프레임 주파수의 75% 미만인 경우의 타이밍도이다.
그래서 위와 같은 인터페이스의 구체적인 타이밍 도는 도 11에 제시되어 있다. 여기서 프레임 디스플레이의 왜곡은 발생하지 않는다. WFLM의 조정은 설정 가능한 레지스터로 구성되어 있으며, SRAM(21)의 업데이트 시간에 따라 확장되어 조정할 수 있다.
또한 WFLM은 출력 액정의 해상도에 따라 라인 단위로 조정이 가능하며, 구체적인 예는 다음의 예에서 설명한다.
도 12는 도 9에서 320 수직 해상도의 라인을 가지는 액정 구동 드라이버의 상세블록도이다.
그래서 도 12에서는 320 수직 라인의 출력을 가지는 액정 구동 드라이버(20)를 도시하였다.
WFLM의 출력 조정은 레지스터(22)에 의하여 행해진다.
그래서 도 12에서 제시된 것과 같이 WFLM_OUT_SET[8:0]의 9-bits 레지스터(22)에 의해 WFLM의 출력 타이밍은 라인 단위로 조정된다.
도 13은 도 12에서 320 수직 해상도를 가지는 액정 구동 드라이버의 WFLM 출 력 타이밍도이다. 이러한 도 13은 위의 실시예의 출력 타이밍을 보인 것이다.
그래서 도 13에서는 WFLM_OUT_SET[8:0] = 3 이므로 디스플레이 3번째 라인에서 WFLM이 출력 된다.
이에 따라 본 발명은 다음과 같은 특징을 갖게 된다.
1. 메인 프로세서(10)가 SRAM 업데이트 타이밍을 결정할 수 있는 정보를 액정 구동 드라이버(20)가 출력한다.
2. 본 발명에서 제시된 WFLM의 출력 타이밍은 레지스터(22)의 설정으로 조정이 가능하다.
3. 이에 따라 미세한 디스플레이 왜곡 현상을 막을 수 있는 인터페이스 방안을 제시할 수 있게 되었다.
이처럼 본 발명은 SRAM을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행하게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치 및 그 방법은 SRAM을 내장한 액정 구동 드라이버의 디스플레이 데이터의 업데이트 시 발생할 수 있는 디스플레이 왜곡 현상을 방지하고 액정 구동 드라이버를 통제하는 프로세서의 효율성을 높여 인터페이스를 수행할 수 있는 효과가 있게 된다.
그래서 본 발명에서는 디스플레이 왜곡을 발생시키지 않기 위해 WFLM의 사용을 제시하였으며, 이와 같은 방식으로 액정 구동 드라이버의 인터페이스를 구성 할 경우 메인 프로세서의 효율성을 높일 수 있게 된다.
또한 본 발명에 제시된 인터페이스를 이용할 경우 미세한 디스플레이 왜곡 현상을 방지할 수 있게 된다.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.

Claims (9)

  1. 액정 구동 드라이버로부터 상기 액정 구동 드라이버 내의 SRAM에 대한 업데이트 시작을 알리는 WFLM 신호를 수신하고, 액정 디스플레이의 시작을 나타내는 DFLM 신호를 수신하며, 수신한 WFLM에 동기시켜 상기 SRAM을 업데이트 시키는 메인 프로세서와;
    상기 SRAM을 구비하고, 상기 메인 프로세서로 DFLM 신호와 WFLM 신호를 전달하고, WFLM 신호와 동기되어 상기 SRAM이 업데이트 되도록 하고, 상기 액정 디스플레이에 대해 액정 프레임 업데이트를 수행하는 액정 구동 드라이버;
    를 포함하여 구성된 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  2. 청구항 1에 있어서,
    상기 메인 프로세서는,
    WFLM 신호를 입력받으면 상기 SRAM에 대한 데이터 업데이트 시점을 정하고, 한 프레임 분의 데이터를 입력하는 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  3. 청구항 1에 있어서,
    상기 액정 구동 드라이버에서 출력되는 WFLM은,
    DFLM을 기준으로 변경 가능하도록 구성된 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  4. 청구항 1에 있어서,
    상기 액정 구동 드라이버에서 출력되는 WFLM은,
    상기 SRAM의 업데이트 시간에 따라 조정이 가능하도록 설정되는 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  5. 청구항 1에 있어서,
    상기 액정 구동 드라이버에서 출력되는 WFLM은,
    상기 액정 디스플레이의 해상도에 따라 라인 단위로 조정이 가능하도록 설정되는 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  6. 청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,
    상기 액정 구동 드라이버는,
    WFLM 신호의 값을 설정하는 레지스터와;
    상기 레지스터에 의해 값이 설정된 WFLM 신호를 입력받고, 상기 메인 프로세서로의 출력을 제어하는 WFLM 출력 제어부;
    를 더욱 포함하여 구성된 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  7. 청구항 6에 있어서,
    상기 레지스터는,
    WFLM_OUT_SET[8:0] = n 이면 디스플레이 라인의 n번째 라인에서 WFLM이 출력되도록 설정하는 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 장치.
  8. SRAM을 구비한 액정 구동 드라이버에 있어서,
    메인 프로세서는 액정 구동 드라이버로부터 WFLM 또는 DFLM 신호를 수신하는지 판별하는 제 1 단계와;
    상기 제 1 단계에서 WFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세 서는 수신한 WFLM 신호에 동기시켜 상기 액정 구동 드라이버 내의 SRAM을 업데이트 시키는 제 2 단계와;
    상기 제 1 단계에서 DFLM 신호를 수신한 것으로 판별하면, 상기 메인 프로세서는 DFLM에 동기시켜 상기 액정 구동 드라이버와 액정 디스플레이 사이에 액정 프레임 업데이트가 수행되도록 하는 제 3 단계;
    를 포함하여 구성된 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법.
  9. 청구항 8에 있어서,
    상기 제 2 단계는,
    상기 메인 프로세서는 WFLM 신호를 입력받으면 상기 SRAM에 대한 데이터 업데이트 시점을 정하고, 한 프레임 분의 데이터를 입력하도록 제어하는 것을 특징으로 하는 디스플레이 왜곡 방지를 위한 SRAM을 내장한 액정 구동 드라이버의 인터페이스 방법.
KR1020060112752A 2006-11-15 2006-11-15 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법 KR100777683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112752A KR100777683B1 (ko) 2006-11-15 2006-11-15 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112752A KR100777683B1 (ko) 2006-11-15 2006-11-15 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR100777683B1 true KR100777683B1 (ko) 2007-11-21

Family

ID=39080195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112752A KR100777683B1 (ko) 2006-11-15 2006-11-15 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100777683B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297562A (ja) * 1996-05-09 1997-11-18 Tamura Electric Works Ltd Ｌｃｄ表示装置
JPH11161241A (ja) 1997-12-01 1999-06-18 Canon Inc 表示制御装置
EP1217602A2 (en) 2000-12-04 2002-06-26 Nokia Corporation Updating image frames in a display device comprising a frame buffer
KR20060009278A (ko) * 2003-04-30 2006-01-31 노키아 코포레이션 이미지 프레임 업데이트 동기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297562A (ja) * 1996-05-09 1997-11-18 Tamura Electric Works Ltd Ｌｃｄ表示装置
JPH11161241A (ja) 1997-12-01 1999-06-18 Canon Inc 表示制御装置
EP1217602A2 (en) 2000-12-04 2002-06-26 Nokia Corporation Updating image frames in a display device comprising a frame buffer
KR20060009278A (ko) * 2003-04-30 2006-01-31 노키아 코포레이션 이미지 프레임 업데이트 동기

Similar Documents

Publication Publication Date Title
RU2446485C2 (ru) Жидкокристаллический дисплей и способы управления этим дисплеем
JP3229250B2 (ja) 液晶表示装置における画像表示方法及び液晶表示装置
KR101081765B1 (ko) 액정표시장치 및 그 구동방법
KR100666599B1 (ko) 타이밍 컨트롤러와 이를 구비하는 표시 장치 및 초기 동작제어 방법
JP4481460B2 (ja) 液晶表示装置及びその駆動方法
US20090213033A1 (en) Timing controller for reducing power consumption and display device having the same
US11482185B2 (en) Method for driving display device, and display device
TW200502909A (en) Liquid crystal display apparatus
US20150062099A1 (en) Display driver, method for driving display driver, and image display system
US8264441B2 (en) Method for driving liquid crystal display apparatus
JP3529715B2 (ja) 情報処理装置及び該装置における表示装置用電源電圧制御方法
US20070290977A1 (en) Apparatus for driving liquid crystal display and method thereof
JP2014089314A (ja) 表示制御装置及びデータ処理システム
KR100777683B1 (ko) 디스플레이 왜곡 방지를 위한 ｓｒａｍ을 내장한 액정 구동드라이버의 인터페이스 장치 및 그 방법
KR100429880B1 (ko) Ｌｃｄ 프레임 비율 제어 회로 및 방법과 ｌｃｄ 시스템
KR100494713B1 (ko) 액정표시장치
JP2019139060A (ja) 画像処理装置および画像処理方法
KR100537886B1 (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
KR100835991B1 (ko) Ｓｒａｍ을 내장한 액정 구동 드라이버 내의 ｒｂｇ인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법
US20230419892A1 (en) Display driving method and apparatus, display driver integrated circuit chip and terminal
JP2002107695A (ja) 液晶表示装置
JP2004354577A (ja) 液晶表示装置
US20090046081A1 (en) Modification device and method for selectively modifying transmission performance of image frame data
JP2006154225A (ja) 画像表示装置およびその制御回路
KR20090030091A (ko) 액정표시장치의 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181011

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190923

Year of fee payment: 13