KR100835991B1 - Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법 - Google Patents

Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법 Download PDF

Info

Publication number
KR100835991B1
KR100835991B1 KR1020060112785A KR20060112785A KR100835991B1 KR 100835991 B1 KR100835991 B1 KR 100835991B1 KR 1020060112785 A KR1020060112785 A KR 1020060112785A KR 20060112785 A KR20060112785 A KR 20060112785A KR 100835991 B1 KR100835991 B1 KR 100835991B1
Authority
KR
South Korea
Prior art keywords
sram
frame
liquid crystal
rgb
frame frequency
Prior art date
Application number
KR1020060112785A
Other languages
English (en)
Other versions
KR20080044015A (ko
Inventor
성창호
이용운
Original Assignee
(주)토마토엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)토마토엘에스아이 filed Critical (주)토마토엘에스아이
Priority to KR1020060112785A priority Critical patent/KR100835991B1/ko
Publication of KR20080044015A publication Critical patent/KR20080044015A/ko
Application granted granted Critical
Publication of KR100835991B1 publication Critical patent/KR100835991B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/127Updating a frame memory using a transfer of data from a source area to a destination area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법을 제공하기 위한 것으로, 외부에서 입력되는 동기신호를 입력받는 RGB 모드 인터페이스와; RGB 모드 인터페이스에서 데이터를 저장했다는 신호를 받으면 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 프레임 클럭 생성부로 전달하는 제어 레지스터와; 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와; 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과; 디스플레이 타이밍 제어부의 제어에 따라 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;를 포함하여 구성함으로서, SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있게 되는 것이다.
SRAM, 액정 구동 드라이버, RGB 인터페이스, 프레임 주파수, 설정이 가능한 구동 장치 및 그 방법

Description

SRAM을 내장한 액정 구동 드라이버 내의 RBG 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법{Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM}
도 1은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 장치의 블록구성도이다.
도 2는 도 1의 구동 타이밍도이다.
도 3은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 방법을 보인 흐름도이다.
도 4는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치의 블록구성도이다.
도 5는 도 4에서 프레임 신호 생성을 위한 타이밍도이다.
도 6은 도 4의 구동 타이밍도이다.
도 7은 도 4에서 소스 드라이버 업데이트를 위한 타이밍도이다.
도 8은 도 4에서 제어 레지스터의 설정 값의 예를 보인 표이다.
도 9는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법을 보인 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : RGB 모드 인터페이스
20 : 프레임 클럭 생성부
21 : 제어 레지스터
30 : 디스플레이 타이밍 제어부
40 : 그래픽 SRAM
50 : 소스 드라이버
본 발명은 SRAM(Static Random Access Memory, 정적 임의 접근 기억 장치)을 내장한 액정 구동 드라이버에 관한 것으로, 특히 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하기에 적당하도록 한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법에 관한 것이다.
일반적으로 액정 구동 드라이버는 액정 디스플레이 장치를 구동시키는 장치이다. 이러한 액정 구동 드라이버에는 SRAM을 메모리로 사용한다.
도 1은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 장치의 블록구성도이고, 도 2는 도 1의 구동 타이밍도이다.
이에 도시된 바와 같이, 외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM(3)에 저장하는 RGB(Red, Green, Blue) 모드 인터페이스(1)와; 상기 RGB 모드 인터페이스(1)에서 데이터를 저장했다는 신호를 받으면 상기 그래픽 SRAM(3)과 소스 드라이버(4)의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부(2)와; 상기 RGB 모드 인터페이스(1)의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부(2)의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM(3)과; 상기 디스플레이 타이밍 제어부(2)의 제어에 따라 상기 그래픽 SRAM(3)에서의 데이터 업데이트 후 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버(4);로 구성된다.
도 3은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 방법을 보인 흐름도이다.
이에 도시된 바와 같이, RGB 인터페이스를 수행하는 단계(ST1)와; 상기 RGB 인터페이스 후 그래픽 SRAM(3)의 SRAM 데이터를 업데이트시키는 단계(ST2)와; 상기 SRAM 데이터 업데이트 후 소스 드라이버(4)의 데이터를 업데이트 시키는 단계(ST3);를 수행한다.
그래서 외부에서 입력되는 동기신호 VSYNC(Vertical Synchronization, 수직 동기), HSYNC(Horizontal Synchronization, 수평 동기), ENABLE(인에이블), DOTCLK(Dot Clock, 도트 클럭)에 의해서 SRAM에 데이터를 저장 하며, 저장된 데이터는 위의 동기 신호에 의해 소스 드라이버로 업데이트 되며 프레임 주파수가 생성 된다.
따라서 종래의 RGB 인터페이스 모드에서는 입력된 동기신호의 정보에 의하여 디스플레이 프레임 주파수가 결정된다.
그리고 도 2의 타이밍도에서 보는 바와 같이, 소스 드라이버(4)의 프레임 주파수는 외부 입력 동기 신호에 의해서 결정 된다. 입력되는 그래픽 SRAM(3)의 SRAM 데이터의 업데이트는 ENABLE 신호와 DOTCLK에 동기 되어 이루어지며, 소스 드라이버(4)의 데이터는 HSYNC에 동기 되어 업데이트 된다.
여기서 도 2에서 i_sen은 SRAM의 데이터를 소스 드라이버로 전송하기 위하여 SRAM의 한 라인 데이터를 읽어오기 위한 신호이며, i_SLCK는 소스 드라이버로 출력하기 위한 동기 신호 이다.
또한 종래 기술에서의 프레임 주파수는 다음의 수학식 1에 의해 결정된다.
Figure 112006083554487-pat00001
그러나 이러한 종래기술은 SRAM 데이터의 업데이트 수행 후 소스 드라이버 데이터의 업데이트를 수행하기 때문에 액정에 표시되는 데이터가 프레임 데이터의 왜곡을 가질 수 있는 문제점이 있었다.
또한 종래기술은 RGB 모드 구동 시 프레임 주파수를 조정하기 위해 입력 동기 신호의 조정을 해야만 하는 불편함도 있었다.
또한 종래기술은 프레임 주파수 조정이 복잡한 단점도 있었다.
또한 종래 기술은 SRAM을 가지는 액정 구동 드라이버의 RGB 모드 구동 시 프레임 주파수를 조정 하고자 하는 경우에 대하여 인터페이스에 따른 소비전력의 증가가 발생하는 문제점도 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치는,
외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM에 저장하는 RGB 모드 인터페이스와; 상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부로 전달하는 제어 레지스터와; 상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM과 소스 드라이버의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와; 상기 RGB 모드 인터페이스의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과; 상기 디스플레이 타이밍 제어부의 제어에 따라 상기 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법은,
RGB 인터페이스를 수행하는 제 1 단계와; 상기 제 1 단계 후 프레임 클럭을 생성하는 제 2 단계와; 상기 제 2 단계 후 소스 드라이버의 데이터를 업데이트 시키는 제 3 단계와; 상기 제 3 단계 후 그래픽 SRAM의 SRAM 데이터를 업데이트시키는 제 4 단계;를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 발명, SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치의 블록구성도이다.
이에 도시된 바와 같이, 외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM(40)에 저장하는 RGB(Red, Green, Blue) 모드 인터페이스(10)와; 상기 RGB 모드 인터페이스(10)에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부(20)로 전달하는 제어 레지스터(21)와; 상기 프레임 클럭 생성부(20)에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM(40)과 소스 드라이버(50)의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부(30)와; 상기 RGB 모드 인터페이스(10)의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부(30)의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM(40)과; 상기 디스플레이 타이밍 제어부(30)의 제어에 따라 상기 그래픽 SRAM(40)에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버(50);를 포함하여 구성된 것을 특징으로 한다.
상기 프레임 클럭 생성부(20)는, 외부에서 입력되는 동기 신호를 상기 RGB 모드 인터페이스(10)를 통해 입력받고, 상기 제어 레지스터(21)를 통해 설정 가능한 레지스터 값을 입력받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 상기 디스플레이 타이밍 제어부(30)로 전달하는 것을 특징으로 한다.
상기 프레임 클럭 생성부(20)는,
Figure 112006083554487-pat00002
에 의해 프레임 주파수를 생성하고, 여기서 D는 상기 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진 것을 특징으로 한다.
상기 제어 레지스터(21)는, 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 한다.
도 9는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법을 보인 흐름도이다.
이에 도시된 바와 같이, RGB 인터페이스를 수행하는 제 1 단계(ST11)와; 상기 제 1 단계 후 프레임 클럭을 생성하는 제 2 단계(ST12)와; 상기 제 2 단계 후 소스 드라이버(50)의 데이터를 업데이트 시키는 제 3 단계(ST13)와; 상기 제 3 단계 후 그래픽 SRAM(40)의 SRAM 데이터를 업데이트시키는 제 4 단계(ST14);를 포함하여 수행하는 것을 특징으로 한다.
상기 제 2 단계는, 외부에서 입력되는 동기 신호를 RGB 모드 인터페이스(10)를 통해 입력받고, 제어 레지스터(21)를 통해 설정 가능한 레지스터 값을 프레임 클럭 생성부(20)에 입력하여 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 디스플레이 타이밍 제어를 수행하는 것을 특징으로 한다.
상기 제 2 단계는,
Figure 112006083554487-pat00003
에 의해 프레임 주파수를 생성하고, 여기서 D는 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진 것을 특징으로 한다.
상기 제 2 단계는, 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 한다.
이와 같이 구성된 본 발명에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하고자 한 것이다.
종래의 RGB 인터페이스 모드에서는 입력된 동기신호의 정보에 의하여 디스플레이 프레임 주파수가 결정된다. 반면에 본 발명에서는 설정 가능한 레지스터의 정보와 입력되는 동기 신호의 정보를 이용하여 입력 동기신호의 주파수와 다른 디스플레이 프레임 주파수를 생성하는 방법을 제시한다.
또한 본 발명은 그래픽 SRAM을 가지는 액정 구동 드라이버에서 RGB 모드 구동 시 SRAM 업데이트와 소스 드라이버의 업데이트 시 발생할 수 있는 디스플레이의 왜곡 현상이 발생하지 않도록 하는 범위 내에서 적용되는 방법을 제시 한다.
또한 본 발명은 SRAM을 가지는 액정 구동 드라이버내의 RGB 모드 구동 시 입력되는 동기 신호와 다른 비율의 프레임 주파수 설정이 가능 한 구조를 가진다.
그래서 도 4에서 보는 바와 같이 본 발명의 구조에서는 디스플레이 타이밍을 조정하기 위하여 프레임 클럭 생성부(20)를 가진다. 이 블록은 외부에서 입력되는 동기 신호 이외에 설정 가능한 레지스터 값을 입력 받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성 한다.
또한 프레임 클럭 생성부(20)는 그래픽 SRAM(40)의 데이터 업데이트와 소스 드라이버(50)의 데이터 업데이트 사이에 발생할 수 있는 디스플레이 왜곡을 방지한 다.
도 5는 도 4에서 프레임 신호 생성을 위한 타이밍도이다.
이러한 도 5에서 보는 바와 같이 RGB 모드 구동 시 입력되는 동기 신호 VSYNC, HSYNC, DOTCLK을 입력 받아 D의 배수를 가지는 i_line_clk를 생성한다. 여기서 D의 값은 제어 레지스터(21)에서 설정 가능한 레지스터에 의해서 정해진다. 이 D값에 의해 D배의 i_line_clk가 생성 되며, 생성된 i_line_clk에 의해서 i_frm_clk가 생성 된다.
정확한 D배수의 i_line_clk를 생성하기 위해서는 입력되는 동기 신호의 정보를 필요로 한다. 이 때 필요한 정보는 VBP, VDISP, VFP, HBP, HDISP, HFP이다.
VBP : Vertical Back Porch timing area
VDISP : Vertical DISPlay active timing area
VFP : Vertical Front Porch timing area
HBP : Horizontal Back Porch timing area
HDISP : Horizontal DISPlay active timing area
HFP : Horizontal Front Porch timing area 이다.
이 때 생성되는 프레임 주파수는 다음의 수학식 2에서와 같이 계산 된다.
Figure 112006083554487-pat00004
여기서 D는 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진다.
도 6은 도 4의 구동 타이밍도이다.
그래서 본 발명에서 제안된 방식에서의 소스 드라이버 업데이트 타이밍은 도 6에서와 같이 제시되어 있다.
그리고 본 발명에서 RGB 모드 구동 시 입력되는 동기 신호 다른 프레임 주파수를 생성하기 위해 그래픽 SRAM(40)의 데이터 업데이트와 소스 드라이버(50)의 데이터 업데이트의 동기를 조정할 필요가 있다. 만약 그렇지 않을 경우는 액정에 출력되는 데이터가 다른 프레임 데이터가 혼용되어 나타날 수 있다.
도 7은 도 4에서 소스 드라이버 업데이트를 위한 타이밍도이다.
그래서 도 7에서와 같이 종래 방식과는 달리 소스 드라이버 업데이트를 선행하고 SRAM 데이터 업데이트를 나중에 수행하게 되면, 도 8에서 제시된 것과 같이 액정 출력의 동일 프레임 내에 다른 프레임 데이터가 혼용 되는 것을 막아 준다.
예를 들면, RGB모드 구동 시 초당 15 프레임으로 입력되는 화상데이터에 대하여 입력 동기 신호의 변경이 필요 없이 액정 출력 프레임 주파수를 15hz, 30hz, 45hz, 60hz 등의 다양한 프레임 주파수를 가질 수 구조를 구현할 수 있다.
도 8은 도 4에서 제어 레지스터의 설정 값의 예를 보인 표이다.
도 4에서 보는 바와 같이 설정 가능한 레지스터는 i_efrcr[2:0]을 가지는 구조이며, 각각의 설정에 따른 프레임 주파수는 도 8에 제시되어 있다.
그래서 도 8에서는 입력된 동기신호의 프레임 주파수이 15hz 일 경우에 대해, 레지스터 값이 000 이면 액정 디스플레이의 프레임 주파수는 15hz, 레지스터 값이 001 이면 액정 디스플레이의 프레임 주파수는 30hz, 레지스터 값이 010 이면 액정 디스플레이의 프레임 주파수는 45hz, 레지스터 값이 011 이면 액정 디스플레이의 프레임 주파수는 60hz, 레지스터 값이 100 이면 액정 디스플레이의 프레임 주파수는 75hz, 레지스터 값이 101 이면 액정 디스플레이의 프레임 주파수는 90hz, 레지스터 값이 110 이면 액정 디스플레이의 프레임 주파수는 105hz, 레지스터 값이 111 이면 액정 디스플레이의 프레임 주파수는 120hz 인 경우를 보였다. 그러나 각각의 레지스터 값에 대한 액정 디스플레이의 프레임 주파수는 다른 값으로 설정될 수 있으며, 도 8의 표에서 언급한 15hz ~ 120hz 이외의 값을 설정하는 것도 가능하다.
이처럼 본 발명은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하게 되는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있는 효과가 있게 된다.
그래서 본 발명은 RGB 모드 구동 시 프레임 주파수를 조정하기 위해 입력 동 기 신호의 조정이 불필요한 효과가 있다.
또한 본 발명은 프레임 주파수 변경 시 동일 프레임 내에 다른 프레임 데이터의 출력을 발생 시키지 않는 장점도 있다.
더불어 본 발명은 프레임 주파수 조정을 설정 가능한 레지스터를 두어 조정이 간단한 장점도 있다.
나아가 본 발명은 SRAM을 가지는 액정 구동 드라이버의 RGB 모드 구동 시 프레임 주파수를 조정 하고자 하는 경우에 대하여 인터페이스에 따른 소비전력의 증가를 막아주는 효과가 있다.
예를 들어, 입력되는 동기 신호의 프레임 주파수가 30hz인 경우 인터페이스에 따른 전력 소모를 A라고 하자. 여기서 프레임 주파수를 60hz로 변경 하여야 하는 경우를 보면, 종래기술에서는 입력되는 동기 신호의 프레임 업데이트 비율을 60hz로 하여야 하기 때문에 전력소모가 B라는 수치로 증가 하게 된다.
반면에 본 발명에서는 프레임 주파수를 60hz로 변경하는 경우 레지스터 설정을 변경해 주면 가능 하다. 그래서 입력 동기 신호의 프레임 업데이트 비율은 변경 되지 않으며, 전력 소모도 A로 동일하게 발생하게 되는 효과가 있게 된다.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.

Claims (8)

  1. 외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM에 저장하는 RGB 모드 인터페이스와;
    상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와;
    프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부로 전달하는 제어 레지스터와;
    상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM과 소스 드라이버의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와;
    상기 RGB 모드 인터페이스의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과;
    상기 디스플레이 타이밍 제어부의 제어에 따라 상기 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;
    를 포함하여 구성된 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.
  2. 청구항 1에 있어서,
    상기 프레임 클럭 생성부는,
    외부에서 입력되는 동기 신호를 상기 RGB 모드 인터페이스를 통해 입력받고, 상기 제어 레지스터를 통해 설정 가능한 레지스터 값을 입력받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 상기 디스플레이 타이밍 제어부로 전달하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.
  3. 청구항 1에 있어서,
    상기 프레임 클럭 생성부는,
    Figure 112006083554487-pat00005
    에 의해 프레임 주파수를 생성하고, 여기서 D는 상기 제어 레지스터에 의해 설정 가능한 값으로 정해진 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.
  4. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,
    상기 제어 레지스터는,
    입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.
  5. SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 구동방법에 있어서,
    RGB 모드 인터페이스가 외부에서 입력되는 동기신호를 입력받아 데이터를 그래픽 SRAM에 저장하는 제 1 단계와;
    프레임 클럭 생성부가 상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 제 2 단계와;
    상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받아 디스플레이 타이밍 제어부의 제어에 따라 소스 드라이버가 소스 드라이버 데이터를 업데이트하는 제 3 단계와;
    상기 디스플레이 타이밍 제어부의 제어에 따라 그래픽 SRAM이 SRAM 데이터를 업데이트하는 제 4 단계를 포함하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.
  6. 청구항 5에 있어서,
    상기 제 2 단계는,
    상기 프레임 클럭 생성부가 외부에서 입력되는 동기 신호를 RGB 모드 인터페이스를 통해 입력받고, 제어 레지스터를 통해 설정 가능한 레지스터 값을 상기 프레임 클럭 생성부에 입력하여 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 디스플레이 타이밍 제어를 수행하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.
  7. 청구항 5에 있어서,
    상기 제 2 단계는,
    상기 프레임 클럭 생성부가
    Figure 112007080779181-pat00006
    에 의해 프레임 주파수를 생성하고, 여기서 D는 제어 레지스터에 의해 설정 가능한 값으로 정해진 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.
  8. 청구항 5 내지 청구항 7 중 어느 하나의 항에 있어서,
    상기 제 2 단계는,
    상기 제어 레지스터가 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.
KR1020060112785A 2006-11-15 2006-11-15 Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법 KR100835991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112785A KR100835991B1 (ko) 2006-11-15 2006-11-15 Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112785A KR100835991B1 (ko) 2006-11-15 2006-11-15 Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20080044015A KR20080044015A (ko) 2008-05-20
KR100835991B1 true KR100835991B1 (ko) 2008-06-09

Family

ID=39662107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112785A KR100835991B1 (ko) 2006-11-15 2006-11-15 Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100835991B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140046844A (ko) 2012-10-11 2014-04-21 삼성전자주식회사 전력 소비를 감소시킬 수 있는 디스플레이 시스템 및 그것의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130910A (ja) * 1992-07-07 1994-05-13 Seiko Epson Corp マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH0993578A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 画像送信装置及び画像受信装置、並びに画像送信方法及び画像受信方法
JP2000221923A (ja) 1999-02-02 2000-08-11 Toshiba Corp 液晶表示装置
KR20020004823A (ko) * 2000-05-31 2002-01-16 마츠시타 덴끼 산교 가부시키가이샤 화상 출력 장치 및 화상 출력 제어 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130910A (ja) * 1992-07-07 1994-05-13 Seiko Epson Corp マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置
JPH0993578A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 画像送信装置及び画像受信装置、並びに画像送信方法及び画像受信方法
JP2000221923A (ja) 1999-02-02 2000-08-11 Toshiba Corp 液晶表示装置
KR20020004823A (ko) * 2000-05-31 2002-01-16 마츠시타 덴끼 산교 가부시키가이샤 화상 출력 장치 및 화상 출력 제어 방법

Also Published As

Publication number Publication date
KR20080044015A (ko) 2008-05-20

Similar Documents

Publication Publication Date Title
US9767747B2 (en) Display device and method of driving the same
JP4713427B2 (ja) 液晶表示装置の駆動装置及び方法
CN109830204B (zh) 一种时序控制器、显示驱动方法、显示装置
KR102005872B1 (ko) 표시 장치 및 그 구동 방법
US7864152B2 (en) Liquid crystal display of field sequential color type and method for driving the same
US7847779B2 (en) Method and apparatus of transmitting data signals and control signals via an LVDS interface
KR101325982B1 (ko) 액정표시장치 및 이의 구동방법
KR20160045215A (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20070098419A (ko) 액정 표시장치의 구동 장치 및 방법
US9972260B2 (en) Display device and driving method thereof
KR20160015451A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20090213033A1 (en) Timing controller for reducing power consumption and display device having the same
JP4772351B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP5974218B1 (ja) 画像通信装置
KR101296622B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US11417288B1 (en) Control circuit and control method applicable to display panel
KR102135923B1 (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
KR101127841B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR20150011173A (ko) 표시 장치 및 그 구동 방법
KR100835991B1 (ko) Sram을 내장한 액정 구동 드라이버 내의 rbg인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동장치 및 그 방법
WO2017028351A1 (zh) 液晶显示驱动装置及液晶显示驱动方法
KR20040085306A (ko) 액정표시장치
KR101461034B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101070555B1 (ko) 액정표시장치
KR20080058055A (ko) 액정표시장치의 구동 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180511

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 13