KR100776507B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100776507B1 KR100776507B1 KR1020000085364A KR20000085364A KR100776507B1 KR 100776507 B1 KR100776507 B1 KR 100776507B1 KR 1020000085364 A KR1020000085364 A KR 1020000085364A KR 20000085364 A KR20000085364 A KR 20000085364A KR 100776507 B1 KR100776507 B1 KR 100776507B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- data
- gate
- electrode
- contact
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 28
- 239000002184 metal Substances 0.000 abstract description 28
- 239000010410 layer Substances 0.000 description 83
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 21
- 229910052750 molybdenum Inorganic materials 0.000 description 20
- 239000011733 molybdenum Substances 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 239000011651 chromium Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 금속층과 투명전극간의 접촉저항을 낮출 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 데이터라인의 신호 입출력을 위한 데이터 패드부와, 상기 게이트라인의 신호 입출력을 위한 게이트 패드부를 포함하는 액정표시장치에 있어서, 상기 데이터 패드부 및 상기 게이트 패드부는 패드 하부 전극과; 상기 패드 하부 전극에 접촉되며 투명 전극으로 형성된 패드 단자와; 상기 패드 하부 전극과 상기 패드 단자의 접촉부에 형성된 콘택홀을 포함하고, 상기 콘택홀 각각의 측면에 다수의 요철이 형성되어, 상기 콘택홀 각각에서 상기 패드 하부 전극과 패드 단자가 요철형태로 측면 접촉된다.
본 발명에 의하면, 패드부에 요철형태의 콘택홀을 형성하여 패드부 하부 전극과 투명 전극간의 접촉면적을 증가시켜 접촉저항을 줄일 수 있다.
Description
도 1은 종래의 액정표시장치를 나타내는 평면도 및 단면도.
도 2a 내지 도 2d는 도 1에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 평면도 및 단면도.
도 4a 내지 도 4d는 도 3에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 평면도 및 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10, 90 : 투명기판 12, 52 : 게이트전극
14, 94 : 게이트절연막 16, 56 : 오믹 접촉층
18, 58 : 화소전극 20, 60 : 반도체층
22, 62 : 소스전극 24, 64 : 드레인전극
26, 96 : 보호막 15, 55 : 활성층
29, 30, 40a, 40b, 39, 70, 80a, 80b : 콘택홀
29, 30, 40a, 40b, 39, 70, 80a, 80b : 콘택홀
32, 72 : 게이트패드 34, 74 : 데이터패드
36, 76 : 게이트라인 38, 78 : 데이터라인
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 금속층과 투명전극간의 접촉저항을 낮출 수 있는 액정표시장치는 그 제조방법에 관한 것이다.
통상, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
도 1은 종래의 액정표시장치를 도시한 평면도 및 단면도이다.
도 1을 참조하면, 액정표시장치는 게이트라인(36)과 데이터라인(38)의 교차부에 형성되어진 TFT와, TFT에 접속된 화소전극(18)을 포함하는 하판과, 도시되지 않은 칼라필터등이 형성된 도시되지 않은 상판과, 상/하판 사이에 주입된 도시되지 않은 액정으로 구성된다. TFT는 게이트라인(36)에서 연장된 게이트전극(12)과, 데이터라인(38)에서 연장된 소스전극(22)과, 제1 콘택홀(30)에 의해 화소전극(18)과 접속된 드레인전극(24)과, 소스전극(22)과 드레인전극(24)에 접속된 반도체층(20)으로 구성된다. 반도체층(20)은 활성층(15) 및 오믹 접촉층(16)을 포함하고, 오믹 접촉층(16)은 소스전극(22)과 드레인 전극(24) 사이의 채널부에는 형성되지 않는다. 게이트라인(36)과 데이터라인(38) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(32)와 데이터패드부(34) 각각이 형성된다.
게이트 패드부(32)는 게이트 패드 하부 전극(17b)과, 게이트 패드 하부 전극(17b)을 노출시키는 제2 콘택홀(40b)과, 상기 제2 콘택홀(40b)을 통해 게이트 패드 하부 전극(17b)과 접속되는 게이트 패드 단자(19b)를 구비한다.
데이터 패드부(34)는 데이터 패드 하부 전극(17a)과, 데이터 패드 하부 전극(17a)을 노출시키는 제3 콘택홀(40a)과, 상기 제3 콘택홀(40a)을 통해 데이터 패드 하부 전극(17a)과 접속되는 데이터 패드 단자(19a)를 구비한다.
게이트라인(36) 및 게이트전극(12)과 게이트 패드 하부 전극(17b)은 동일한 금속재질로 형성되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(38)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터 패드 하부 전극(17a)은 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트 패드 하부 전극(17b)과 같이 알루미늄(Al)과 몰리브덴(Mo)이 적층된 구조를 가지고 있다. 이에 따라, 데이터 패드 하부 전극(17a)은 데이터 라인(38)과 다른층에 형성되므로, 데이터 패드 하부 전극(17a)과 데이터 라인(38)을 접속시키기 위해 게이트절연막(14) 및 보호막(26)을 관통하여 데이터 패드 하부 전극(17a)을 노출시키는 제3 콘택홀(40a)과, 보호막(26)을 관통하여 데이터 라인(38)을 노출시키는 제4 콘택홀(29)과, 상기 콘택홀들(40a, 29)을 덮는 데이터 패드 단자(19a)를 구비한다. 게이트 패드(32)와 데이터 패드(34)는 콘택홀(40a, 40b)을 통해 노출된 알루미늄(Al)의 금속층으로 이루어진 패드부 하부 전극(17a, 17b)과 접속된 패드단자(19a, 19b)를 통해 구동 IC와 접속되게 된다.
게이트 패드부(32)는 게이트 패드 하부 전극(17b)과, 게이트 패드 하부 전극(17b)을 노출시키는 제2 콘택홀(40b)과, 상기 제2 콘택홀(40b)을 통해 게이트 패드 하부 전극(17b)과 접속되는 게이트 패드 단자(19b)를 구비한다.
데이터 패드부(34)는 데이터 패드 하부 전극(17a)과, 데이터 패드 하부 전극(17a)을 노출시키는 제3 콘택홀(40a)과, 상기 제3 콘택홀(40a)을 통해 데이터 패드 하부 전극(17a)과 접속되는 데이터 패드 단자(19a)를 구비한다.
게이트라인(36) 및 게이트전극(12)과 게이트 패드 하부 전극(17b)은 동일한 금속재질로 형성되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(38)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터 패드 하부 전극(17a)은 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트 패드 하부 전극(17b)과 같이 알루미늄(Al)과 몰리브덴(Mo)이 적층된 구조를 가지고 있다. 이에 따라, 데이터 패드 하부 전극(17a)은 데이터 라인(38)과 다른층에 형성되므로, 데이터 패드 하부 전극(17a)과 데이터 라인(38)을 접속시키기 위해 게이트절연막(14) 및 보호막(26)을 관통하여 데이터 패드 하부 전극(17a)을 노출시키는 제3 콘택홀(40a)과, 보호막(26)을 관통하여 데이터 라인(38)을 노출시키는 제4 콘택홀(29)과, 상기 콘택홀들(40a, 29)을 덮는 데이터 패드 단자(19a)를 구비한다. 게이트 패드(32)와 데이터 패드(34)는 콘택홀(40a, 40b)을 통해 노출된 알루미늄(Al)의 금속층으로 이루어진 패드부 하부 전극(17a, 17b)과 접속된 패드단자(19a, 19b)를 통해 구동 IC와 접속되게 된다.
도 2a 내지 도 2d는 종래 액정표시장치의 제조방법을 단계적으로 설명하기 위해 도시한 평면도 및 이 평면도의 선"A-A',B-B'"를 따라 절취하여 도시한 단면도를 나타낸 것으로서, 특히 박막트랜지스터부와 패드부만을 나타낸 것이다.
도 2a를 참조하면, 기판(10)위에 증착공정을 이용하여 금속막을 형성한 후, 제1 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 게이트라인(36)과, 게이트전극(12), 게이트 패드 하부 전극(17b) 및 데이터 패드 하부 전극(17a)을 동시에 형성하게 된다. 이 경우, 게이트라인(36), 게이트전극(12), 게이트 패드 하부 전극(17b) 및 데이터 패드 하부 전극(17a)의 형성에 사용되는 제1 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo)등을 사용할 수 있으며, 알루미늄계 금속인 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용할 수도 있다. 게이트라인(36)의 제1 층으로 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트라인(36)을 흐르는 신호의 RC지연을 줄일 수 있다. 그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생하기 때문에 이를 방지하기 위하여 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 알루미늄 금속 상부에 적층한다.
도 2b를 참조하면, 게이트 라인(36)과, 게이트 전극(12), 게이트 패드 하부 전극(17b) 및 데이터 패드 하부 전극(17a)이 형성된 기판(10)의 전면에 게이트 절연막(14)과 반도체층(20)과 제2 금속층을 연속으로 증착한 후, 제2 마스크를 이용한 포토리쏘그래피 공정 및 식각공정을 통해 데이터 라인(38)과, 데이터 라인(38)에서 게이트 전극(12) 상부로 돌출연장된 소스전극(22)과, 이와는 소정간격으로 이격된 드레인 전극(24)을 형성한다. 패터닝 된 제2 금속층을 마스크로 하여 반도체층(20)에 포함된 오믹 접촉층(16)을 식각한다. 상기 오믹 접촉층(16)의 식각으로 소스 전극(22)과 드레인 전극(24) 사이에는 활성층(15)이 노출된 채널부가 형성된다. 여기서, 반도체층(20)은 순수 반도체층으로 이루어진 활성층(15)과 불순물 반도체층으로 이루어진 오믹접촉층(16)의 적층으로 구성된 형태이다.
패터닝된 제2 금속층의 하부를 제외한 부분의 불순물 반도체층 즉 오믹 접촉층(16)은 누설전류를 줄이는 목적으로 식각한다.
도 2c를 참조하면, 보호막(26)을 패터닝 하기 위해 제3 마스크로 패터닝하는 공정이다. 제3 마스크는 반투과막을 사용하는 하프톤 마스크로서, 입사광을 차단하는 차단부와 입사광의 일부를 투과시키는 반투과부와 입사광의 거의 전부를 투과시키는 오픈부로 구성된다.
패터닝된 제2 금속층의 하부를 제외한 부분의 불순물 반도체층 즉 오믹 접촉층(16)은 누설전류를 줄이는 목적으로 식각한다.
도 2c를 참조하면, 보호막(26)을 패터닝 하기 위해 제3 마스크로 패터닝하는 공정이다. 제3 마스크는 반투과막을 사용하는 하프톤 마스크로서, 입사광을 차단하는 차단부와 입사광의 일부를 투과시키는 반투과부와 입사광의 거의 전부를 투과시키는 오픈부로 구성된다.
삭제
삭제
보호막(26)은 데이터 라인(38)과 소스 및 드레인 전극(22,24)의 일부분에 형성된다. 또한, 드레인 전극(24)과 화소 전극(18)의 접속을 위한 제1 콘택홀(30), 게이트 패드 하부 전극(17b) 및 데이터 패드 하부 전극(17a)과 구동 IC칩과의 접속을 위한 제2 및 제3 콘택홀(40a, 40b)과, 데이터 패드 하부 전극(17a)과 데이터 라인(38)을 접속시키기 위한 제4 콘택홀(29)을 형성한다.
상기 보호막(26) 및 상기 제1 내지 제4 콘택홀(30, 40a, 40b, 29)의 형성과정을 상세히 하면, 보호막(26)을 전면 도포한 후 제3 마스크를 이용한 포토리쏘그래피 공정을 통해 드레인 전극(24)의 일측의 측면과 보호막(26)이 식각되어 노출되며, 이 때 드레인 전극(24) 하부의 활성층(15)이 동시에 식각되고, 단면적으로 드레인전극(24)과 활성층(15)이 수직구조로 형성된다.
상기 보호막(26) 및 상기 제1 내지 제4 콘택홀(30, 40a, 40b, 29)의 형성과정을 상세히 하면, 보호막(26)을 전면 도포한 후 제3 마스크를 이용한 포토리쏘그래피 공정을 통해 드레인 전극(24)의 일측의 측면과 보호막(26)이 식각되어 노출되며, 이 때 드레인 전극(24) 하부의 활성층(15)이 동시에 식각되고, 단면적으로 드레인전극(24)과 활성층(15)이 수직구조로 형성된다.
이와 같이, 보호층(26)과 활성층(15)이 동시에 식각되는 구조에서 데이터 라인(38) 하부의 활성층(15)은 데이터 라인(38)이 크롬(Cr)과 같은 내건식성을 가지는 물질로 형성되므로, 데이터 라인(38) 하부의 활성층(15)의 패턴 사이즈는 데이터 라인(38)의 크기와 동일한 크기로 식각될 수 있다. 이 때, 제2 및 제3 콘택홀(40a, 40b)을 형성하는 과정에서 패드부 하부 전극(17a, 17b)의 제2 층인 몰리브덴(Mo)층이 식각되어, 제2 및 제3 콘택홀(40a, 40b)을 통해 몰리브덴층은 측면만이 노출된다.
삭제
도 2d를 참고하면, 보호층(26)이 패터닝된 기판의 전면에 ITO, IZO, ITZO 등의 투명 도전성 금속을 증착하고 제4 마스크로 패터닝하여, 화소전극(18)을 형성한다. 이 때, 화소전극(18)은 드레인전극(24)의 노출부에 의해 측면 접촉된다.
화소전극(18)을 형성하는 동시에, 제2 콘택홀(40b)을 통해 게이트 하부 전극(17b)와 접촉하는 게이트 패드 단자(19b)를 형성하고, 제3 콘택홀(40a)을 통해 데이트 패드 하부 전극(17a)과 접촉하는 데이터 패드 단자(19a)를 형성한다.
이러한 종래의 액정표시장치에서는 패드부의 알루미늄 금속과 투명전극이 접촉할 때, 투명전극과 제2 및 제3 콘택홀(40a, 40b)을 통해 측면이 노출된 패드부의 몰리브덴층과의 접촉면적이 작기 때문에 접촉저항이 큰 문제점이 있다.
따라서, 본 발명의 목적은 패드부 하부 전극층과 투명 전극간의 접촉저항을 줄일 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 데이터라인의 신호 입출력을 위한 데이터 패드부와, 상기 게이트라인의 신호 입출력을 위한 게이트 패드부를 포함하는 액정표시장치에 있어서, 상기 데이터 패드부 및 상기 게이트 패드부는 패드 하부 전극과; 상기 패드 하부 전극에 접촉되며 투명 전극으로 형성된 패드 단자와; 상기 패드 하부 전극과 상기 패드 단자의 접촉부에 형성된 콘택홀을 포함하고, 상기 콘택홀 각각의 측면에 다수의 요철이 형성되어, 상기 콘택홀 각각에서 상기 패드 하부 전극과 패드 단자가 요철형태로 측면 접촉된다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 제조방법은 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 데이터라인의 신호 입출력을 위한 데이터 패드부와, 상기 게이트라인의 신호 입출력을 위한 게이트 패드부를 포함하는 액정표시장치의 제조방법에 있어서, 상기 데이터 패드부 및 상기 게이트 패드부를 형성하는 단계는 패드 하부 전극을 형성하는 단계와; 상기 패드 하부 전극을 노출시키며 각각의 측면에 다수의 요철을 구비하는 콘택홀을 형성하는 단계와; 상기 콘택홀 각각에서 상기 패드 하부 전극에 요철형태로 측면 접촉되며, 투명 전극으로 형성된 패드 단자를 형성하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예를 도 3 내지 도 4d를 참조하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 액정표시장치를 도시한 평면도이다.
도 3을 참조하면, 액정표시장치는 게이트라인(76)과 데이터라인(78)의 교차부에 형성되어진 TFT와, TFT에 접속된 화소전극을 포함하는 하판과, 도시되지 않은 칼라필터등이 형성된 도시되지 않은 상판과, 상하판 사이에 주입된 도시되지 않은 액정으로 구성된다. TFT는 게이트라인(76)에서 연장된 게이트전극(52)과, 데이터라인(78)에서 연장된 소스전극(62)과, 화소전극(58)과 제1 콘택홀(70)에 의해 접속된 드레인전극(64)과, 소스전극(62)과 드레인전극(64)에 접속된 반도체층(60)으로 구성으로 된다. 게이트라인(76)과 데이터라인(78) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트 패드부(72)와 데이터 패드부(74) 각각이 형성된다.
게이트 패드부(72)는 게이트 패드 하부 전극(27b)과, 게이트 패드 하부 전극(27b)을 노출시키는 제2 콘택홀(80b)과, 상기 제2 콘택홀(80b)을 통해 게이트 패드 하부 전극(27b)과 접속되는 게이트 패드 단자(29b)를 구비한다.
데이터 패드부(74)는 데이터 패드 하부 전극(27a)과, 데이터 패드 하부 전극(27a)을 노출시키는 제3 콘택홀(80a)과, 상기 제3 콘택홀(80a)을 통해 데이터 패드 하부 전극(27a)과 접속되는 데이터 패드 단자(29a)를 구비한다.
게이트 라인(76) 및 게이트 전극(52)과 게이트 패드 하부 전극(27b)은 동일한 금속재질로 형성되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(78)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터 패드 하부 전극(27a)은 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트 패드 하부 전극(27b)과 같이 알루미늄(Al)과 몰리브덴(Mo)이 적층된 구조를 가지고 있다. 이에 따라, 데이터 패드 하부 전극(27a)은 데이터 라인(78)과 다른층에 형성되므로, 데이터 패드 하부 전극(27a) 및 데이터 라인(78)의 접속은 게이트 절연막(94) 및 보호막(96)을 관통하여 데이터 패드 하부 전극(27a)을 노출시키는 제3 콘택홀(80a)과, 보호막(26)을 관통하여 데이터 라인(38)을 노출시키는 제4 콘택홀(39)과, 상기 콘택홀(80a, 39)을 덮는 데이터 패드 단자(29a)를 통해 이루어진다.
상기의 게이트 패드(72)와 데이터 패드(74)에 포함된 제2 콘택홀 및 제3 콘택홀(80a,80b)은 요철부를 구비한 형상으로 이루어진다. 이 요철 형상으로 형성된 제2 콘택홀 및 제3 콘택홀(80a,80b)을 통해 패드부 하부 전극(27a, 27b)을 이루는 알루미늄(Al)의 금속층이 노출되어 각각의 구동 IC와 접속되게 된다.
게이트 패드부(72)는 게이트 패드 하부 전극(27b)과, 게이트 패드 하부 전극(27b)을 노출시키는 제2 콘택홀(80b)과, 상기 제2 콘택홀(80b)을 통해 게이트 패드 하부 전극(27b)과 접속되는 게이트 패드 단자(29b)를 구비한다.
데이터 패드부(74)는 데이터 패드 하부 전극(27a)과, 데이터 패드 하부 전극(27a)을 노출시키는 제3 콘택홀(80a)과, 상기 제3 콘택홀(80a)을 통해 데이터 패드 하부 전극(27a)과 접속되는 데이터 패드 단자(29a)를 구비한다.
게이트 라인(76) 및 게이트 전극(52)과 게이트 패드 하부 전극(27b)은 동일한 금속재질로 형성되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(78)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다. 데이터 패드 하부 전극(27a)은 구동 IC와의 접속을 알루미늄(Al) 와이어 본딩(Wire bonding)으로 하기 위해 게이트 패드 하부 전극(27b)과 같이 알루미늄(Al)과 몰리브덴(Mo)이 적층된 구조를 가지고 있다. 이에 따라, 데이터 패드 하부 전극(27a)은 데이터 라인(78)과 다른층에 형성되므로, 데이터 패드 하부 전극(27a) 및 데이터 라인(78)의 접속은 게이트 절연막(94) 및 보호막(96)을 관통하여 데이터 패드 하부 전극(27a)을 노출시키는 제3 콘택홀(80a)과, 보호막(26)을 관통하여 데이터 라인(38)을 노출시키는 제4 콘택홀(39)과, 상기 콘택홀(80a, 39)을 덮는 데이터 패드 단자(29a)를 통해 이루어진다.
상기의 게이트 패드(72)와 데이터 패드(74)에 포함된 제2 콘택홀 및 제3 콘택홀(80a,80b)은 요철부를 구비한 형상으로 이루어진다. 이 요철 형상으로 형성된 제2 콘택홀 및 제3 콘택홀(80a,80b)을 통해 패드부 하부 전극(27a, 27b)을 이루는 알루미늄(Al)의 금속층이 노출되어 각각의 구동 IC와 접속되게 된다.
도 4a 내지 도 4d는 도 3에 도시된 액정표시장치의 제조방법을 나타내는 평면도 및 그 평면도에 도시된 선 "C-C',D-D'" 을 따라 절취한 단면도를 단계적으로 도시한 것으로서, 특히 박막트랜지스터부와 패드부만을 도시한 것이다.
도 4a를 참조하면, 기판(90)위에 증착공정을 이용하여 금속막을 형성한 후, 제1 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 금속막을 패터닝하므로써 게이트라인(76)과, 게이트전극(52), 게이트 패드 하부 전극(27b) 및 데이터패드 하부 전극(27a)을 동시에 형성하게 된다. 이 경우, 게이트전극(52), 게이트 패드 하부 전극(27b) 및 데이터패드 하부 전극(27a)의 형성에 사용되는 제1 금속은 일반적으로 크롬(Cr), 몰리브덴(Mo)등을 사용할 수 있으며, 알루미늄계 금속인 알루미늄-네오듐/몰리브덴(AlNd/Mo)을 사용할 수도 있다. 게이트 라인(76)의 제1 층으로 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트 라인(76)을 흐르는 신호의 RC지연을 줄일 수 있다. 그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생하기 때문에 이를 방지하기 위하여 화학약품에 대한 내식성이 강한 몰리브덴 등의 금속을 알루미늄 금속 상부에 적층한다.
도 4b를 참조하면, 게이트전극(52), 게이트 패드 하부 전극(27b) 및 데이터패드 하부 전극(27a)이 형성된 기판(50)의 전면에 게이트 절연막(94)과 활성층(55) 및 오믹 접촉층(56)을 포함하는 반도체층(60)과 제2 금속층을 연속으로 증착한 후, 제2 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 제2 금속층을 패터닝하여, 데이터 라인(78)과, 데이터 라인(78)에서 게이트 전극(52) 상부로 돌출연장된 소스전극(62)과, 이와는 소정간격으로 이격된 드레인 전극(64)을 형성한다. 이후, 패터닝 된 제2 금속층을 마스크로 하여 반도체층(60)에 포함된 오믹 접촉층(56)을 식각한다. 상기 오믹 접촉층(56)의 식각으로 소스 전극(62)과 드레인 전극(64) 사이에는 활성층(55)이 노출된 채널부가 형성된다. 여기서, 반도체층(60)은 순수 반도체층으로 이루어진 활성층(55)과 불순물 반도체층으로 이루어진 오믹접촉층(56)의 적층으로 구성된 형태이다.
패터닝된 제2 금속층의 하부를 제외한 부분의 불순물 반도체층 즉 오믹 접촉층(56)은 누설전류를 줄이는 목적으로 식각한다.
도 4c를 참조하면, 보호막(96)을 패터닝하기 위해 제3 마스크로 패터닝하는 공정이다. 제3 마스크는 반투과막을 사용하는 하프톤 마스크로서, 입사광을 차단하는 차단부와 입사광의 일부를 투과시키는 반투과부와 입사광의 거의 전부를 투과시키는 오픈부로 구성된다.
보호막(96)은 데이터 라인(78)과 소스 및 드레인 전극(62,64)의 일부분에 형성된다. 또한, 드레인 전극(64)과 화소 전극(58)의 접촉을 위한 제1 콘택홀(70), 게이트 패드 하부 전극(27b) 및 데이터 패드 하부 전극(27a)과 구동 IC칩과의 접촉을 위한 제2 및 제3 콘택홀(80a, 80b)이 형성된다. 여기서, 제2 및 제3 콘택홀(80a, 80b)은 콘택홀(80a, 80b)의 각 변에 요철 형상을 구비하도록 형성하여 콘택홀(80a, 80b)을 통해 노출되는 게이트 패드 하부 전극(27b) 및 데이터 패드 하부 전극(27a)의 몰리브덴 금속층을 증가시킨다.
한편, 드레인 전극(64)의 측면은 보호막(96)이 식각되어 노출되며, 이 때 드레인전극(64) 하부의 활성층(55)이 동시에 식각되고, 단면적으로 드레인전극(64)과 활성층(55)이 수직구조로 형성된다.
이와 같이, 보호층(96)과 활성층(55)이 동시에 식각되는 구조에서 데이터라인(78)하부의 활성층(55)은 데이터 라인(78)이 크롬(Cr)과 같은 내건식성을 가지는 물질로 형성되므로, 상기 데이터 라인(78) 하부의 활성층(55)의 패턴 사이즈는 데이터 라인(78)의 크기와 동일한 크기로 식각될 수 있다.
또한, 제2 및 제3 콘택홀(80a, 80b)을 형성하는 과정에서 패드부 하부 전극(27a, 27b)의 제2층인 몰리브덴(Mo)층이 식각되어, 제2 및 제3 콘택홀(80a, 80b)을 통해 몰리브덴층은 측면만이 노출된다. 따라서 상술한 바와 같이 제2 및 제3 콘택홀(80a, 80b)이 요철을 구비한 형상으로 형성되면 제2 및 제3 콘택홀(80a, 80b)통해 노출되는 몰리브덴층의 면적이 증가하는 것이다. 이에 따라 이후 공정에서 형성되는 투명 전극인 패드 단자(29a, 29b)와 요철 형상으로 형성된 제2 및 제3 콘택홀(80a, 80b) 통해 측면이 노출된 몰리브덴층과의 접촉면적이 증가되어 접촉저항이 줄어든다.
또한, 제2 및 제3 콘택홀(80a, 80b)을 형성하는 과정에서 패드부 하부 전극(27a, 27b)의 제2층인 몰리브덴(Mo)층이 식각되어, 제2 및 제3 콘택홀(80a, 80b)을 통해 몰리브덴층은 측면만이 노출된다. 따라서 상술한 바와 같이 제2 및 제3 콘택홀(80a, 80b)이 요철을 구비한 형상으로 형성되면 제2 및 제3 콘택홀(80a, 80b)통해 노출되는 몰리브덴층의 면적이 증가하는 것이다. 이에 따라 이후 공정에서 형성되는 투명 전극인 패드 단자(29a, 29b)와 요철 형상으로 형성된 제2 및 제3 콘택홀(80a, 80b) 통해 측면이 노출된 몰리브덴층과의 접촉면적이 증가되어 접촉저항이 줄어든다.
제3 마스크공정에서는 보호막(96)이 패터닝된 부분을 제외한 전 영역(즉, 보호막 하부를 제외한 전 영역)에 위치한 반도체층(60)을 식각한다. 이 때, 게이트라인(76)과 패드부 하부 전극(27a, 27b)의 제1 금속층은 게이트 절연막(54)에 의해 보호된다.
도 4d를 참조하면, 보호층(96)이 패터닝된 기판의 전면에 ITO, IZO, ITZO 등의 투명 도전성 금속을 증착하고 제4 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정을 통해 패터닝하여, 화소 전극(58)을 형성한다.
상기 화소 전극(58)을 형성하는 동시에, 제2 및 제3 콘택홀(80a, 80b)을 통해 게이트 패드 하부 전극(27b) 및 데이터 패드 하부 전극(27a)과 접촉하는 게이트 패드 단자(29b) 및 데이터 패드 단자(29a)를 형성한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법에서는 요철형태의 콘택홀을 형성하여 패드부의 몰리브덴층과 투명전극간의 접촉면적을 증가시킬 수 있으며 패드부의 저항도 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (8)
- 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 데이터라인의 신호 입출력을 위한 데이터 패드부와, 상기 게이트라인의 신호 입출력을 위한 게이트 패드부를 포함하는 액정표시장치에 있어서,상기 데이터 패드부 및 상기 게이트 패드부는패드 하부 전극과;상기 패드 하부 전극에 접촉되며 투명 전극으로 형성된 패드 단자와;상기 패드 하부 전극과 상기 패드 단자의 접촉부에 형성된 콘택홀을 포함하고,상기 콘택홀 각각의 측면에 다수의 요철이 형성되어, 상기 콘택홀 각각에서 상기 패드 하부 전극과 패드 단자가 요철형태로 측면 접촉되는 것을 특징으로 하는 액정표시장치.
- 삭제
- 삭제
- 제 1항에 있어서,상기 콘택홀은 상기 데이터 패드부 및 상기 게이트 패드부의 게이트 절연막 및 보호층에 형성되는 것을 특징으로 하는 액정표시장치.
- 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 데이터라인의 신호 입출력을 위한 데이터 패드부와, 상기 게이트라인의 신호 입출력을 위한 게이트 패드부를 포함하는 액정표시장치의 제조방법에 있어서,상기 데이터 패드부 및 상기 게이트 패드부를 형성하는 단계는패드 하부 전극을 형성하는 단계와;상기 패드 하부 전극을 노출시키며 각각의 측면에 다수의 요철을 구비하는 콘택홀을 형성하는 단계와;상기 콘택홀 각각에서 상기 패드 하부 전극에 요철형태로 측면 접촉되며, 투명 전극으로 형성된 패드 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
- 제 5항에 있어서,상기 콘택홀은 상기 데이터 패드부 및 상기 게이트 패드부의 게이트 절연막 및 보호층에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085364A KR100776507B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000085364A KR100776507B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056076A KR20020056076A (ko) | 2002-07-10 |
| KR100776507B1 true KR100776507B1 (ko) | 2007-11-16 |
Family
ID=27688586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000085364A KR100776507B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100776507B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745415B1 (ko) * | 2002-12-27 | 2007-08-03 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널의 데이터 패드부 및 그 제조방법 |
| KR101048694B1 (ko) * | 2003-12-09 | 2011-07-14 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101030530B1 (ko) * | 2003-12-16 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101009666B1 (ko) * | 2003-12-30 | 2011-01-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR101706228B1 (ko) * | 2009-12-11 | 2017-02-14 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
| KR20120056678A (ko) | 2010-11-25 | 2012-06-04 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102500559B1 (ko) * | 2015-12-29 | 2023-02-15 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 구비하는 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291313A (ja) * | 1993-04-05 | 1994-10-18 | Sharp Corp | アルミ配線基板とその製造方法及び半導体装置の製造方法 |
| JPH10116990A (ja) * | 1996-10-09 | 1998-05-06 | Seiko Epson Corp | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
| KR19980072407A (ko) * | 1997-03-05 | 1998-11-05 | 구자홍 | 액정 표시 장치의 구조 및 그 제조 방법 |
-
2000
- 2000-12-29 KR KR1020000085364A patent/KR100776507B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291313A (ja) * | 1993-04-05 | 1994-10-18 | Sharp Corp | アルミ配線基板とその製造方法及び半導体装置の製造方法 |
| JPH10116990A (ja) * | 1996-10-09 | 1998-05-06 | Seiko Epson Corp | 薄膜トランジスタ及びそれを用いた液晶表示装置 |
| KR19980072407A (ko) * | 1997-03-05 | 1998-11-05 | 구자홍 | 액정 표시 장치의 구조 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056076A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100679518B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| KR100920483B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101294232B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100638525B1 (ko) | 컬러 액정표시장치용 어레이기판 제조방법 | |
| JP3672302B2 (ja) | 液晶表示装置用アレー基板とその製造方法 | |
| US20040041958A1 (en) | Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof | |
| KR100803566B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101319301B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US6825497B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR20020054608A (ko) | 액정표시장치의 블랙매트릭스 형성방법 | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US6791651B2 (en) | Array substrate for IPS mode liquid crystal display device and fabricating method for the same | |
| KR100776507B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100731037B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20060000983A (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR100690000B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20090060078A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR101213878B1 (ko) | 평판 표시 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |