KR101009666B1 - 액정표시장치 및 그의 제조방법 - Google Patents
액정표시장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101009666B1 KR101009666B1 KR1020030099912A KR20030099912A KR101009666B1 KR 101009666 B1 KR101009666 B1 KR 101009666B1 KR 1020030099912 A KR1020030099912 A KR 1020030099912A KR 20030099912 A KR20030099912 A KR 20030099912A KR 101009666 B1 KR101009666 B1 KR 101009666B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- layer
- pad
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 238000003860 storage Methods 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 23
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000011733 molybdenum Substances 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 248
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000002356 single layer Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 235000013399 edible fruits Nutrition 0.000 claims description 6
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 6
- 229910001887 tin oxide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 4
- 230000000996 additive effect Effects 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 abstract description 6
- 238000005260 corrosion Methods 0.000 abstract description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- -1 AlNd Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 150000002978 peroxides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
공정 프로파일을 개선시키고, 부식에 의한 접촉 불량을 방지하고, 생산 원가를 절약할 수 있는 액정표시장치 및 그의 제조방법을 제공하는데 있다. 이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 기판 상에, 단일층으로 형성된 게이트라인 및 상기 게이트라인의 일끝단에 연장되어 형성된 게이트패드와; 상기 게이트라인과 종횡으로 형성되어 화소영역을 정의하는 데이터라인 및 상기 데이터라인의 일끝단에 연장되어 형성된 데이터패드와; 상기 게이트라인과 데이터라인의 교차부에 형성되고, 상기 게이트라인에서 돌출된 게이트전극과 상기 데이터라인에서 돌출된 소오스전극과 상기 소오스전극과 이격된 드레인전극을 포함하는 박막 트랜지스터(TFT)와; 상기 게이트라인 및 상기 게이트전극을 포함한 상기 기판 전면에 형성되는 게이트 절연막과; 상기 게이트라인에 인접한 전단 게이트라인의 일영역에, 상기 게이트 절연막을 사이에 두고 오버랩된 스토리지전극과; 상기 박막 트랜지스터, 상기 데이터라인 및 데이터패드를 포함한 상기 기판 전면에 형성된 보호막과; 상기 게이트 절연막 상의 상기 화소영역에 형성되고, 상기 드레인전극과 상기 스토리지전극의 일영역과 접속되는 화소전극과; 상기 게이트패드에 접속되는 게이트패드 전극과; 상기 데이터패드에 접속되는 데이터패드 전극을 포함하여 구성된다. 이때, 상기 데이터라인, 데이터패드, 소오스전극, 드레인전극 및 스토리지전극은, 상기 게이트 절연막 상에, 제1 금속층, 또는 비정질 실리콘층, n+ 비정질 실리콘층 및 상기 제1 금속층의 적층구조로 이루어지고, 상기 화소전극은, 몰리브덴(Mo)로 이루어진 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지전극의 일영역에 오버랩됨을 특징으로 한다.
리프트 오프, 3마스크
Description
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 평면도
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 구조 단면도
도 3a 내지 도 3h는 도 1의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ' 선상을 자른 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 평면도
도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조 단면도
도 6a 내지 도 6f는 도 5의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'와 Ⅶ-Ⅶ'와 Ⅷ-Ⅷ' 선상을 자른 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 하부기판 31 : 게이트라인
31a : 게이트전극 31b : 게이트 패드
32 : 게이트절연막 33 : 비정질 실리콘층
33a : 활성층 34 : n+ 비정질 실리콘층
34a : 오믹 접촉층 35 : 제 1 금속층
35a : 데이터라인 35b : 소오스전극
35c : 드레인전극 35d : 스토리지 전극
35e : 데이터패드 36, 38 : 포토레지스트 패턴
37 : 보호막 39a : 제 1 홀
39b, 39c : 제 1, 제 2 콘택홀 40 : 제 2 금속층
41 : 투명 도전막 41a : 화소전극
41b : 게이트 패드 전극 41c : 데이터 패드 전극
본 발명은 액정표시장치에 대한 것으로, 특히 공정 프로파일을 개선시키고, 부식에 의한 접촉 불량을 방지하고, 생산 원가를 절약할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방 송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는 화상을 표시하는 액정패널과 상기 액정패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 일정 공간을 갖고 합착된 상, 하부기판과, 상기 상, 하부기판 사이에 형성된 액정층으로 구성된다.
여기서, 상기 하부기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트배선과, 상기 각 게이트배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터배선과, 상기 각 게이트배선과 데이터배선이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소전극과, 상기 게이트배선의 신호에 의해 스위칭되어 상기 데이터배선의 신호를 상기 각 화소전극에 전달하는 복수개의 박막트랜지스터가 형성된다.
그리고 상부기판(칼라필터 어레이 기판)에는, 상기 화소영역을 제외한 부분 의 빛을 차단하기 위한 블랙매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라필터층과 화상을 구현하기 위한 공통전극이 형성된다.
또한, 이와 같이 형성된 상부기판과 하부기판은 셀 갭을 유지하기 위한 스페이서(spacer)에 의해 일정 공간을 갖고, 씨일재(sealant)에 의해 합착된다. 그리고 씨일재 내부의 공간에 액정이 형성된다.
이와 같은 구조를 갖는 액정표시장치를 제조할 때 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 기판의 크기 및 액정패널의 사이즈에 따라 하나의 대형 기판에 복수개의 액정 패널을 동시에 형성한다.
상술한 바와 같이, 일반적으로 액정표시장치는 두 장의 기판 사이에 액정을 주입하고, 두 기판 사이에 인가하는 전장의 세기를 조절하여 광투과량을 조절하는 구조로 되어 있다.
두 기판 중의 하부기판(TFT 어레이 기판)은, 다수의 게이트 배선과 데이터 배선, 그리고 화소 전극을 포함하며, 박막을 형성하고 사진 식각하는 공정을 여러 회 반복함으로써 만들어진다.
최근 액정표시장치가 대형화됨에 따라 하부기판의 배선들의 길이가 길어져 신호 지연이 발생하므로 이를 감소시키기 위해 저저항 금속을 배선 재료로 사용할 필요가 있는데, 금속 중 비저항이 비교적 작은 Al(알루미늄)이나 Al 합금이 주로 사용된다.
그리고, 통상의 하부기판의 제조 공정에서, 게이트 배선은 Mo/AlNd의 2중층으로 형성할 수 있는데, 이때는 상기 게이트 배선의 하부층으로 사용된 알루미늄계 금속의 저항이 작기 때문에 게이트라인에 흐르는 신호의 RC 딜레이를 줄일 수 있고, 상부층으로 사용된 몰리브덴이 화학약품에 대한 내식성이 강하기 때문에 식각용액에 의해 침식되어 단선불량이 발생하는 문제를 예방할 수 있다.
그러나, 상기와 같이 게이트배선을 Mo/AlNd의 2중층으로 형성할 경우에는 습식각(Wet Etch)공정→건식각(Dry Etch)공정을 모두 사용하여 진행해야 하기 때문에, 공정이 복잡해지는 문제가 있다.
또한, 데이터 배선은 화소 전극보다 먼저 형성되며, 데이터 배선 중 일부는 화소 전극과 접촉한다. 그런데, Al이나 Al 합금을 데이터 배선으로 사용하게 되면 ITO(indium-tin-oxide)를 식각하여 화소 전극을 형성할 때 ITO 식각액이 데이터 배선을 부식시키기 쉽다. 또한, 상기 데이터 배선과 화소 전극은 접촉이 잘 되지 않으며, 접촉이 되더라도 접촉 저항이 높고 또 시간이 지남에 따라 접촉 부분이 끊어질 가능성이 있다.
이를 방지하기 위해 여분의 도전 물질을 사용하여 Al 배선을 완전히 덮는 방법이 있으나 이는 사진 식각 공정 수가 늘어나므로 제조 비용이 큰 문제점이 있다.
또한, 4, 5 마스크의 액정표시장치에서 데이터배선은 Cr/AlNd/Cr의 3중층으로 형성할 수 있는데, 5마스크의 경우에는 Cr, AlNd, Cr을 차례대로 별도의 공정 장비에서 3차례에 걸쳐 습식각하는 공정이 필요하고, 4마스크의 경우에는 데이터 배선을 형성하기 위한 3차례의 습식각공정과, 채널영역을 형성하기 위한 3차례의 습식각 공정을 별도로 진행해야함으로, 공정이 복잡해지고 이에 따라서 생산 경쟁력이 떨어지는 문제가 발생할 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 공정 프로파일을 개선시키고, 부식에 의한 접촉 불량을 방지하고, 생산 원가를 절약할 수 있는 액정표시장치 및 그의 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판 상에, 단일층으로 형성된 게이트라인 및 상기 게이트라인의 일끝단에 연장되어 형성된 게이트패드와; 상기 게이트라인과 종횡으로 형성되어 화소영역을 정의하는 데이터라인 및 상기 데이터라인의 일끝단에 연장되어 형성된 데이터패드와; 상기 게이트라인과 데이터라인의 교차부에 형성되고, 상기 게이트라인에서 돌출된 게이트전극과 상기 데이터라인에서 돌출된 소오스전극과 상기 소오스전극과 이격된 드레인전극을 포함하는 박막 트랜지스터(TFT)와; 상기 게이트라인 및 상기 게이트전극을 포함한 상기 기판 전면에 형성되는 게이트 절연막과; 상기 게이트라인에 인접한 전단 게이트라인의 일영역에, 상기 게이트 절연막을 사이에 두고 오버랩된 스토리지전극과; 상기 박막 트랜지스터, 상기 데이터라인 및 데이터패드를 포함한 상기 기판 전면에 형성된 보호막과; 상기 게이트 절연막 상의 상기 화소영역에 형성되고, 상기 드레인전극과 상기 스토리지전극의 일영역과 접속되는 화소전극과; 상기 게이트패드에 접속되는 게이트패드 전극과; 상기 데이터패드에 접속되는 데이터패드 전극을 포함하여 구성된다. 이때, 상기 데이터라인, 데이터패드, 소오스전극, 드레인전극 및 스토리지전극은, 상기 게이트 절연막 상에, 제1 금속층, 또는 비정질 실리콘층, n+ 비정질 실리콘층 및 상기 제1 금속층의 적층구조로 이루어지고, 상기 화소전극은, 몰리브덴(Mo)로 이루어진 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지전극의 일영역에 오버랩됨을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 따른 액정표시장치의 제조방법은, 제 1 마스크 공정을 이용하여, 기판 상에, 단일층으로 이루어진 게이트라인과, 상기 게이트라인에서 돌출된 게이트전극과, 상기 게이트라인의 일끝단에 연장된 게이트패드를 형성하는 단계; 상기 게이트라인과, 게이트전극과, 게이트패드를 포함한 기판 전면에 게이트절연막, 비정질 실리콘층, n+ 비정질 실리콘층 및 제1 금속층을 순차적으로 적층하는 단계; 제 2 마스크 공정을 이용하여, 상기 게이트절연막 상에, 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인의 일끝단에 연장된 데이터패드와, 상기 데이터라인에서 돌출되어 상기 게이트전극의 일측과 오버랩되는 소오스전극과, 상기 소오스전극에서 이격되어 상기 게이트전극의 다른 일측과 오버랩되는 드레인전극과, 상기 게이트라인에 인접한 전단 게이트라인에 적어도 일부 오버랩되는 스토리지전극을, 상기 비정질 실리콘층, n+ 비정질 실리콘층 및 제1 금속층의 적층구조로 형성하는 단계; 상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지전극을 포함한 상기 게이트절연막 전면에 보호막을 형성하는 단계; 제 3 마스크 공정을 이용하여, 상기 보호막에, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역 및 상기 화소영역에 대응한 상기 게이트절연막의 일영역이 드러나도록 오픈하는 제 1 홀과, 상기 게이트패드와 상기 데이터패드 각각의 일영역이 드러나도록 오픈하는 제 1, 제 2 콘택홀을 형성하는 단계; 상기 제 1 홀에 의해 오픈된 상기 드레인전극과 상기 스토리지 전극 각각의 일영역과, 상기 제1 콘택홀에 의해 드러난 상기 게이트패드의 일영역과, 상기 제2 콘택홀에 의해 드러난 상기 데이터패드의 일영역 각각의 상부에, 몰리브덴(Mo)으로 이루어진 제2 금속층을 형성하는 단계; 및 상기 제 1 홀을 통해, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역에 접속되는 화소전극과, 상기 제 1 콘택홀을 통해 상기 게이트패드에 접속되는 게이트패드 전극과, 상기 제 2 콘택홀을 통해 상기 데이터패드에 접속되는 데이터패드 전극을 형성하는 단계를 포함하고, 상기 화소전극은, 상기 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지 전극의 일영역에 오버랩됨을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
또는, 본 발명에 따른 액정표시장치의 제조방법은, 제 1 마스크 공정을 이용하여, 기판 상에, 단일층으로 이루어진 게이트라인과, 상기 게이트라인에서 돌출된 게이트전극과, 상기 게이트라인의 일끝단에 연장된 게이트패드를 형성하는 단계; 상기 게이트라인과, 게이트전극과, 게이트패드를 포함한 기판 전면에 게이트절연막, 비정질 실리콘층 및 n+ 비정질 실리콘층을 순차적으로 적층하는 단계; 제 2 마스크 공정을 이용하여, 상기 게이트절연막 상에 상기 게이트라인과 오버랩되는 활성층과 오믹접촉층을 형성하는 단계; 제 3 마스크 공정을 이용하여, 제1 금속층으로, 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인의 일끝단에 연장된 데이터패드와, 상기 데이터라인에서 돌출되어 상기 게이트전극의 일측과 오버랩되는 소오스전극과, 상기 소오스전극에서 이격되어 상기 게이트전극의 다른 일측과 오버랩되는 드레인전극과, 상기 게이트라인에 인접한 전단 게이트라인에 적어도 일부 오버랩되는 스토리지전극을 형성하는 단계; 상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지전극을 포함한 상기 게이트절연막 전면에 보호막을 형성하는 단계; 제 4 마스크 공정을 이용하여, 상기 보호막에, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역 및 상기 화소영역에 대응한 상기 게이트절연막의 일영역이 드러나도록 오픈하는 제 1 홀과, 상기 게이트패드와 상기 데이터패드 각각의 일영역이 드러나도록 오픈하는 제 1, 제 2 콘택홀을 형성하는 단계; 상기 제 1 홀에 의해 오픈된 상기 드레인전극과 상기 스토리지 전극 각각의 일영역과, 상기 제1 콘택홀에 의해 드러난 상기 게이트패드의 일영역과, 상기 제2 콘택홀에 의해 드러난 상기 데이터패드의 일영역 각각의 상부에, 몰리브덴(Mo)으로 이루어진 제2 금속층을 형성하는 단계; 및 상기 제 1 홀을 통해, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역에 접속되는 화소전극과, 상기 제 1 콘택홀을 통해 상기 게이트패드에 접속되는 게이트패드 전극과, 상기 제 2 콘택홀을 통해 상기 데이터패드에 접속되는 데이터패드 전극을 형성하는 단계를 포함하고, 상기 화소전극은, 상기 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지 전극의 일영역에 오버랩됨을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
이하, 첨부 도면을 참조하여 본 발명에 따른 액정표시장치 및 그의 제조방법을 실시예별로 나누어 설명하면 다음과 같다.
제 1 실시예
먼저, 본 발명의 제 1 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 구조 단면도이다.
본 발명의 제 1 실시예에 따른 액정표시장치는, 도 1과 도 2에 도시한 바와 같이, 하부기판(30) 위에 일방향으로 형성된 게이트라인(31)과, 게이트라인(31)의 일측에서 돌출된 게이트전극(31a)과, 상기 게이트라인(31)에서 연장되어 일끝단에 형성된 게이트 패드(31b)와, 상기 게이트라인(31)을 포함하는 전면에 형성된 게이트 절연막(32)과, 상기 게이트라인(31)과 교차되어 화소영역을 정의하는 데이터 라인(35a)과, 상기 교차부마다 게이트전극(31a)과 소오스전극(35b)과 드레인전극(35c)으로 형성된 박막 트랜지스터(TFT)와, 전단 게이트라인의 일영역에 오버랩된 스토리지 전극(35d)과, 데이터 라인(35a)에서 연장되어 일끝단에 형성된 데이터 패드(35e)와, 상기 박막 트랜지스터를 포함한 하부기판(30) 전면에 형성된 보호막(37)과, 상기 드레인전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역에 형성된 제 1 홀(39a)과, 상기 게이트 패드(31d)와 데이터 패드(35e) 상부에 형성된 제 1, 제 2 콘택홀(39b,39c)과, 상기 제 1 홀(39a)을 포함한 화소영역에 형성된 화소 전극(41a)과, 상기 제 1 콘택홀(39b)을 통하여 게이트 패드(31b)에 접속되는 게이트 패드 전극(41b)과, 상기 제 2 콘택홀(39c)을 통하여 데이터 패드(35e)에 접속되는 데이터 패드 전극(41c)으로 구성된다.
상기 게이트라인(31)과 게이트전극(31a)과 게이트 패드(31b)는 알루미늄계 금속층인 AlNd의 단일층으로 구성되어 있다.
상기 박막 트랜지스터(TFT)는 게이트 라인(31)의 일측에서 돌출된 게이트 전극(31a)과, 데이터 라인(35a)의 일측에서 돌출된 소오스 전극(35b)과, 소오스 전극(35b)과 일정 간격 이격되어 형성되며 화소 전극(41a)에 접속된 드레인 전극(35c)과, 게이트 전극(31b)과 게이트 절연막(32)을 사이에 두고 중첩되고 소오스 전극(35b)과 드레인 전극(35c) 사이에 채널을 형성하는 반도체 패턴으로 구성된다.
상기 데이터라인(35a)과 소오스전극(35b)과 드레인전극(35c)은 AlNd/Mo의 이중층으로 형성되거나, 실리사이드층 상부에 AlNd가 형성된 구성을 갖고 있다.
이러한 박막 트랜지스터(TFT)는 게이트 라인(31)에 공급되는 게이트 신호에 응답하여 데이터 라인(35a)에 공급되는 화소전압 신호가 화소 전극(41a)에 충전되어 유지되게 한다.
반도체 패턴은 활성층(33a)과 오믹 접촉층(34a)으로 구성되어 있는데, 이때 활성층(33a)은 소오스 전극(35b)과 드레인 전극(35c) 사이의 채널부를 포함하면서 데이터 라인(35a)과 소오스 전극(35b)과 드레인 전극(35c)에 중첩되도록 그 하부에 형성되고, 오믹접촉층(34a)은 데이터 라인(35a)과 소오스 전극(35b)과 드레인 전극(35c) 각각과 활성층(33a) 사이에 형성된다.
그리고 스토리지 전극(35d)과 데이터 패드(35e)는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과, 제 1 금속층(35)이 적층 구성되어 있다. 이때 제 1 금속층(35)은 AlNd/Mo의 이중층으로 형성되거나, 실리사이드층 상부에 AlNd가 형성되어 구성된다.
스토리지 커패시터는 상기 이전단의 게이트라인(31)/게이트절연막(32)/상기 스토리지 전극(35d)으로 구성되며, 이러한 스토리지 캐패시터는 화소 전극(41a)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
그리고 상기 게이트 패드(31b)와 데이터 패드(35e)의 제 1, 제 2 콘택홀(39b,39c)의 하부에는 몰리브덴(Mo)으로 구성된 제 2 금속층(40)이 형성되어 있다.
그리고, 화소전극(41a)과 접속되는 드레인전극(35c)과 스토리지 전극(35d) 상부의 일영역에는 몰리브덴(Mo)으로 구성된 제 2 금속층(40)이 형성되어 AlNd-Mo 합금의 오믹 콘택층을 구성하고 있다.
상기 화소 전극(41a)은 하부기판(30)의 화소영역 상에 형성되며, 박막 트랜지스터의 드레인 전극(35c)에서 이전단 게이트라인의 스토리지 전극(35d)상부에 직접 접속되도록 연장 형성되어 있다.
상기 화소 전극(41a)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(41a)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
그리고 도면에는 도시되어 있지 않지만, 상기 게이트 라인(31)은 게이트 패드(31b)를 통해 게이트 드라이버와 접속되고, 데이터 라인(35a)은 데이터 패드(35e)를 통해 데이터 드라이버와 접속된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정으로 형성된다.
다음에, 상기 구성을 갖는 3마스크 공정으로 형성된 본 발명의 제 1 실시예 에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 3a 내지 도 3h는 도 1의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ' 선상을 자른 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법은, 도 3a에 도시한 바와 같이, 하부기판(30) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 형성한다. 이어서, 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로 게이트 금속층을 패터닝함으로써 게이트라인(31), 게이트전극(31a), 게이트 패드(31b)를 포함하는 게이트 패턴들을 형성한다. 게이트 금속층은 알루미늄계 금속, 예를 들어 AlNd의 단일층으로 형성한다. 게이트 패드(31b)는 게이트라인(31)에서 연장되어 일 끝단에 형성된다.
이어서, 도 3b에 도시한 바와 같이, 게이트 패턴들이 형성된 하부기판(30) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(32), 비정질 실리콘층(33), n+ 비정질 실리콘층(34), 그리고 소오스/드레인 형성용 제 1 금속층(35)을 순차적으로 형성한다. 이때, 게이트 절연막(32)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
상기 소오스/드레인 형성용 제 1 금속층(35)은 AlNd/Mo의 이중층이나 AlNd의 단일층으로 구성할 수 있다. 이하 도면에서는 AlNd/Mo의 이중층으로 형성하였을 경우를 예를 들어 설명한다.
그리고 도면에는 도시되어 있지 않지만, 상기 제 1 금속층(35)을 AlNd의 단 일층을 사용하여 형성할 경우에는, n+비정질 실리콘층(34)을 형성한 후에 Mo 또는 Cr과 같은 금속을 증착하여 실리사이드층을 형성한 후에 전면에 AlNd로 구성된 제 1 금속층(35)을 형성한다.
이후에 제 1 금속층(35) 위에 제 2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴(36)을 형성한다. 이 경우 제 2 마스크는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소오스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 도 3c에 도시한 바와 같이, 포토레지스트 패턴(36)을 이용한 습식 식각공정으로 제 1 금속층(35)이 패터닝됨으로써 데이터 라인(35a), 소오스 전극(35b), 상기 소오스 전극(35b)과 일체화된 드레인 전극(35c)과, 스토리지 전극 및 데이터 패드를 포함하는 금속 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층(34)과 비정질 실리콘층(33)이 동시에 패터닝됨으로써 오믹접촉층(34a)과 활성층(33a)이 형성된다.
스토리지 전극(35d)과, 데이터 패드(35e)는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과, 제 1 금속층(35)이 적층 구성되어 있다.
그리고, 도 3d에 도시한 바와 같이, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소오스/드레인 패턴 및 오믹접촉층(34a)이 식각된다. 이에 따라, 채널부의 활성층(33a)이 노출되어 활성층(33a)이 활성화되지 않는 경우 소오스 전극(35b)과 드레인 전극(35c)이 전기적으로 분리된다.
이어서, 스트립 공정으로 소오스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
상기 공정에 의해서 게이트전극(31a)과 활성층(33a)과 소오스전극(35b)과 드레인전극(35c)으로 구성된 박막 트랜지스터(TFT)가 형성되고, 이전단 게이트라인(31) 상부에는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과 제 1 금속층(35)이 적층된 스토리지 전극(35d)이 형성되고, 게이트라인(31)에서 연장된 일끝단에는 게이트 패드(31b)가 형성되고, 데이터라인(35a)에서 연장된 끝단에는 비정질 실리콘층(33)과 n+ 비정질 실리콘층(34)과 제 1 금속층(35)이 적층된 데이터패드(35e)가 형성된다.
다음에, 도 3e에 도시한 바와 같이, 박막 트랜지스터(TFT)를 포함한 하부기판(30) 전면에 PECVD 등의 증착방법으로 보호막(37)을 형성하고, 보호막(37) 상에 포토레지스트를 도포한다.
그리고 제 3 마스크를 이용하여 포토레지스트를 노광 및 현상 공정으로 선택적으로 패터닝하여, 포토레지스트 패턴(38)을 형성한다. 이후에 포토레지스트 패턴(38)을 마스크로 보호막(37)을 식각하여 제 1 홀(39a) 및 제 1, 제 2 콘택홀(39b,39c)을 형성한다.
이때 제 1 홀(39a)은 보호막(37)을 관통하여 드레인 전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역이 드러나도록 오픈된 것이고, 제 1 콘택홀(39b)은 보호막(37) 및 게이트 절연막(32)을 관통하여 게이트 패드(31b)가 노출되게 형성하고, 제 2 콘택홀(39c)은 보호막(37)을 관통하여 데이터 패드(35e)가 노출되게 형성한다.
보호막(37)의 재료로는 게이트 절연막(32)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질을 이용한다.
이후에, 제 1 홀(39a)과, 제 1, 제 2 콘택홀(39b,39c)을 포함한 포토레지스트 패턴(38) 상부에 제 2 금속층(40)을 형성한다. 이때 제 2 금속층(40)은 몰리브덴(Mo)을 사용한다. 제 2 금속층(40)을 증착하면, 제 1 홀(39a)의 드레인전극(35c)과 스토리지 전극(35d)의 상부에는 AlNd-Mo 합금층이 형성되고, 제 1 홀(39a)의 화소영역에는 몰리브덴(Mo)만 형성되며, 제 1, 제 2 콘택홀(39b,39c)에 AlNd-Mo 합금층이 형성된다.
다음에, 도 3f에 도시한 바와 같이 과수계 에천트를 이용하여 전면 식각을 하면 AlNd-Mo 합금층을 제외한 Mo만 형성된 제 2 금속층(40)이 제거된다. 제 1 홀(39a)의 드레인전극(35c)과 스토리지 전극(35d)의 상부 및 제 1, 제 2 콘택홀(39b,39c)의 AlNd-Mo 합금층을 제외한 제 2 금속층(40)이 모두 제거된다.
이때 과수계 에천트는 H2O2+ CH3COO-(첨가제)로 구성된다.
이어서, 도 3g에 도시한 바와 같이, 포토레지스트 패턴(38)을 포함한 하부기판(30)의 전면에 투명 도전막(41)을 형성한다. 이때, 투명 도전막(41)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 사용된다.
이후에 도 3h에 도시한 바와 같이 포토레지스트 패턴(38)을 리프트 오프(lift-off) 공정으로 제거한다. 이에 의해서 화소영역에 화소전극(41a)이 형성되고, 게이트 패드(31b) 상부에 게이트 패드 전극(41b)이 형성되고, 데이터 패드(35e) 상부에 데이터 패드 전극(41c)이 형성된다.
상기 화소전극(41a)은 드레인전극(35c)에서 이전단 게이트라인 상부의 스토리지 전극(35d)까지 연장 형성되어 있다.
상기의 액정표시장치는 3마스크를 이용하여 형성된 것이다.
제 2 실시예
상기 3마스크의 액정표시장치의 제조방법외에도, 본 발명은 4마스크 공정으로 액정표시장치를 제조할 수 있는데, 이하, 본 발명의 제 2 실시예에 따른 액정표시장치 및 그의 제조방법에 대하여 설명하기로 한다.
먼저, 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 설명하기로 한다.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 5는 본 발명의 제 2 실시예에 따른 액정표시장치의 구조 단면도이다.
도 4와 도 5에 도시한 바와 같이, 하부기판(30) 위에 일방향으로 형성된 게이트라인(31)과, 게이트라인(31)의 일측에서 돌출된 게이트전극(31a)과, 상기 게이트라인(31)에서 연장되어 일끝단에 형성된 게이트 패드(31b)와, 상기 게이트라인(31)을 포함하는 전면에 형성된 게이트 절연막(32)과, 상기 게이트라인(31)과 교차되어 화소영역을 정의하는 데이터 라인(35a)과, 상기 교차부 마다 게이트전극(31a)과 소오스전극(35b)과 드레인전극(35c)으로 형성된 박막 트랜지스터(TFT)와, 전단 게이트라인의 일영역에 오버랩된 스토리지 전극(35d)과, 데이터 라인(35a)에서 연장되어 일끝단에 형성된 데이터 패드(35e)와, 상기 박막 트랜지스터를 포함한 하부기판(30) 전면에 형성된 보호막(37)과, 상기 드레인전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역에 형성된 제 1 홀(39a)과, 상기 게이트 패드(31d)와 데이터 패드(35e) 상부에 형성된 제 1, 제 2 콘택홀(39b,39c)과, 상기 제 1 홀(39a)을 포함한 화소영역에 형성된 화소 전극(41a)과, 상기 제 1 콘택홀(39b)을 통하여 게이트 패드(31b)에 접속되는 게이트 패드 전극(41b)과, 상기 제 2 콘택홀(39c)을 통하여 데이터 패드(35e)에 접속되는 데이터 패드 전극(41c)으로 구성된다.
상기 게이트라인(31)과 게이트전극(31a)과 게이트 패드(31b)는 알루미늄계 금속층인 AlNd의 단일층으로 구성되어 있다.
상기 박막 트랜지스터(TFT)는 게이트 라인(31)의 일측에서 돌출된 게이트 전극(31a)과, 게이트절연막(32)을 게재하여 상기 게이트전극(31a)을 포함한 게이트절연막(32) 상에 패턴 형성된 활성층(33a)과, 데이터 라인(35a)의 일측에서 돌출되고 활성층(33a)의 일측 상부에 오버랩된 소오스 전극(35b)과, 소오스 전극(35b)과 일정 간격 이격 형성되고 활성층(33a)의 타측에 상부에 오버랩된 드레인 전극(35c)으로 구성된다.
상기 활성층(33a)과 상기 소오스 전극(35b), 상기 활성층(33a)과 드레인 전극(35c)의 사이에는 오믹 접촉층(34a)이 더 구비된다.
상기 데이터라인(35a)과 소오스전극(35b)과 드레인전극(35c)은 AlNd/Mo의 이중층으로 형성되거나, 실리사이드층 상에 형성된 AlNd로 구성된다. 이때 실리사이드층은 크롬 실리사이드층나 몰리브덴 실리사이드층이 사용된다.
이러한 박막 트랜지스터(TFT)는 게이트 라인(31)에 공급되는 게이트 신호에 응답하여 데이터 라인(35a)에 공급되는 화소전압 신호가 화소 전극(41a)에 충전되어 유지되게 한다.
그리고 스토리지 전극(35d)과 데이터 패드(35e)는 AlNd/Mo의 이중층이나 실리사이드층 상부에 형성된 AlNd로 구성되어 있다. 이때 실리사이드층은 몰리브덴 실리사이드나 크롬 실리사이드로 구성된다.
스토리지 커패시터는 상기 이전단의 게이트라인(31)/게이트절연막(32)/상기 스토리지 전극(35d)으로 구성되며, 이러한 스토리지 캐패시터는 화소 전극(41a)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
그리고 상기 게이트 패드(31b)와 데이터 패드(35e)의 제 1, 제 2 콘택홀(39b,39c)의 하부에는 몰리브덴(Mo)으로 구성된 제 2 금속층(40)이 형성되어 있다.
그리고, 화소전극(41a)과 접속되는 드레인전극(35c)과 스토리지 전극(35d) 상부의 일영역에는 몰리브덴(Mo)으로 구성된 제 2 금속층(40)이 형성되어 AlNd-Mo 합금의 오믹 콘택층을 구성하고 있다.
상기 화소 전극(41a)은 하부기판(30)의 화소영역 상에 형성되며, 박막 트랜지스터의 드레인 전극(35c)에서 이전단 게이트라인의 스토리지 전극(35d)상부에 직 접 접속되도록 연장 형성되어 있다.
상기 화소 전극(41a)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(41a)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
그리고 도면에는 도시되어 있지 않지만, 상기 게이트 라인(31)은 게이트 패드(31b)를 통해 게이트 드라이버와 접속되고, 데이터 라인(35a)은 데이터 패드(35e)를 통해 데이터 드라이버와 접속된다.
다음에 상기 구성을 갖는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
도 6a 내지 도 6f는 도 5의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'와 Ⅶ-Ⅶ'와 Ⅷ-Ⅷ' 선상을 자른 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
도 6a에 도시한 바와 같이, 하부기판(30) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층을 형성한다. 이어서, 제 1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층을 패터닝함으로써 게이트라인(31), 게이트전극(31a), 게이트 패드(31b)를 포함하는 게이트 패턴들을 형성한다.
게이트 금속층은 알루미늄계 금속, 예를 들어 AlNd 의 단일층으로 형성한다. 게이트 패드(31b)는 게이트라인(31)에서 연장되어 일 끝단에 형성된다.
이후에, 도 6b에 도시한 바와 같이, 게이트라인(31)을 포함한 전면에 게이트 절연막(32), 비정질 실리콘층, n+ 비정질 실리콘층을 차례로 증착한 후, 제 2 마스크를 이용한 포토리쏘그래피와 식각 공정을 하여 포토레지스트 패턴(36)을 형성한다. 이후에 포토레지스트 패턴(36)을 마스크로 게이트전극(31a)을 포함한 일영역에 남도록 n+ 비정질 실리콘층과 비정질 실리콘층을 차례로 식각해서 활성층(33a)과 오믹 접촉층(34a)을 적층 형성한다.
다음에, 도 6c에 도시한 바와 같이, 전면에 소오스/드레인 형성용 제 1 금속층을 증착하고, 제 3 마스크를 이용한 포토리소그래피 공정과 식각공정으로 제 1 금속층을 식각해서 데이터라인(35a), 소오스전극(35b), 드레인 전극(35c), 스토리지 전극(35d)과 데이터 패드(35e)를 형성한다. 이때 채널부의 상기 오믹 접촉층(34a)을 식각하여 활성층(33a)이 드러나게 한다.
상기에서 데이터라인(35a)은 게이트라인(31)과 수직한 방향으로 배열되어 화소영역을 정의하고, 소오스전극(35b)은 데이터라인(35a)의 일측에서 돌출 형성되고, 드레인 전극(35c)은 소오스전극(35b)과 일정 간격 이격되어 형성되고, 스토리지 전극(35d)은 이전단 게이트라인의 일영역 형성되며, 데이터 패드(35e)는 데이터라인(35b)에서 연장되어 일끝단에 형성된다.
상기 소오스/드레인 형성용 제 1 금속층(35)은 AlNd/Mo의 이중층이나 AlNd의 단일층으로 구성할 수 있다. 이하 도면에서는 AlNd/Mo의 이중층으로 형성하였을 경우를 예를 들어 설명한다.
그리고 도면에는 도시되어 있지 않지만, 상기 제 1 금속층(35)을 AlNd의 단 일층을 사용하여 형성할 경우에는, n+비정질 실리콘층(34)을 형성한 후에 Mo 또는 Cr과 같은 금속을 증착하여 실리사이드층을 형성한 후에 전면에 AlNd로 구성된 제 1 금속층(35)을 형성한다.
다음에 도 6d에 도시한 바와 같이, 박막 트랜지스터를 포함한 하부기판(30) 전면에 PECVD 등의 증착방법으로 보호막(37)을 형성하고, 보호막(37) 상에 포토레지스트를 도포한다.
그리고 제 4 마스크를 이용하여 포토레지스트를 노광 및 현상 공정으로 선택적으로 패터닝하여, 포토 레지스트 패턴(38)을 형성한다.
이후에 포토 레지스트 패턴(38)을 마스크로 보호막(37)을 식각하여 제 1 홀(39a) 및 제 1, 제 2 콘택홀(39b,39c)을 형성한다.
이때 제 1 홀(39a)은 보호막(37)을 관통하여 드레인 전극(35c)과 스토리지 전극(35d)의 일영역을 포함한 화소영역이 드러나도록 오픈된 것이고, 제 1 콘택홀(39b)은 보호막(37) 및 게이트 절연막(32)을 관통하여 게이트 패드(31b)가 노출되게 형성하고, 제 2 콘택홀(39c)은 보호막(37)을 관통하여 데이터 패드(35e)가 노출되게 형성한다.
보호막(37)의 재료로는 게이트 절연막(32)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질을 이용한다.
이후에, 제 1 홀(39a)과, 제 1, 제 2 콘택홀(39b,39c)을 포함한 포토레지스트 패턴(38) 상부에 제 2 금속층(40)을 형성한다. 이때 제 2 금속층(40)은 Mo를 사 용한다. 제 2 금속층(40)을 증착하면, 제 1 홀(39a)의 드레인전극(35c)과 스토리지 전극(35d)의 상부에는 AlNd-Mo 합금층이 형성되고, 제 1 홀(39a)의 화소영역에는 Mo만 형성되며, 제 1, 제 2 콘택홀(39b,39c)에 AlNd-Mo 합금층이 형성된다.
다음에, 도 6e에 도시한 바와 같이 과수계 에천트를 이용하여 전면 식각을 하면 AlNd-Mo 합금층을 제외한 Mo만 형성된 제 2 금속층(40)이 제거된다. 제 1 홀(39a)의 드레인전극(35c)과 스토리지 전극(35d)의 상부 및 제 1, 제 2 콘택홀(39b,39c)의 AlNd-Mo 합금층을 제외한 제 2 금속층(40)이 모두 제거된다.
이때 과수계 에천트는 H2O2+ CH3COO-(첨가제)로 구성된다.
이어서, 포토레지스트 패턴(38)을 포함한 하부기판(30)의 전면에 투명 도전막(41)을 형성한다. 이때, 투명 도전막(41)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 사용된다.
이후에 도 6f에 도시한 바와 같이, 포토레지스트 패턴(38)을 리프트 오프(lift-off) 공정으로 제거한다. 이에 의해서 화소영역에 화소전극(41a)이 형성되고, 게이트 패드(31b) 상부에 게이트 패드 전극(41b)이 형성되고, 데이터 패드(35e) 상부에 데이터 패드 전극(41c)이 형성된다.
상기 화소전극(41a)은 드레인전극(35c)에서 이전단 게이트라인 상부의 스토리지 전극(35d)까지 연장 형성되어 있다.
상기에서와 같이 도 6d, 도 6e, 도 6f에 도시된 방법은, 도 3e 내지 도 3h에 도시된 본 발명의 제 1 실시예에 따른 방법과 동일한 방법으로 형성하는 것이다.
상기에서와 같이 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법은, 활성층과 오믹 접촉층, 및 소오스/드레인전극과 데이터라인과 스토리지 전극과 데이터 패드를 1개의 회절 노광 마스크를 사용하여 형성하지 않고, 제 2, 제 3 마스크를 사용하여 형성하는 것이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 게이트 라인/전극/패드를 AlNd의 단일층으로 형성할 경우 공정 프로파일을 개선시킬 수 있다.
둘째, 투명 금속으로 형성된 게이트 패드 전극과 접촉될 게이트 패드 상부에 추가 마스크 공정없이 화학약품에 대한 내식성이 강한 몰리브덴을 형성함으로써, 부식에 의한 접촉 불량이 발생하는 것을 방지할 수 있다.
셋째, 화소전극 형성을 위해 리프트 오프 방법을 사용하고, 3마스크로 액정표시장치를 형성할 수 있으므로 생산원가를 절약할 수 있다.
Claims (32)
- 기판 상에, 단일층으로 형성된 게이트라인 및 상기 게이트라인의 일끝단에 연장되어 형성된 게이트패드와;상기 게이트라인과 종횡으로 형성되어 화소영역을 정의하는 데이터라인 및 상기 데이터라인의 일끝단에 연장되어 형성된 데이터패드와;상기 게이트라인과 데이터라인의 교차부에 형성되고, 상기 게이트라인에서 돌출된 게이트전극과 상기 데이터라인에서 돌출된 소오스전극과 상기 소오스전극과 이격된 드레인전극을 포함하는 박막 트랜지스터(TFT)와;상기 게이트라인 및 상기 게이트전극을 포함한 상기 기판 전면에 형성되는 게이트 절연막과;상기 게이트라인에 인접한 전단 게이트라인의 일영역에, 상기 게이트 절연막을 사이에 두고 오버랩된 스토리지전극과;상기 박막 트랜지스터, 상기 데이터라인 및 데이터패드를 포함한 상기 기판 전면에 형성된 보호막과;상기 게이트 절연막 상의 상기 화소영역에 형성되고, 상기 드레인전극과 상기 스토리지전극의 일영역과 접속되는 화소전극과;상기 게이트패드에 접속되는 게이트패드 전극과;상기 데이터패드에 접속되는 데이터패드 전극을 포함하여 구성되고,상기 데이터라인, 데이터패드, 소오스전극, 드레인전극 및 스토리지전극은, 상기 게이트 절연막 상에, 제1 금속층으로 이루어지거나, 또는 비정질 실리콘층, n+ 비정질 실리콘층 및 상기 제1 금속층의 적층구조로 이루어지고,상기 화소전극은, 몰리브덴(Mo)로 이루어진 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지전극의 일영역에 오버랩됨을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트라인과 상기 게이트전극과 상기 게이트 패드는 AlNd의 단일층으로 구성됨을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 박막 트랜지스터(TFT)는,상기 게이트 절연막 상에, 상기 게이트 전극과 중첩되도록 형성되고, 상면의 일측이 상기 소오스전극과 접속되고, 상기 상면의 다른 일측이 상기 드레인전극과 접속되어, 상기 소오스 전극과 상기 드레인 전극 사이에 채널을 형성하는 반도체 패턴을 더 포함함을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 제1 금속층은, AlNd/Mo의 이중층 또는 실리사이드층 상부의 AlNd임을 특징으로 하는 액정표시장치.
- 제 3 항에 있어서,상기 반도체 패턴은, 상기 비정질 실리콘층으로 이루어진 활성층과, 상기 n+ 비정질 실리콘층으로 이루어진 오믹접촉층으로 구성됨을 특징으로 하는 액정표시장치.
- 삭제
- 제 1 항에 있어서,상기 보호막 상에, 상기 화소전극과 오버랩되는 상기 드레인전극의 일영역과 상기 스토리지전극의 일영역, 및 상기 화소영역에 대응한 상기 게이트 절연막의 일영역이 드러나도록 형성된 제 1 홀과,상기 게이트패드의 일영역과 상기 데이터패드의 일영역이 드러나도록 형성된 제 1, 제 2 콘택홀을 구비함을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 제 1 콘택홀에 의해 노출되는 상기 게이트패드의 일영역은, 상기 제2 금속층을 사이에 두고, 상기 게이트패드 전극과 오버랩되고,상기 제2 콘택홀에 의해 노출되는 상기 데이터패드의 일영역은, 상기 제2 금속층을 사이에 두고, 상기 데이터패드 전극과 오버랩됨을 특징으로 하는 액정표시장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 마스크 공정을 이용하여, 기판 상에, 단일층으로 이루어진 게이트라인과, 상기 게이트라인에서 돌출된 게이트전극과, 상기 게이트라인의 일끝단에 연장된 게이트패드를 형성하는 단계;상기 게이트라인과, 게이트전극과, 게이트패드를 포함한 기판 전면에 게이트절연막, 비정질 실리콘층, n+ 비정질 실리콘층 및 제1 금속층을 순차적으로 적층하는 단계;제 2 마스크 공정을 이용하여, 상기 게이트절연막 상에, 상기 비정질 실리콘층, n+ 비정질 실리콘층 및 제1 금속층의 적층구조로, 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인의 일끝단에 연장된 데이터패드와, 상기 데이터라인에서 돌출되어 상기 게이트전극의 일측과 오버랩되는 소오스전극과, 상기 소오스전극에서 이격되어 상기 게이트전극의 다른 일측과 오버랩되는 드레인전극과, 상기 게이트라인에 인접한 전단 게이트라인에 적어도 일부 오버랩되는 스토리지전극을 형성하는 단계;상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지전극을 포함한 상기 게이트절연막 전면에 보호막을 형성하는 단계;제 3 마스크 공정을 이용하여, 상기 보호막에, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역 및 상기 화소영역에 대응한 상기 게이트절연막의 일영역이 드러나도록 오픈하는 제 1 홀과, 상기 게이트패드와 상기 데이터패드 각각의 일영역이 드러나도록 오픈하는 제 1, 제 2 콘택홀을 형성하는 단계;상기 제 1 홀에 의해 오픈된 상기 드레인전극과 상기 스토리지 전극 각각의 일영역과, 상기 제1 콘택홀에 의해 드러난 상기 게이트패드의 일영역과, 상기 제2 콘택홀에 의해 드러난 상기 데이터패드의 일영역 각각의 상부에, 몰리브덴(Mo)으로 이루어진 제2 금속층을 형성하는 단계; 및상기 제 1 홀을 통해, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역에 접속되는 화소전극과, 상기 제 1 콘택홀을 통해 상기 게이트패드에 접속되는 게이트패드 전극과, 상기 제 2 콘택홀을 통해 상기 데이터패드에 접속되는 데이터패드 전극을 형성하는 단계를 포함하고,상기 화소전극은, 상기 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지 전극의 일영역에 오버랩됨을 특징으로 하는 액정표시장치의 제조방법.
- 제 13 항에 있어서,상기 게이트라인과 게이트패드를 형성하는 단계는,상기 기판 상에, 게이트 금속층을 형성하는 단계; 및상기 제 1 마스크를 이용한 포토리소그래피(photolithograph) 공정과 식각공정으로, 상기 게이트 금속층을 패터닝하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 14 항에 있어서,상기 게이트 금속층은 AlNd임을 특징으로 하는 액정표시장치의 제조방법.
- 제 13 항에 있어서,상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지전극을 형성하는 단계는,상기 소오스전극과 상기 드레인 전극 사이의 채널부에 대응하여 회절 노광부를 갖는 상기 제 2 마스크를 이용한 포토리쏘그래피 공정으로, 상기 제 1 금속층 상에, 상기 채널부에서 얇은 두께를 갖는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이용한 습식식각 공정으로 상기 제 1 금속층을 패터닝하여, 상기 데이터 라인, 상기 데이터 패드, 스토리지 전극 및 상기 소오스 전극과 상기 드레인전극이 일체화된 소오스/드레인 패턴을 형성하는 단계;상기 포토레지스트 패턴을 이용한 건식 식각공정으로 상기 n+ 비정질 실리콘층과 상기 비정질 실리콘층을 패터닝하여, 오믹접촉층과 활성층을 형성하는 단계;상기 포토레지스트 패턴을 애싱(Ashing)한 후, 상기 애싱된 포토레지스트 패턴을 이용한 건식 식각공정으로, 상기 소오스/드레인 패턴에서 상기 채널부의 상기 오믹접촉층을 식각하여, 상기 소오스 전극과 상기 드레인 전극을 형성하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 16 항에 있어서,상기 제 1 금속층은 AlNd/Mo의 이중층 또는 AlNd의 단일층임을 특징으로 하는 액정표시장치의 제조방법.
- 제 17 항에 있어서,상기 제 1 금속층이 AlNd의 단일층인 경우,상기 AlNd를 형성하기 전에 Mo 또는 Cr과 같은 금속을 증착하여 실리사이드층을 형성하는 것을 더 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 13 항에 있어서,상기 제 1 홀과, 상기 제 1, 제 2 콘택홀을 형성하는 단계는,상기 제 3 마스크를 이용한 포토리쏘그래피 공정으로, 상기 보호층 상에, 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 이용한 식각공정으로, 상기 보호막을 패터닝하여 상기 제 1 홀과, 상기 제 1, 제 2 콘택홀을 형성하는 단계를 포함하고,상기 제2 금속층을 형성하는 단계는,상기 포토레지스트 패턴을 포함한 기판 전면에, 상기 몰리브덴(Mo)을 증착하는 단계; 및과수계 에천트를 이용하여, 상기 증착된 몰리브덴(Mo)을 습식식각하여, 상기 제2 금속층을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 19 항에 있어서,상기 과수계 에천트는 H2O2+ CH3COO-(첨가제)를 사용함을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
- 제 19 항에 있어서,상기 화소전극과, 게이트패드 전극과, 데이터패드 전극을 형성하는 단계는,상기 제2 금속층 및 상기 포토레지스트 패턴을 포함한 기판 전면에, 투명도전막을 형성하는 단계; 및상기 포토레지스트 패턴을 리프트 오프(lift-off) 공정으로 제거하여, 상기 화소전극과 게이트패드 전극과 데이터패드 전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 제 23 항에 있어서,상기 투명 도전막은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 사용함을 특징으로 하는 액정표시장치의 제조방법.
- 제 1 마스크 공정을 이용하여, 기판 상에, 단일층으로 이루어진 게이트라인과, 상기 게이트라인에서 돌출된 게이트전극과, 상기 게이트라인의 일끝단에 연장된 게이트패드를 형성하는 단계;상기 게이트라인과, 게이트전극과, 게이트패드를 포함한 기판 전면에 게이트절연막, 비정질 실리콘층 및 n+ 비정질 실리콘층을 순차적으로 적층하는 단계;제 2 마스크 공정을 이용하여, 상기 게이트절연막 상에 상기 게이트라인과 오버랩되는 활성층과 오믹접촉층을 형성하는 단계;제 3 마스크 공정을 이용하여, 제1 금속층으로, 상기 게이트라인과 종횡으로 배열되어 화소영역을 정의하는 데이터라인과, 상기 데이터라인의 일끝단에 연장된 데이터패드와, 상기 데이터라인에서 돌출되어 상기 게이트전극의 일측과 오버랩되는 소오스전극과, 상기 소오스전극에서 이격되어 상기 게이트전극의 다른 일측과 오버랩되는 드레인전극과, 상기 게이트라인에 인접한 전단 게이트라인에 적어도 일부 오버랩되는 스토리지전극을 형성하는 단계;상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지전극을 포함한 상기 게이트절연막 전면에 보호막을 형성하는 단계;제 4 마스크 공정을 이용하여, 상기 보호막에, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역 및 상기 화소영역에 대응한 상기 게이트절연막의 일영역이 드러나도록 오픈하는 제 1 홀과, 상기 게이트패드와 상기 데이터패드 각각의 일영역이 드러나도록 오픈하는 제 1, 제 2 콘택홀을 형성하는 단계;상기 제 1 홀에 의해 오픈된 상기 드레인전극과 상기 스토리지 전극 각각의 일영역과, 상기 제1 콘택홀에 의해 드러난 상기 게이트패드의 일영역과, 상기 제2 콘택홀에 의해 드러난 상기 데이터패드의 일영역 각각의 상부에, 몰리브덴(Mo)으로 이루어진 제2 금속층을 형성하는 단계; 및상기 제 1 홀을 통해, 상기 드레인전극의 일영역과 상기 스토리지 전극의 일영역에 접속되는 화소전극과, 상기 제 1 콘택홀을 통해 상기 게이트패드에 접속되는 게이트패드 전극과, 상기 제 2 콘택홀을 통해 상기 데이터패드에 접속되는 데이터패드 전극을 형성하는 단계를 포함하고,상기 화소전극은, 상기 제2 금속층을 사이에 두고, 상기 드레인전극의 일영역 및 상기 스토리지 전극의 일영역에 오버랩됨을 특징으로 하는 액정표시장치의 제조방법.
- 제 26 항에 있어서,상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지 전극을 형성하는 단계는,상기 오믹접촉층 및 활성층을 포함한 상기 게이트 절연막 전면에 AlNd/Mo의 이중층 또는 AlNd의 단일층으로 이루어진 제1 금속층을 형성하는 단계; 및상기 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로, 상기 제1 금속층을 패터닝하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 27 항에 있어서,상기 제1 금속층이 AlNd의 단일층인 경우,상기 데이터라인과, 데이터패드와, 소오스전극과, 드레인전극과, 스토리지 전극을 형성하는 단계는, 상기 AlNd의 단일층을 형성하기 전에, Mo 또는 Cr과 같은 금속을 증착하여 실리사이드층을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 26 항에 있어서,상기 제 1 홀과, 상기 제 1, 제 2 콘택홀을 형성하는 단계는,상기 보호막 상에, 상기 제 3 마스크를 이용한 포토리쏘그래피 공정으로 상기 보호층 상에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 이용한 식각공정으로, 상기 보호막을 패터닝하여 상기 제 1 홀과, 상기 제 1, 제 2 콘택홀을 형성하는 단계를 포함하고,상기 제2 금속층을 형성하는 단계는,상기 포토레지스트 패턴을 포함한 기판 전면에, 상기 몰리브덴(Mo)을 증착하는 단계; 및과수계 에천트를 이용하여, 상기 증착된 몰리브덴(Mo)을 습식식각하여, 상기 제2 금속층을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
- 제 29 항에 있어서,상기 과수계 에천트는 H2O2+ CH3COO-(첨가제)를 사용함을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 제 26 항에 있어서,상기 화소전극과, 게이트패드 전극과, 데이터패드 전극을 형성하는 단계는,상기 제2 금속층 및 상기 포토레지스트 패턴을 포함한 기판 전면에, 투명도전막을 형성하는 단계; 및상기 포토레지스트 패턴을 리프트 오프(lift-off) 공정으로 제거하여, 상기 화소전극과 게이트패드 전극과 데이터패드 전극을 형성하는 단계를 포함함을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099912A KR101009666B1 (ko) | 2003-12-30 | 2003-12-30 | 액정표시장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099912A KR101009666B1 (ko) | 2003-12-30 | 2003-12-30 | 액정표시장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068466A KR20050068466A (ko) | 2005-07-05 |
| KR101009666B1 true KR101009666B1 (ko) | 2011-01-19 |
Family
ID=37259019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030099912A KR101009666B1 (ko) | 2003-12-30 | 2003-12-30 | 액정표시장치 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101009666B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922802B1 (ko) * | 2006-12-29 | 2009-10-21 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| KR100930573B1 (ko) * | 2008-03-04 | 2009-12-09 | (주)아이씨디 | 박막트랜지스터 제조 방법 및 이를 이용한 표시 장치제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003446A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 액정표시소자의 데이터 라인 형성방법 |
| KR20020056076A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR20030008981A (ko) * | 2001-07-21 | 2003-01-29 | 삼성전자 주식회사 | 액정표시패널용 기판 및 그 제조방법 |
-
2003
- 2003-12-30 KR KR1020030099912A patent/KR101009666B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003446A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 액정표시소자의 데이터 라인 형성방법 |
| KR20020056076A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR20030008981A (ko) * | 2001-07-21 | 2003-01-29 | 삼성전자 주식회사 | 액정표시패널용 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068466A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4881368B2 (ja) | 液晶表示装置の製造方法 | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US7167217B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR20070000893A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100560403B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101245959B1 (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20080100692A (ko) | 액정표시장치와 그 제조방법 | |
| KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| KR20070106260A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100679100B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| KR20070068037A (ko) | 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100560400B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101009666B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR20070068776A (ko) | 액정표시소자와 그 제조 방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 | |
| KR101255298B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR20040034161A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100928491B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 10 |