KR100774651B1 - 반도체 소자의 구리배선 형성방법 및 구조 - Google Patents

반도체 소자의 구리배선 형성방법 및 구조 Download PDF

Info

Publication number
KR100774651B1
KR100774651B1 KR1020060068428A KR20060068428A KR100774651B1 KR 100774651 B1 KR100774651 B1 KR 100774651B1 KR 1020060068428 A KR1020060068428 A KR 1020060068428A KR 20060068428 A KR20060068428 A KR 20060068428A KR 100774651 B1 KR100774651 B1 KR 100774651B1
Authority
KR
South Korea
Prior art keywords
copper
metal
ion implantation
semiconductor substrate
forming
Prior art date
Application number
KR1020060068428A
Other languages
English (en)
Inventor
심천만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060068428A priority Critical patent/KR100774651B1/ko
Application granted granted Critical
Publication of KR100774651B1 publication Critical patent/KR100774651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리배선 형성방법 및 구조에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조를 위한 구리배선 형성시 배리어 절연막을 사용하지 않고 절연막의 유전율을 낮출 수 있는 반도체 소자의 구리배선 형성방법 및 구조에 관한 것이다.
본 발명의 반도체 소자의 구리배선 형성방법은 하부 금속배선이 형성된 반도체 기판상에 층간절연막을 증착하는 IMD 증착 단계; 사진 공정 및 식각 공정을 진행하여 상기 반도체 기판에 금속배선 패턴, 또는 비아콘택홀 및 금속배선 패턴을 형성하는 상감단계; 배리어 메탈과 시드 구리막을 순차로 증착하는 시드 증착 단계; 상기 반도체 기판을 전기화학적도금 방식에 의하여 구리막을 형성하는 ECP 단계; 상기 구리막이 형성된 반도체 기판을 CMP 공정에 의하여 금속 배선형성부위 이외의 구리막 및 배리어 메탈을 제거하는 CMP 단계; 상기 CMP가 완료된 반도체 기판에 금속 배선 패턴을 위한 사진 공정을 진행하는 트랜치 사진공정 단계; 상기 트랜치 사진공정단계에서 형성된 감광막을 마스크로하여 노출되는 금속배선 표면에 선택적으로 배리어 메탈 이온을 주입시키는 이온 주입 단계; 상기 감광막을 제거하는 감광막 스트립 단계;를 포함하여 이루어진 것을 특징으로 한다. 또한 본 발명의 반도체 소자의 구리배선 구조는 구리 상감법에 의하여 노출된 구리 금속 배선의 상부를 선택적으로 이온 주입하여 형성되는 CoWP, TaN, TiSiN 중 어느 하나로 이루어진 배리어 메탈이 구리 배선의 상면으로 이루어진 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 구리배선 형성방법에 의하면 구리 배선의 상면에 선택적으로 배리어 메탈을 형성함으로써 배리어 절연막을 사용하지 않고 절연막의 전체적 유전율을 낮출 수 있고 층간 절연막과 구리배선 사이의 양호한 접착이 이루어지도록 하여 신뢰성을 향상시킬 수 있는 효과가 있다.
구리 금속배선, 이중 상감법, 확산방지막, 저 유전상수

Description

반도체 소자의 구리배선 형성방법 및 구조{Manufacturing method of copper metalization for semiconductor device and structure thereof}
도 1은 종래의 이중상감법에 따른 구리 배선 형성과정을 나타내는 반도체 기판의 단면사시도,
도 2는 본 발명의 일실시예에 따른 반도체 소자의 구리배선 형성방법의 공정진행 순서를 보여주는 공정순서도,
도 3은 본 발명의 일실시예에 따른 반도체 소자의 구리배선 구조를 보여주는 단면사시도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체 기판 20 : 하부 금속배선
30 : 층간 절연막 40 : 비아 콘택홀
50 : 금속배선 패턴 60, 600 : 배리어 메탈
70 : 구리막, 구리 배선 80 : 배리어 절연막
본 발명은 반도체 소자의 구리배선 형성방법 및 구조에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조를 위한 구리배선 형성시 배리어 절연막을 사용하지 않고 절연막의 유전율을 낮출 수 있는 반도체 소자의 구리배선 형성방법 및 구조에 관한 것이다.
일반적으로 반도체 소자의 동작속도는 주로 게이트 지연시간(gate delay time)과 저항 커패시턴스 지연시간(resistance capicitance delay time, 이하 'RC 지연시간'라 한다)에 의존한다.
반도체 소자의 집적화가 진행됨에 따라 RC 지연시간의 비중이 커지고 있으며, 이를 극복하기 위해 기존의 알루미늄 금속배선보다 저항이 낮은 구리배선(copper metalization)을 사용하여 배선 저항을 감소시키고 한편으로는 다양한 저유전상수(low dielectric constant)의 층간 절연막의 적용을 시도하고 있다.
그러나 구리는 절연막으로 주로 사용되는 실리콘산화막(SiO2) 또는 다른 저유전율의 물질에 대하여 접착성(adhesion)이 낮고, 실리콘 내에서 확산계수가 알루미늄보다 100배 정도 크기 때문에 반도체 소자의 신뢰성을 확보하기 위해서는 절연막과의 접착성이 우수하면서도 확산을 방지할 수 있는 확산 방지막(diffusion barrier layer)을 필요로 한다.
상기 확산 방지막으로서 구리 배선의 측벽 및 저면에는 질화티타늄(TiN) 등이 배리어 메탈(barrier metal)로서 주로 사용되며, 구리 배선의 상면은 실리콘질 화막(SiN)이 배리어 절연막(barrier dielectric)으로 주로 사용된다.
상기 배리어 절연막으로 사용되는 실리콘질화막은 유전상수(dielectric constant)가 비교적 높은(~10) 물질이기 때문에, 2.5 정도 또는 그 이하의 유전상수 값을 요구하는 고성능 반도체 소자의 층간 절연막의 전체적인 유전상수(effective dielectric constant)를 증가시킨다.
한편 구리배선은 기존의 건식식각 방법으로 식각을 진행하기 어렵기 때문에 이중상감법(dual damascene)에 의하여 패터닝되는 것이 일반적이다. 이중상감법은 층간 절연막에 금속배선 및 콘택홀의 위한 패터닝을 함께 진행한 후에 배선을 위한 금속층을 상기 패턴된 부분에 매립하고 불필요한 부분의 금속층을 제거하는 공정을 말하며, 공정의 단순화 및 비용절감의 장점이 있어 점차 적용이 확대되는 금속배선 형성방식이다.
도 1은 종래의 이중상감법에 따른 구리 배선 형성과정을 나타내는 반도체 기판의 단면사시도이다.
첨부된 도 1에 도시한 바와 같이 먼저 하부 금속배선(20)이 형성된 반도체 기판(10)상에 저유전율의 층간절연막(30)을 증착하고, 사진/식각 공정을 진행하여 상기 반도체 기판 상에 비아 콘택홀(40) 및 금속배선 패턴(또는 트랜치, 50)을 형성한다.(도 1a)
이후 배리어 메탈(60)과 시드 구리막(seed copper, 도시되지 않음)을 증착하고나서, 상기 반도체 기판을 전기화학적도금(electrochemical plating, 이하 'ECP'라 한다.) 방식에 의하여 구리막(70)을 형성한다.(도 1b)
상기 구리막(70)이 형성된 반도체 기판을 화학적기계적 연마(chemical mechanical polish, 이하 'CMP'라 한다.) 공정에 의하여 금속 배선형성부위 이외의 구리막(70) 및 배리어 메탈(60)을 순차로 제거함으로써 구리금속배선을 형성하는 것이다.(도 1c)
이후 다시 배리어 절연막(80)을 증착하고나서 전술한 과정을 반복하여 상부 구리 배선을 형성하게 된다.
이러한 종래의 상감법에 따른 구리 배선 형성과정에서 구리금속의 배리어 절연막으로 실리콘질화막이 주로 사용되며, 상기 실리콘질화막은 Cu CMP공정을 진행하고 나서 구리배선의 상면에 증착된다.(도 1d) 따라서 트렌치 내에 매립된 형태의 구리배선은 측벽 및 저면은 배리어 메탈에 의하여, 상면은 배리어 절연막에 의하여 피복(encapsulation)되는 구조를 이룬다.
그러나 배리어 절연막으로 실리콘질화막을 사용함에 따라 층간 절연막의 전체적인 유전상수를 증가시켜 배선 간의 기생 커패시턴스(parasitic capacitance)의 증가 또는 크로스톡(cross-talk)에 의한 노이즈를 증가시킬 뿐만 아니라 구리금속과 접착성이 좋지 않아 신뢰성을 떨어뜨리는 문제점이 있다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 반도체 소자의 제조를 위해 이중상감법에 의한 구리배선 형성시 배리어 절연막을 사용하지 않고 절연막의 전체적 유전율을 낮출 수 있는 반도체 소자의 구리배선 형성방법 및 구조를 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체 소자의 구리배선 형성방법은 하부 금속배선이 형성된 반도체 기판상에 층간절연막을 증착하는 IMD 증착 단계; 사진 공정 및 식각 공정을 진행하여 상기 반도체 기판에 금속배선 패턴, 또는 비아콘택홀 및 금속배선 패턴을 형성하는 상감단계; 배리어 메탈과 시드 구리막을 순차로 증착하는 시드 증착 단계; 상기 반도체 기판을 전기화학적도금 방식에 의하여 구리막을 형성하는 ECP 단계; 상기 구리막이 형성된 반도체 기판을 CMP 공정에 의하여 금속 배선형성부위 이외의 구리막 및 배리어 메탈을 제거하는 CMP 단계; 상기 CMP가 완료된 반도체 기판에 금속 배선 패턴을 위한 사진 공정을 진행하는 트랜치 사진공정 단계; 상기 트랜치 사진공정단계에서 형성된 감광막을 마스크로하여 노출되는 금속배선 표면에 선택적으로 배리어 메탈 이온을 주입시키는 이온 주입 단계; 상기 감광막을 제거하는 감광막 스트립 단계;를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 이온 주입 단계는 Co·W·P을 동시에 이온 주입하거나, Ta·N을 동시에 이온 주입하거나, Ti·Si·N을 동시에 이온 주입하거나, Ta·Si·N을 동시에 이온 주입하여 배리어 메탈를 형성하는 것을 특징으로 한다.
또한, 상기 이온 주입 단계는 1 ~ 10 MeV의 이온 주입 에너지, 0.1 ~ 89.9°의 이온 주입 각도로 진행하는 것을 특징으로 한다.
또한, 상기 이온 주입 단계는 -30 ~ 400℃의 반도체 기판의 온도로 진행하는 것을 특징으로 한다.
본 발명의 반도체 소자의 구리배선 구조는 구리 상감법에 의하여 노출된 구리 금속 배선의 상부를 선택적으로 이온 주입하여 형성되는 CoWP, TaN, TiSiN 중 어느 하나로 이루어진 배리어 메탈이 구리 배선의 상면으로 이루어진 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 따른 반도체 소자의 구리배선 형성방법의 공정진행 순서를 보여주는 공정순서도이다.
첨부된 도 2에 도시한 바와 같이, 본 발명의 일실시예에 따른 반도체 소자의 구리배선 형성방법은 IMD 증착 단계, 상감단계, 시드 증착 단계, ECP 단계, CMP 단계, 트랜치 사진공정 단계, 이온 주입 단계, 그리고 감광막 스트립 단계를 포함하여 이루어진 것이다.
상기 IMD 증착 단계는 하부 금속배선이 형성된 반도체 기판상에 층간절연막(inter metal dielectric)을 증착하는 단계이다. 보다 상세하게는 설명하면, 금속배선층 사이의 저유전상수의 절연막으로서 제1절연막이 증착되고, 상기 제1절연막 상부에 식각정지막이 증착된다. 여기서 식각정지막은 후술되는 트렌치 식각단계에서 식각 선택비가 높은 층으로서, 식각 정지막(etch stop layer)으로서 역할을 수행한다. 이후 상기 식각정지막 상부에 배선간 절연막으로서 저유전상수의 제2절연막이 증착된다. 이때, 제1절연막/식각정지막/제2절연막의 적층구조뿐만 아니라 전술한 바와 같은 단일층 또는 식각정지막을 포함하지 아니하는 다중층으로도 형성할 수 있다.
상기 상감단계는 사진 공정 및 식각 공정을 진행하여 상기 반도체 기판에 금속배선 패턴, 또는 비아콘택홀 및 금속배선 패턴을 형성하는 단계이다. 즉, 단일상감법(single damascene)에 의하여 금속 배선 패턴(이하 '트랜치'라 한다)을 형성하거나, 이중상감법(dual damascene)에 의하여 트랜치 및 비아컨택홀을 형성하는 단계이다.
상기 시드 증착 단계는 배리어 메탈과 시드 구리막을 순차로 증착하는 단계이다. 상기 배리어 메탈은 구리의 확산을 방지하기 위한 것으로서, 주로 Ti, TiN 또는 이들의 적층 구조를 사용한다. 상기 시드 구리막은 후술되는 ECP 단계에서 시드(seed) 층으로서 역할을 한다.
상기 ECP 단계는 상기 반도체 기판을 전기화학적도금 방식에 의하여 구리막을 형성하는 단계이다.
상기 CMP 단계는 상기 구리막이 형성된 반도체 기판을 CMP 공정에 의하여 금속 배선형성부위 이외의 구리막 및 배리어 메탈을 제거하는 단계이다. 즉 CMP공정에 의하여 트랜치의 내부에 존재하는 구리와 배리어 메탈을 제외한 상기 제2절연막의 상부에 존재하는 구리 및 배리어 메탈을 제거함으로써 금속 배선 패턴을 형성한다.
상기 트랜치 사진공정 단계는 상기 CMP가 완료된 반도체 기판에 금속 배선 패턴을 위한 사진 공정을 진행하는 단계이다. 이 단계에서 상기 상감단계에서 트랜치를 형성하기 위해 사용된 트랜치 마스크가 한번 더 진행된다.
상기 이온 주입 단계는 상기 트랜치 사진공정 단계에서 형성된 감광막을 마스크로 하여 노출되는 금속배선 표면에 선택적으로 배리어 메탈 이온을 주입시키는 단계이다. 따라서 상기 트랜치 사진공정에 의하여 구리 금속의 상면이 오픈된 감광막에 의하여 상기 구리배선의 상면에 선택적으로 이온 주입이 진행되어 배리어 메탈층이 형성되는 것이다.
상기 감광막 스트립 단계는 상기 감광막을 제거하는 단계이다. 즉, 산소 플라즈마 방식의 드라이 스트립(dry strip) 또는 소정의 케미컬 용액에 의한 웨트 스트립(wet strip) 공정을 진행하여 상기 감광막을 제거하는 것이다.
따라서 첨부된 도 3에 도시한 바와 같이, 구리배선의 상면에 선택적으로 배리어 메탈이 형성되기 때문에 종래의 배리어 절연막을 사용하지 않음으로써 층간 절연막의 전체적인 유전상수를 낮출 수 있으며, 접착성이 향상되어 보다 신뢰성 있는 구리배선 방법이 제공되는 것이다.
본 발명의 다른 일실시예에 따른 반도체 소자의 구리배선 형성방법의 이온 주입 단계는 Co·W·P을 동시에 이온 주입하거나, Ta·N을 동시에 이온 주입하거나, Ti·Si·N을 동시에 이온 주입하거나, Ta·Si·N을 동시에 이온 주입하여 배리어 메탈를 형성하는 것이 바람직하다. 따라서 CoWP, TaN, TiSiN 층으로 구성되는 배리어 메탈을 구리 금속 배선의 상면에 선택적으로 형성할 수 있는 것이다.
본 발명의 또 다른 일실시예에 따른 반도체 소자의 구리배선 형성방법의 이온 주입 단계는 1 ~ 10 MeV의 이온 주입 에너지, 0.1 ~ 89.9°의 이온 주입 각도로 진행하는 것이 바람직하다. 따라서 이온 주입 조건을 필요에 따라 변경함으로써 형성되는 배리어 메탈의 두께 및 성분비를 용이하게 조절할 수 있다.
본 발명의 또 다른 일실시예에 따른 반도체 소자의 구리배선 형성방법의 이온 주입 단계는 -30 ~ 400℃의 반도체 기판의 온도로 진행하는 것이 바람직하다.
도 3은 본 발명의 일실시예에 따른 반도체 소자의 구리배선 구조를 보여주는 단면사시도이다.
첨부된 도 3에 도시한 바와 같이, 본 발명의 반도체 소자의 구리배선 구조는 구리 상감법에 의하여 노출된 구리 금속 배선의 상부를 선택적으로 이온 주입하여 형성되는 CoWP, TaN, TiSiN 중 어느 하나로 이루어진 배리어 메탈(600)이 구리 배선(70)의 상면에 적층되어 이루어진 것이다.
따라서 본 발명의 일실시예에 따른 반도체 소자의 구리배선 구조는 단일상감법에 의하여 패터닝되는 방식뿐만 아니라 이중상감법에 의하여 패터닝되는 방식에도 적용이 가능한 것이며, 구리금속 배선(70)의 저면 및 측면은 종래의 배리어 메탈(60)에 의하여 감싸짐과 아울러 구리금속 배선의 상면은 선택적으로 이온 주입하여 형성되는 CoWP, TaN, TiSiN 중 어느 하나로 이루어진 배리어 메탈(600)에 의하여 감싸지는 피복(encapsulation) 구조를 이룬다.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정/변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 소자의 구리배선 형성방법에 의하면 구리 배선의 상면에 선택적으로 배리어 메탈을 형성함으로써 배리어 절연막을 사용하지 않고 절연막의 전체적 유전율을 낮출 수 있고 층간 절연막과 구리배선 사이의 양호한 접착이 이루어지도록 하여 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 하부 금속배선이 형성된 반도체 기판상에 층간절연막을 증착하는 IMD 증착 단계; 사진 공정 및 식각 공정을 진행하여 상기 반도체 기판에 금속배선 패턴, 또는 비아콘택홀 및 금속배선 패턴을 형성하는 상감단계; 배리어 메탈과 시드 구리막을 순차로 증착하는 시드 증착 단계; 상기 반도체 기판을 전기화학적도금 방식에 의하여 구리막을 형성하는 ECP 단계; 상기 구리막이 형성된 반도체 기판을 CMP 공정에 의하여 금속 배선형성부위 이외의 구리막 및 배리어 메탈을 제거하는 CMP 단계; 상기 CMP가 완료된 반도체 기판에 금속 배선 패턴을 위한 사진 공정을 진행하는 트랜치 사진공정 단계; 상기 트랜치 사진공정단계에서 형성된 감광막을 마스크로하여 노출되는 금속배선 표면에 선택적으로 배리어 메탈 이온을 1~10 MeV의 이온 주입 에너지, 0.1~89.9°의 이온 주입 각도의 범위내에서 주입시키는 이온 주입 단계; 상기 감광막을 제거하는 감광막 스트립 단계;를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  2. 제1항에 있어서, 상기 이온 주입 단계는 Co·W·P을 동시에 이온 주입하거나, Ta·N을 동시에 이온 주입하거나, Ti·Si·N을 동시에 이온 주입하거나, Ta·Si·N을 동시에 이온 주입하여 배리어 메탈를 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  3. 삭제
  4. 제1항에 있어서, 상기 이온 주입 단계는 -30 ~ 400℃의 반도체 기판의 온도로 진행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  5. 삭제
KR1020060068428A 2006-07-21 2006-07-21 반도체 소자의 구리배선 형성방법 및 구조 KR100774651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060068428A KR100774651B1 (ko) 2006-07-21 2006-07-21 반도체 소자의 구리배선 형성방법 및 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060068428A KR100774651B1 (ko) 2006-07-21 2006-07-21 반도체 소자의 구리배선 형성방법 및 구조

Publications (1)

Publication Number Publication Date
KR100774651B1 true KR100774651B1 (ko) 2007-11-08

Family

ID=39061329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060068428A KR100774651B1 (ko) 2006-07-21 2006-07-21 반도체 소자의 구리배선 형성방법 및 구조

Country Status (1)

Country Link
KR (1) KR100774651B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966392B1 (ko) 2008-05-26 2010-06-28 주식회사 동부하이텍 반도체 소자의 구리 배선 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003049280A (ja) 2001-06-01 2003-02-21 Ebara Corp 無電解めっき液及び半導体装置
US6713875B2 (en) 2000-03-24 2004-03-30 Micron Technology, Inc. Barrier layer associated with a conductor layer in damascene structures
KR20060007172A (ko) * 2004-07-19 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 금속배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713875B2 (en) 2000-03-24 2004-03-30 Micron Technology, Inc. Barrier layer associated with a conductor layer in damascene structures
JP2003049280A (ja) 2001-06-01 2003-02-21 Ebara Corp 無電解めっき液及び半導体装置
KR20060007172A (ko) * 2004-07-19 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966392B1 (ko) 2008-05-26 2010-06-28 주식회사 동부하이텍 반도체 소자의 구리 배선 형성 방법

Similar Documents

Publication Publication Date Title
TWI387049B (zh) 半導體積體電路裝置之製造方法
JP4198906B2 (ja) 半導体装置および半導体装置の製造方法
US20080299763A1 (en) Method for fabricating semiconductor device
US9679848B2 (en) Interconnect structure for semiconductor devices
US20050024979A1 (en) Metal-insulator-metal capacitor and interconnecting structure
TW200945495A (en) Semiconductor integrated circuit device and manufacturing method of semiconductor integrated device
KR100881517B1 (ko) 반도체 소자의 구리배선 형성 방법
TW201013779A (en) Semiconductor device, and manufacturing method thereof
US20100155949A1 (en) Low cost process flow for fabrication of metal capping layer over copper interconnects
KR20200029835A (ko) 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP4340729B2 (ja) 半導体装置とその製造方法
US6674170B1 (en) Barrier metal oxide interconnect cap in integrated circuits
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
JP2001135723A (ja) 半導体装置及びその製造方法
US7482276B2 (en) Semiconductor device and method of manufacturing the same
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
KR100827498B1 (ko) 다마신을 이용한 금속 배선의 제조 방법
KR100701426B1 (ko) 반도체소자의 다층 금속배선 및 그의 제조 방법
KR100774651B1 (ko) 반도체 소자의 구리배선 형성방법 및 구조
JP2006114724A (ja) 半導体装置及びその製造方法
KR101107229B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4110829B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee