KR100771865B1 - 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 - Google Patents
스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 Download PDFInfo
- Publication number
- KR100771865B1 KR100771865B1 KR1020060005413A KR20060005413A KR100771865B1 KR 100771865 B1 KR100771865 B1 KR 100771865B1 KR 1020060005413 A KR1020060005413 A KR 1020060005413A KR 20060005413 A KR20060005413 A KR 20060005413A KR 100771865 B1 KR100771865 B1 KR 100771865B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- film
- dielectric
- dielectric layer
- layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 98
- 238000003860 storage Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 5
- 239000010410 layer Substances 0.000 description 167
- 239000011229 interlayer Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (35)
- 스토리지 캐패시터 영역과 고내압 캐패시터 영역을 구비하는 기판을 제공하고,상기 캐패시터 영역들 상에 하부 전극막을 형성하고,상기 하부 전극막 상에 제 1 유전막을 형성하고,상기 스토리지 캐패시터 영역의 제 1 유전막을 선택적으로 제거하여 상기 스토리지 캐패시터 영역의 하부 전극막을 노출시키고,상기 노출된 스토리지 캐패시터 영역의 하부 전극막 및 상기 제 1 유전막 상에 제 2 유전막을 형성하되, 상기 제 1 유전막과 상기 제 2 유전막은 서로 다른 물질막이고,상기 제 2 유전막 상에 상부 전극막을 형성하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 유전막은 탄탈륨 산화막(Ta2O5), 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2) 및 이들의 복합막으로 이루어진 군에서 선택되는 유전막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 유전막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 유전막 상에 제 3 유전막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 7 항에 있어서,상기 제 2 유전막은 실리콘 산화막이고, 상기 제 3 유전막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 제 3 유전막 상에 제 4 유전막을 형성하는 것을 더 포함하고, 상기 제 4 유전막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 제 1 유전막은 실리콘 산화막, 탄탈륨 산화막, 알루미늄 산화막, 하프늄 산화막 및 이들의 복합막으로 이루어진 군에서 선택되는 하나의 유전막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 고내압 캐패시터는 디커플링 캐패시터인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 하부 전극막 및 상기 상부 전극막은 폴리 실리콘막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 스토리지 캐패시터 영역의 제 1 유전막을 제거하는 것은 습식식각법을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 상부 전극막을 형성하기 전에,상기 유전막들 및 상기 하부 전극막을 패터닝하여 상기 스토리지 캐패시터 영역 및 상기 고내압 캐패시터 영역 상에 하부 전극과 유전막이 차례로 적층된 구조체들을 각각 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 기판은 저전압 영역과 고전압 영역을 더 구비하고,상기 상부 전극막은 상기 저전압 영역 및 상기 고전압 영역 상에도 형성되고,상기 상부 전극막을 패터닝하여 상기 캐패시터 영역들 상의 유전막 상에 상부전극들을 형성함과 동시에 상기 저전압 영역 및 상기 고전압 영역 상에 저전압 게이트 전극 및 고전압 게이트 전극을 각각 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 15 항에 있어서,상기 하부 전극막 및 상기 유전막들은 상기 저전압 영역 및 상기 고전압 영역들 상에도 형성되고,상기 상부 전극막을 형성하기 전에, 상기 유전막들 및 상기 하부전극막을 패터닝하여 상기 스토리지 캐패시터 영역 및 상기 고내압 캐패시터 영역 상에 하부 전극과 유전막이 차례로 적층된 구조체들을 각각 형성하면서, 상기 저전압 영역 및 상기 고전압 영역의 기판을 노출시키는 것; 및 상기 노출된 고전압 영역의 기판 상에 고전압 게이트 절연막을 형성하고, 상기 노출된 저전압 영역의 기판 상에 저전압 게이트 절연막을 형성하는 것을 더 포함하고,상기 저전압 영역 및 상기 고전압 영역 상에 형성되는 상부 전극막은 상기 게이트 절연막들 상에 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 스토리지 캐패시터 영역 및 고내압 캐패시터 영역을 구비하는 기판;상기 캐패시터 영역들 상에 각각 위치하는 하부 전극들;상기 고내압 캐패시터 영역의 하부 전극 상에 선택적으로 위치하는 제 1 유전막;상기 스토리지 캐패시터 영역의 하부 전극 및 상기 제 1 유전막 상에 위치하고, 상기 제1 유전막과는 다른 물질막인 제 2 유전막; 및상기 제 2 유전막 상에 상기 하부 전극들에 각각 대응하여 위치하는 상부 전극들을 포함하는 것을 특징으로 하는 반도체 소자.
- 삭제
- 삭제
- 삭제
- 제 17 항에 있어서,상기 제 1 유전막은 탄탈륨 산화막, 알루미늄 산화막, 하프늄 산화막 및 이들의 복합막으로 이루어진 군에서 선택되는 유전막인 것을 특징으로 하는 반도체 소자.
- 제 17 항에 있어서,상기 제 2 유전막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자.
- 제 17 항에 있어서,상기 제 2 유전막 상에 위치하는 제 3 유전막을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 23 항에 있어서,상기 제 2 유전막은 실리콘 산화막이고, 상기 제 3 유전막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자.
- 제 24 항에 있어서,상기 제 3 유전막 상에 위치하는 제 4 유전막을 더 포함하고, 상기 제 4 유전막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자.
- 제 24 항에 있어서,상기 제 1 유전막은 실리콘 산화막, 탄탈륨 산화막, 알루미늄 산화막, 하프늄 산화막 및 이들의 복합막으로 이루어진 군에서 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자.
- 제 17 항에 있어서,상기 고내압 캐패시터는 디커플링 캐패시터인 것을 특징으로 하는 반도체 소자.
- 제 17 항에 있어서,상기 기판은 저전압 영역과 고전압 영역을 더 구비하고,상기 저전압 영역 및 상기 고전압 영역 상에 각각 위치하고, 상기 상부 전극과 동일 물질막인 저전압 게이트 전극과 고전압 게이트 전극을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 17 항에 있어서,상기 상부 전극 및 상기 하부 전극은 폴리 실리콘막인 것을 특징으로 하는 반도체 소자.
- 스토리지 캐패시터 영역, 고내압 캐패시터 영역, 저전압 영역 및 고전압 영역을 구비하는 기판을 제공하고,상기 캐패시터 영역들 상에 하부 전극막을 형성하고,상기 하부 전극막 상에 제 1 유전막을 형성하고,상기 스토리지 캐패시터 영역의 제 1 유전막을 선택적으로 제거하여 상기 스토리지 캐패시터 영역의 하부 전극막을 노출시키고,상기 노출된 스토리지 캐패시터 영역의 하부 전극막 및 상기 제 1 유전막 상에 제 2 유전막을 형성하고,상기 제 2 유전막, 상기 저전압 영역 및 상기 고전압 영역 상에 상부 전극막을 형성하고,상기 상부 전극막을 패터닝하여 상기 캐패시터 영역들 상의 유전막 상에 상부전극들을 형성함과 동시에 상기 저전압 영역 및 상기 고전압 영역 상에 저전압 게이트 전극 및 고전압 게이트 전극을 각각 형성하는 것을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 30 항에 있어서,상기 하부 전극막 및 상기 유전막들은 상기 저전압 영역 및 상기 고전압 영역들 상에도 형성되고,상기 상부 전극막을 형성하기 전에, 상기 유전막들 및 상기 하부전극막을 패터닝하여 상기 스토리지 캐패시터 영역 및 상기 고내압 캐패시터 영역 상에 하부 전극과 유전막이 차례로 적층된 구조체들을 각각 형성하면서, 상기 저전압 영역 및 상기 고전압 영역의 기판을 노출시키는 것; 및 상기 노출된 고전압 영역의 기판 상에 고전압 게이트 절연막을 형성하고, 상기 노출된 저전압 영역의 기판 상에 저전압 게이트 절연막을 형성하는 것을 더 포함하고,상기 저전압 영역 및 상기 고전압 영역 상에 형성되는 상부 전극막은 상기 게이트 절연막들 상에 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 30 항에 있어서,상기 상부 전극막을 형성하기 전에, 상기 제 2 유전막 상에 제 3 유전막을 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 스토리지 캐패시터 영역, 고내압 캐패시터 영역, 저전압 영역 및 고전압 영역을 구비하는 기판;상기 캐패시터 영역들 상에 각각 위치하는 하부 전극들;상기 고내압 캐패시터 영역의 하부 전극 상에 선택적으로 위치하는 제 1 유전막;상기 스토리지 캐패시터 영역의 하부 전극 및 상기 제 1 유전막 상에 위치하는 제 2 유전막;상기 제 2 유전막 상에 상기 하부 전극들에 각각 대응하여 위치하는 상부 전극들; 및상기 저전압 영역 및 상기 고전압 영역 상에 각각 위치하고, 상기 상부 전극과 동일 물질막인 저전압 게이트 전극과 고전압 게이트 전극을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 33 항에 있어서,상기 저전압 영역의 기판과 상기 저전압 게이트 전극 사이에 개재된 저전압 게이트 절연막, 및 상기 고전압 영역의 기판과 상기 고전압 게이트 전극 사이에 개재된 고전압 게이트 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 33 항에 있어서,상기 제2 유전막과 상기 상부전극들 사이에 위치하는 제 3 유전막을 더 포함하는 것을 특징으로 하는 반도체 소자.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060005413A KR100771865B1 (ko) | 2006-01-18 | 2006-01-18 | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 |
US11/654,010 US7517752B2 (en) | 2006-01-18 | 2007-01-17 | Method of fabricating semiconductor device having storage capacitor and higher voltage resistance capacitor and semiconductor device fabricated using the same |
DE102007003450A DE102007003450A1 (de) | 2006-01-18 | 2007-01-17 | Halbleiterbauelement mit verschiedenen Kondensatoren und Herstellungsverfahren |
CNA2007100039181A CN101005045A (zh) | 2006-01-18 | 2007-01-18 | 半导体器件及其制造方法 |
JP2007009234A JP2007194635A (ja) | 2006-01-18 | 2007-01-18 | 半導体素子の製造方法及びそれを使用して製造される半導体素子 |
US12/320,626 US8507967B2 (en) | 2006-01-18 | 2009-01-30 | Method of fabricating semiconductor device having storage capacitor and higher voltage resistance capacitor and semiconductor device fabricated using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060005413A KR100771865B1 (ko) | 2006-01-18 | 2006-01-18 | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070076252A KR20070076252A (ko) | 2007-07-24 |
KR100771865B1 true KR100771865B1 (ko) | 2007-11-01 |
Family
ID=38219903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060005413A KR100771865B1 (ko) | 2006-01-18 | 2006-01-18 | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7517752B2 (ko) |
JP (1) | JP2007194635A (ko) |
KR (1) | KR100771865B1 (ko) |
CN (1) | CN101005045A (ko) |
DE (1) | DE102007003450A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390029B1 (ko) * | 2012-07-19 | 2014-04-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 프로세스 호환 가능 디커플링 커패시터 및 그 제조 방법 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
JP2011249609A (ja) * | 2010-05-27 | 2011-12-08 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
JP5621362B2 (ja) * | 2010-07-07 | 2014-11-12 | 株式会社デンソー | 容量素子の製造方法 |
JP2015133392A (ja) * | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP6398288B2 (ja) * | 2014-04-22 | 2018-10-03 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
US10204898B2 (en) * | 2014-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9570539B2 (en) * | 2015-01-30 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration techniques for MIM or MIP capacitors with flash memory and/or high-κ metal gate CMOS technology |
US10164003B2 (en) * | 2016-01-14 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | MIM capacitor and method of forming the same |
US11171199B2 (en) * | 2019-08-23 | 2021-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitors with high breakdown voltage |
CN115223985A (zh) * | 2021-04-21 | 2022-10-21 | 联华电子股份有限公司 | 电容器结构的制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050093163A (ko) * | 2004-03-18 | 2005-09-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5500387A (en) | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
JP3199004B2 (ja) | 1997-11-10 | 2001-08-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6126847A (en) | 1997-11-24 | 2000-10-03 | Micron Technology Inc. | High selectivity etching process for oxides |
KR100309644B1 (ko) | 1999-08-23 | 2001-11-01 | 김영환 | 커패시터의 제조방법 |
US6566191B2 (en) | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
KR20020045270A (ko) | 2000-12-08 | 2002-06-19 | 박종섭 | 반도체 소자의 커패시터 제조 방법 |
KR100456554B1 (ko) | 2002-01-04 | 2004-11-09 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법 |
JP4451594B2 (ja) * | 2002-12-19 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその製造方法 |
US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
KR100591170B1 (ko) | 2003-12-27 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법 |
-
2006
- 2006-01-18 KR KR1020060005413A patent/KR100771865B1/ko active IP Right Grant
-
2007
- 2007-01-17 DE DE102007003450A patent/DE102007003450A1/de not_active Ceased
- 2007-01-17 US US11/654,010 patent/US7517752B2/en active Active
- 2007-01-18 JP JP2007009234A patent/JP2007194635A/ja active Pending
- 2007-01-18 CN CNA2007100039181A patent/CN101005045A/zh active Pending
-
2009
- 2009-01-30 US US12/320,626 patent/US8507967B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050093163A (ko) * | 2004-03-18 | 2005-09-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390029B1 (ko) * | 2012-07-19 | 2014-04-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 프로세스 호환 가능 디커플링 커패시터 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20070166943A1 (en) | 2007-07-19 |
KR20070076252A (ko) | 2007-07-24 |
DE102007003450A1 (de) | 2007-07-26 |
JP2007194635A (ja) | 2007-08-02 |
US20090140311A1 (en) | 2009-06-04 |
CN101005045A (zh) | 2007-07-25 |
US7517752B2 (en) | 2009-04-14 |
US8507967B2 (en) | 2013-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100771865B1 (ko) | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 | |
KR100338826B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
CN108010883B (zh) | 动态随机存取存储器结构及其制造方法 | |
KR20050117893A (ko) | 엠아이엠 캐패시터들 및 그의 제조 방법 | |
US9129850B2 (en) | Semiconductor device manufacturing method | |
US8664111B2 (en) | Method of patterning a semiconductor device with hard mask | |
KR100456554B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
KR20120074850A (ko) | 반도체 소자의 제조 방법 | |
KR100456577B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
JP2005268288A (ja) | 半導体装置及びその製造方法 | |
KR101096033B1 (ko) | 반도체 소자의 제조방법 | |
US20060084224A1 (en) | Semiconductor device and method of fabricating the same | |
US20210140049A1 (en) | Thin film structure including dielectric material layer, and method of manufacturing the same, and electronic device employing the same | |
US20070170539A1 (en) | Semiconductor device and method for manufacturing the same | |
US8546916B2 (en) | Capacitors and methods of manufacture thereof | |
CN117690927B (zh) | 半导体结构及其制备方法 | |
JP2007188935A (ja) | Mim容量素子およびその製造方法 | |
KR100639193B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
KR100325703B1 (ko) | 반도체소자의캐패시터제조방법 | |
KR100449253B1 (ko) | 커패시터 제조방법 | |
KR100591170B1 (ko) | 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법 | |
KR20030000695A (ko) | 반도체소자의 스토리지 노드 형성방법 | |
KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
KR100887052B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
JP2024043345A (ja) | 半導体装置、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 12 |