KR100755681B1 - Apparatus and method for converting analog signal into digital signal - Google Patents
Apparatus and method for converting analog signal into digital signal Download PDFInfo
- Publication number
- KR100755681B1 KR100755681B1 KR1020060060849A KR20060060849A KR100755681B1 KR 100755681 B1 KR100755681 B1 KR 100755681B1 KR 1020060060849 A KR1020060060849 A KR 1020060060849A KR 20060060849 A KR20060060849 A KR 20060060849A KR 100755681 B1 KR100755681 B1 KR 100755681B1
- Authority
- KR
- South Korea
- Prior art keywords
- analog signal
- signal
- value
- sample
- unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
도 1은 종래의 기술에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치가 도시된 도면.1 shows an apparatus for converting an analog signal into a digital signal according to the prior art.
도 2는 종래의 기술에 따른 점 샘플링이 도시된 도면.2 shows point sampling according to the prior art.
도 3은 종래의 기술에 따른 점 샘플링에 의한 샘플값을 이용하여 복원한 아날로그 신호가 도시된 도면.3 is a diagram showing an analog signal reconstructed using a sample value by point sampling according to the prior art;
도 4는 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치가 도시된 도면.4 illustrates an apparatus for converting an analog signal into a digital signal according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 샘플값이 도시된 도면.5 is a diagram showing a sample value according to an embodiment of the present invention.
도 6은 본 발명의 제 1실시예에 따른 샘플링부가 도시된 도면.6 is a diagram illustrating a sampling unit according to a first embodiment of the present invention.
도 7은 도 6의 샘플링부에 대한 타이밍이 도시된 도면.FIG. 7 is a diagram illustrating timing of the sampling unit of FIG. 6. FIG.
도 8은 본 발명의 제 2실시예에 따른 샘플링부가 도시된 도면.8 is a diagram illustrating a sampling unit according to a second embodiment of the present invention.
도 9는 도 8의 샘플링부에 대한 타이밍이 도시된 도면.FIG. 9 is a diagram illustrating timing of the sampling unit of FIG. 8. FIG.
도 10은 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 방법이 도시된 도면.10 is a diagram illustrating a method for converting an analog signal into a digital signal according to an embodiment of the present invention.
도 11은 본 발명의 실시예에 따른 샘플값을 이용한 보간 과정이 도시된 도 면.11 is a diagram illustrating an interpolation process using a sample value according to an embodiment of the present invention.
도 12는 본 발명의 실시예에 따른 샘플값을 통해 복원된 아날로그 신호가 도시된 도면.12 illustrates an analog signal reconstructed through a sample value according to an embodiment of the present invention.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
110: 신호 입력부 111: 센서부110: signal input unit 111: sensor unit
112: 증폭부 120: 샘플링부112: amplifier 120: sampling unit
121: 적분부 122: 샘플/홀드부121: integral part 122: sample / hold part
130: 신호 변환부130: signal conversion unit
본 발명은 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법에 관한 것으로서, 더욱 상세하게는 소정의 샘플 구간 동안 아날로그 신호의 평균값을 샘플값으로 취하는 샘플링을 수행하고, 샘플링된 샘플값을 이용하여 디지털 신호로 변환하는 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for converting an analog signal into a digital signal. More particularly, the present invention relates to a method of performing sampling by taking an average value of an analog signal as a sample value for a predetermined sample interval, and using a sampled sample value. A device and method for converting an analog signal into a digital signal.
일반적으로 아날로그 신호를 디지털 신호로 변환하는 주된 이유는, 효율적으로 신호를 저장, 처리 및 재생산 하기 위해서이다. 특히, 디지털 기술의 발전에 힘입어 최근에는 거의 모든 정보가 아날로그 신호에서 디지털 신호로 바뀌어 처리되고 있다.In general, the main reason for converting an analog signal into a digital signal is to efficiently store, process, and reproduce the signal. In particular, thanks to the development of digital technology, in recent years, almost all information is processed from an analog signal to a digital signal.
이와 같이, 아날로그 신호를 디지털 신호로 변환하기 위해서는 측정하고자 하는 신호를 아날로그 신호로 변환하는 센서가 사용되며, A/D 컨버터(Analog/Digital Converter)는 변환된 아날로그 신호를 디지털 신호로 변환하게 된다. 이때, 측정하고자 하는 신호를 아날로그 신호로 변환하는 센서는, 카메라 등과 같은 영상 센서, 및 마이크와 같은 음향 센서를 포함하며, 이외에도 광 센서, 화학 센서, 온도 센서, 및 압력 센서 등과 같이 측정하고자 하는 신호를 아날로그 신호로 변환할 수 있는 모든 센서가 포함된다.As such, in order to convert an analog signal into a digital signal, a sensor for converting a signal to be measured into an analog signal is used, and an A / D converter converts the converted analog signal into a digital signal. In this case, a sensor for converting a signal to be measured into an analog signal includes an image sensor such as a camera and an acoustic sensor such as a microphone, and in addition, a signal to be measured such as an optical sensor, a chemical sensor, a temperature sensor, and a pressure sensor. Includes all sensors capable of converting to analog signals.
도 1은 종래의 기술에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치가 도시된 도면이다.1 is a view showing an apparatus for converting an analog signal into a digital signal according to the prior art.
도시된 바와 같이, 종래의 기술에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치(10)는, 측정하고자 하는 신호를 아날로그 신호로 변환하는 센서부(11), 변환된 아날로그 신호를 적절한 크기로 증폭하는 증폭부(12), 소정 시간 간격으로 아날로그 신호를 샘플링하는 샘플/홀드부(13), 샘플링된 값을 통해 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(14)를 포함한다.As illustrated, the
이때, 샘플/홀드부(13)의 샘플링 과정은, 그 동작 모드에 따라 샘플 모드, 및 홀드 모드를 가진다. 샘플 모드는 소정 시간에 입력된 아날로그 신호와 같은 값을 가지다가 홀드 모드에서 홀드 모드로 바뀌기 전의 값을 계속 유지하는 역할을 하게 된다. 이러한 샘플링 과정은 점 샘플링(Point Sampling)이라 칭하여진다. 예를 들어, 샘플/홀드부(13)는 도 2와 같이, 소정의 샘플링 주파수에 따른 시간 간격으로 입력된 아날로그 신호(21)에 대해 점 샘플링을 수행하게 된다. 이때, 도 2에 서 실선(22)는 입력된 아날로그 신호(21)를 샘플링 하는데 있어서, 점선(23)에 비하여 높은 샘플링 주파수를 사용한 것이다.At this time, the sampling process of the sample /
이때, 샘플링 주파수는 나이퀴스트(Nyquist) 샘플링 이론에 근거하여 소정 이상의 샘플링 주파수를 사용해야만 입력된 아날로그 신호를 복원할 수 있게 되며, 그보다 낮은 샘플링 주파수를 사용할 경우에는 입력된 아날로그 신호를 제대로 복원하지 못하게 된다.At this time, the sampling frequency can recover the input analog signal only when the sampling frequency is higher than or equal to the sampling frequency based on the Nyquist sampling theory. If the sampling frequency is lower than the sampling frequency, the input analog signal cannot be restored correctly. You will not.
그러나, 전술한 바와 같은 점 샘플링은 입력된 아날로그 신호의 극점(Peak Point)에서 샘플링을 한 경우에는 입력된 아날로그 신호를 제대로 복원할 수 있지만, 입력된 아날로그 신호마다 극점을 파악하는 것이 기술적으로 어렵다는 문제점이 있다. 다시 말해서, 도 3과 같이, 입력된 아날로그 신호(31)에서 샘플링을 수행한 샘플값(31a)이 입력된 아날로그 신호(31)의 극점이 아닌 경우, 샘플값(31a)을 통해 보간하게 되면, 보간된 아날로그 신호(32)는 입력된 아날로그 신호(31)와 많은 차이가 발생하는 것을 알 수 있다.However, the point sampling as described above can correctly restore the input analog signal when sampling is performed at the peak point of the input analog signal, but it is technically difficult to identify the pole point for each input analog signal. There is this. In other words, as shown in FIG. 3, when the
또한, 입력된 아날로그 신호를 제대로 보간하기 위해서는 높은 샘플링 주파수를 사용하는 것이 유리하지만, 높은 샘플링 주파수를 사용할수록 데이터의 양이 늘어나게 되어 데이터를 저장하기 위한 메모리의 양이 증가하며, 정보 처리, 및 통신시 데이터를 전송하는데 소요되는 시간이 증가하게 된다.In addition, in order to properly interpolate an input analog signal, it is advantageous to use a high sampling frequency, but the higher the use of the high sampling frequency, the more the amount of data increases, and the amount of memory for storing the data increases, information processing, and communication. The time required to transmit time data increases.
따라서, 입력된 아날로그 신호의 극점을 파악하기 위해 높은 비용의 고성능 샘플링 장치를 사용하지 않고도, 입력된 아날로그 신호에 가까운 보간된 아날로그 신호를 얻을 수 있는 방안이 요구되고 있다.Accordingly, there is a demand for a method of obtaining an interpolated analog signal close to the input analog signal without using a high-cost, high-performance sampling device to identify the pole of the input analog signal.
미국 특허 5,117,227은 고속, 및 고정밀 연속 변환을 위하여 슬로프 카운터(Slope Counter)와 잔여 전압을 측정하는 기법을 사용한 입력 아날로그 신호를 출력 디지털 신호로 변환하는 장치를 개시하고 있으나, 이는 샘플/홀드된 신호를 디지털 신호로 변환하기 위하여 적분기와 카운터를 사용한 것으로, 입력된 아날로그 신호를 샘플링하기 위해 높은 비용의 고성능 샘플링 장치를 사용하지 않고도, 입력된 아날로그 신호에 가까운 보간된 아날로그 신호를 얻을 수 있는 방안은 제안되고 있지 않다U.S. Patent 5,117,227 discloses a device for converting an input analog signal into an output digital signal using a slope counter and a technique for measuring residual voltage for high speed and high precision continuous conversion, Using an integrator and a counter to convert the digital signal, a method of obtaining an interpolated analog signal close to the input analog signal without using a high-cost, high-performance sampling device to sample the input analog signal is proposed. Not
본 발명은 입력된 아날로그 신호를 적분하여 입력된 아날로그 신호를 샘플링할 때 소정의 샘플 구간 동안의 평균값을 샘플값으로 취할 수 있는 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법을 제공하는데 그 목적이 있다.The present invention provides an apparatus and method for converting an analog signal into a digital signal that can take an average value for a predetermined sample interval as a sample value when sampling an input analog signal by integrating the input analog signal. have.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.The object of the present invention is not limited to the above-mentioned object, and other objects which are not mentioned will be clearly understood by those skilled in the art from the following description.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치는, 아날로그 신호가 입력되는 신호 입력부, 소정의 샘플 구간에서 상기 아날로그 신호의 평균값을 샘플값으로 취하는 샘플링을 수행하는 샘플링부, 및 상기 샘플값을 이용하여 상기 아날로그 신호를 디지털 신호로 변환하는 신호 변환부를 포함한다.In order to achieve the above object, an apparatus for converting an analog signal into a digital signal according to an embodiment of the present invention, the signal input unit to which the analog signal is input, sampling taking the average value of the analog signal in a predetermined sample interval as a sample value A sampling unit for performing a, and a signal converter for converting the analog signal to a digital signal using the sample value.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 방법은, 아날로그 신호가 입력되는 단계, 소정의 샘플 구간에서 상기 아날로그 신호의 평균값을 샘플값으로 취하는 샘플링을 수행하는 단계, 및 상기 샘플값을 이용하여 상기 아날로그 신호를 디지털 신호로 변환하는 단계를 포함한다.In addition, in order to achieve the above object, the method for converting an analog signal into a digital signal according to an embodiment of the present invention, the step of taking an analog signal, taking the average value of the analog signal in a predetermined sample interval as a sample value Performing sampling, and converting the analog signal into a digital signal using the sample value.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범수를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
이하, 본 발명의 실시예들에 의하여 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑 재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다. Hereinafter, the present invention will be described with reference to a block diagram or a flowchart for explaining an apparatus and method for converting an analog signal into a digital signal according to embodiments of the present invention. At this point, it will be understood that each block of the flowchart illustrations and combinations of flowchart illustrations may be performed by computer program instructions. Since these computer program instructions may be mounted on a processor of a general purpose computer, special purpose computer, or other programmable data processing equipment, those instructions executed through the processor of the computer or other programmable data processing equipment may be described in flow chart block (s). It will create means to perform the functions These computer program instructions may be stored in a computer usable or computer readable memory that can be directed to a computer or other programmable data processing equipment to implement functionality in a particular manner, and thus the computer usable or computer readable memory. It is also possible for the instructions stored in to produce an article of manufacture containing instruction means for performing the functions described in the flowchart block (s). Computer program instructions It can also be mounted on a computer or other programmable data processing equipment, so a series of operating steps are performed on the computer or other programmable data processing equipment to create a computer-implemented process to perform the computer or other programmable data processing equipment. It is also possible for the instructions to provide steps for performing the functions described in the flowchart block (s).
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.In addition, each block may represent a portion of a module, segment, or code that includes one or more executable instructions for executing a specified logical function (s). It should also be noted that in some alternative implementations, the functions noted in the blocks may occur out of order. For example, the two blocks shown in succession may in fact be executed substantially concurrently, or the blocks may sometimes be executed in the reverse order, depending on the corresponding function.
도 4는 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치가 도시된 도면이다.4 is a diagram illustrating an apparatus for converting an analog signal into a digital signal according to an embodiment of the present invention.
도시된 바와 같이, 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치(100)는, 아날로그 신호가 입력되는 신호 입력부(110), 소정 샘플 구간 동안 입력된 아날로그 신호의 평균값을 샘플값으로 취하는 샘플링을 수행하는 샘플링부(120), 및 샘플값을 이용하여 입력된 아날로그 신호를 디지털 신호로 변환하는 신호 변환부(130)를 포함할 수 있다.As shown, the
신호 입력부(110)는, 측정하고자 하는 신호를 아날로그 신호로 변환하는 센서부(111), 및 변환된 아날로그 신호를 적절한 크기로 증폭하는 증폭부(112)를 포함할 수 있다.The
이때, 본 발명의 실시예에서 센서부(111)는, 측정하고자 하는 신호를 전기적 신호로 변환할 수 있는 광 센서, 화학 센서, 온도 센서, 음향 센서, 및 압력 센서 등으로 이해될 수 있으며, 이에 한정되지 않고 측정하고자 하는 신호를 전기적 신호로 변환하는 대부분의 센서로 이해될 수 있다. 이때, 센서부(111)에서 변환된 전기적 신호는 아날로그 신호로 이해될 수 있으며, 증폭부(112)에서 증폭된 아날로그 신호도 센서부(111)에서 변환된 아날로그 신호에 대해 그 크기만 변경된 것으로서, 이하 본 발명의 실시예에서 센서부(111)에서 변환된 아날로그 신호, 및 증폭부(112)에서 증폭된 아날로그 신호를 '아날로그 신호'라 통칭하기로 한다.At this time, in the embodiment of the present invention, the
샘플링부(120)는 샘플 구간 동안 아날로그 신호를 적분하는 적분부(121), 및 적분된 적분값을 샘플/홀드하는 샘플/홀드부(122)를 포함할 수 있다. 이때, 샘플링부(120)에서 샘플링된 샘플값은 소정 샘플 구간 동안 입력된 아날로그 신호의 평균 값으로 이해될 수 있다. 구체적으로, 도 5와 같이 본 발명의 실시예에 따른 샘플링부(120)는 신호 입력부(110)를 통해 입력되는 아날로그 신호(210)를 소정의 샘플 구간 동안 적분한 적분값을 샘플값(220)으로 취하는 샘플링을 수행할 수 있다. 이때, 평균값은 소정의 샘플 구간 동안 입력된 아날로그 신호를 합하여 샘플 구간으로 나누는 것이므로, 적분값은 평균값과 같은 의미로 이해될 수 있다.The
적분부(121)에서 샘플 구간 동안 아날로그 신호를 적분하는 것은, 샘플 구 동안 아날로그 신호의 평균값을 구하기 위해서이다. 구체적으로, 아날로그 신호의 평균값은 아날로그 신호를 적분한 후, 샘플 구간의 길이로 나누어 구해질 수 있다. 또한, 샘플/홀드부(122)는 적분부(121)에서 구해진 적분값을 전달받아 샘플 구간 동안 적분값을 유지할 수 있다.The integrating
도 6은 본 발명의 제 1실시예에 따른 샘플링부가 도시된 도면이다.6 is a diagram illustrating a sampling unit according to a first embodiment of the present invention.
도시된 바와 같이, 본 발명의 제 1실시예에 따른 샘플링부(120)는, 적분부(121)에 하나의 연산 증폭기(Operational Amplifier, OP AMP)(121a)가 사용되었으며, 샘플/홀드부(122)에 두 개의 연산 증폭기(122a, 122b)가 사용된 경우의 예를 들어 설명하기로 한다. 이때, 적분부(121)의 연산 증폭기(121a)를 OP1라 칭하고, 샘플/홀드부(122)의 연산 증폭기(122a, 122b)를 각각 OP2, 및 OP3라 칭하기로 한다.As illustrated, in the
이때, 도 6의 샘플링부(120)는 두 개의 스위치(SW1, SW2)에 의해 세 가지의 상태를 가질 수 있다. 구체적으로, 샘플링부(120)는 적분부(121)가 아날로그 신호를 적분하는 제 1상태, 제 1상태에서 적분된 적분값이 샘플/홀드부(122)로 전달되 는 제 2상태, 및 샘플/홀드부(122)에서 전달된 적분값을 유지하는 제 3상태를 포함할 수 있다.In this case, the
예를 들어, 제 1상태는 적분 상태로, SW1이 C1 단자에 연결되어 아날로그 신호(Vi)가 OP1(121a)으로 전달된다. 이때, SW2는 개방되어 있기 때문에 출력 전압(Vo)은 변하지 않고 홀드되는 상태이다.For example, the first state is an integrated state, and SW1 is connected to the C1 terminal so that the analog signal Vi is transmitted to the
또한, 제 2상태는 적분값 전달 상태로, SW1이 C1 단자에 연결되어 적분부(121)에서 적분된 적분값(Vint)을 샘플/홀드부(122)에 전달하게 되고, SW2는 C3 단자에 연결되어 샘플/홀드부(122)의 캐패시터를 충전하게 되어 출력 전압(Vo)는 적분값(Vint)와 일치하게 되는 상태이다.In addition, the second state is an integral value transfer state, and SW1 is connected to the C1 terminal to transfer the integral value Vint integrated at the
또한, 제 3상태는 적분값 유지 상태로, SW2가 개방되어 출력 전압(Vo)는 제 2상태에서 전달된 적분값(Vint)을 유지하게 되고, SW1은 C2 단자에 연결되어 적분부(121)의 캐패시터를 고속 방전시키는 상태이다.In addition, the third state is an integral value holding state, SW2 is opened so that the output voltage Vo maintains the integral value Vint transmitted in the second state, and SW1 is connected to the C2 terminal to integrate the
도 7은 전술한 도 6에 도시된 적분부(121), 및 샘플/홀드부(122)의 타이밍이 도시된 도면이다. 이때, 도 7에서 P1은 제 1상태, P2는 제 2상태, 및 P3는 제 3상태를 칭하는 경우의 예를 들어 설명하기로 한다.FIG. 7 is a diagram illustrating timings of the
도시된 바와 같이, 제 1상태에서는 적분값(Vint)는 증가하나 출력 전압(Vo)은 SW2가 개방되어 있으므로 홀드된 채로 변하지 않게 된다. 제 2상태에서는 SW2가 C3 단자와 연결되어 출력 전압(Vo)이 적분값(Vint)와 일치하게 된다. 또한, 제 3상태에서는 SW2는 개방되고, SW1은 C2 단자에 연결되어 적분부(121)의 캐패시터를 고속 방전시키게 된다. 또한, 도 7에서 SW1, 및 SW2의 상태는 표 1과 같다.As shown, in the first state, the integral value Vint increases but the output voltage Vo does not change while being held because SW2 is open. In the second state, SW2 is connected to the C3 terminal so that the output voltage Vo matches the integral value Vint. In addition, in the third state, SW2 is opened, and SW1 is connected to the C2 terminal to rapidly discharge the capacitor of the
[표 1]TABLE 1
도 8은 본 발명의 제 2실시예에 따른 샘플링부가 도시된 도면이다. 8 is a diagram illustrating a sampling unit according to a second embodiment of the present invention.
도시된 바와 같이, 본 발명의 제 2실시예에 따른 샘플링부(120)는, 적분부(121), 샘플/홀드부(122), 아날로그 신호(Vi)보다 큰 절대값을 가지며, 각각 양의 값을 가지는 제 1기준 신호(+Vref), 및 음의 값을 가지는 제 2기준 신호(-Vref)를 적분값(Vint)에 따라 선택적으로 적분부(121)로 입력하는 기준 신호 입력부(123), 클럭 발생부(124), 및 논리 회로(125)를 포함할 수 있다.As shown, the
적분부(121)는 3개의 연산 증폭기(121d, 121e, 121f)를 포함하며, 적분값(Vint)을 출력하는 연산 증폭기(121d)를 OP4라 칭하고, 적분값(Vint)를 제 1임계치(Vt1), 및 제 2임계치(Vt2)와 비교하기 위한 연산 증폭기(121e, 121f)를 각각 OP5, 및 OP6라 칭하기로 한다. 이때, OP5(121e), 및 OP6(121f)의 출력값은 각각 Vc1, 및 Vc2라 칭하기로 한다.The integrating
기준 신호 입력부(123)는 Vc1, 및 Vc2에 따라 논리 회로(125)의 제어에 의해 선택적으로 제 1기준 신호(+Vref), 및 제 2기준 신호(-Vref)가 아날로그 신호(Vi)와 함께 입력되도록 한다. 다시 말해서, 논리 회로(125)는 OP5(121e)에서 Vc1이 출력되는 경우, 적분값(Vint)이 제 1임계치(Vt1)보다 높은 것으로 판단하고, 기준 신호 입력부(123)를 제어하여 다음 클럭에 제 2기준 신호(-Vref)가 입력되도록 스위 치(SW3)를 제어하여 스위칭하고, OP6(121f)에서 Vc2가 출력되는 경우, 적분값(Vint)이 제 2임계치(Vt2)보다 작은 것으로 판단하고 기준 신호 입력부(123)를 제어하여 다음 클럭에 제 1기준 신호(+Vref)가 입력되도록 스위치(SW3)를 제어하여 스위칭할 수 있다.The reference
클럭 발생부(124)는 샘플/홀드부(122), 신호 변환부(130), 및 논리 회로(125)가 동작하기 위한 동작 클럭을 발생시킬 수 있다.The
한편, 논리 회로(125)는 동작 클럭에 시간 T에서 샘플/홀드부(122)에서 홀드된 적분값이 신호 변환부(130)에 디지털 신호로 변환된 Vint(T), T-1에서 샘플/홀드부(122)에서 홀드된 적분값이 신호 변환부(130)에 의해 디지털 신호로 변환된 Vint(T-1), 및 시간 T-1에서 입력된 기준 신호(+Vref 또는 -Vref)를 통해 디지털 출력값(So)을 출력할 수 있으며, 시간 T에서의 디지털 출력값(So(T))는 식 1과 같다.On the other hand, the
[식 1][Equation 1]
So(T)=(Vint(T)-Vint(T-1))/Tc-Vref(T-1)So (T) = (Vint (T) -Vint (T-1)) / Tc-Vref (T-1)
이때, 식 1에서 Tc는 한 클럭의 시간을 나타내며, Vref(T-1)는 제 1기준 신호(+Vref) 또는 제 2기준 신호(-Vref)로서 시간 T-1에서 Vc1, 및 Vc2에 의해 결정될 수 있다. 다시 말해서, Vc1, 및 Vc2는 적분값(Vint)가 제 1임계치(Vt1)보다 큰지, 제 2임계치(Vt2)보다 작은지를 나타낸다.At this time, Tc in
이러한 기준 신호 입력부(123)는 적분값(Vint)이 제 1임계치(Vt1)보다 높아지게 되면 제 2기준 신호(-Vref)를 적분부(121)로 입력하여 아날로그 신호(Vi)+제 2기준 신호(-Vref)가 음의 값이 되도록 하여 적분값(Vint)을 낮추게 된다. When the integral value Vint becomes higher than the first threshold value Vt1, the reference
도 9는 전술한 도 에 도시된 샘플부의 타이밍이 도시된 도면이다.9 is a diagram illustrating the timing of the sample unit illustrated in FIG.
도시된 바와 같이, 적분값(Vint)은 시간 1에서 2 사이에서 제 1임계치(Vt1)보다 높아지게 되어 Vc1이 양의 값을 가지게 되고, 논리 회로(125)에 의해 기준 신호 입력부(1233)의 스위치(SW3)가 제 2기준 신호(-Vref)로 바뀌게 되어 적분값(Vint)은 시간 2에서 다시 낮아진다. 한편, 시간 3에서 4 사이에서는 적분값(Vint)가 제 2임계치(Vt2)보다 낮아지므로 Vc2가 양의 값을 가지게 되고, 논리 회로(125)에 의해 기준 신호 입력부(123)의 스위치(SW3)가 제 1기준 신호(+Vref)로 바뀌게 되어 시간 4에서는 다시 적분값(Vint)이 커지게 된다. 이때, Vo는 So에 의해 나타나는 디지털 출력 신호를 아날로그 신호로 표현한 것으로, 샘플 구간에서 영역의 합을 나타내게 된다.As shown, the integral value Vint becomes higher than the first threshold value Vt1 between the
이와 같은 도 9에서는 샘플 구간 내의 아날로그 신호를 모두 적분할 수 있기 때문에 적분부(121)의 캐패시터의 방전을 하는 동안 적분을 하지 못하여 발생될 수 있는 샘플 구간 내의 신호 왜곡이 발생하는 것을 사전에 방지할 수 있게 된다.As shown in FIG. 9, since the analog signals in the sample section can be integrated, signal distortion in the sample section, which can be generated by failing integration during discharge of the capacitor of the integrating
신호 변환부(130)는 전술한 샘플링부(120)에서 샘플링된 샘플값을 이용하여 입력된 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터로 이해될 수 있다.The
도 10은 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 방법이 도시된 도면이다.10 is a diagram illustrating a method for converting an analog signal into a digital signal according to an embodiment of the present invention.
도시된 바와 같이, 본 발명의 실시예에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 방법은, 먼저 센서부(111)가 측정하고자 하는 신호를 아날로그 신호 로 변환하게 되고(S110), 증폭부(112)는 변환된 아날로그 신호를 적절한 크기로 증폭한다(S120). 이때, 증폭부(112)에 의해 증폭되는 아날로그 신호는, 그 크기만이 증폭된 것으로 아날로그 신호 자체에는 변화가 발생하지 않게 된다.As shown, in the method for converting an analog signal into a digital signal according to an embodiment of the present invention, first, the
적분부(121)는 증폭된 아날로그 신호를 소정의 샘플 구간 동안 적분하게 된다(S130). 이때, 적분부(121)에서 적분을 위해 사용하는 샘플 구간은, 사전 지정되거나 사용자에 의해 지정되거나 디폴트로 지정될 수 있으나, 이에 한정되지 않는다.The
샘플/홀드부(122)는 적분부(121)에서 적분된 적분값을 전달받아 홀드하여 전달된 적분값을 유지하게 된다(S140).The sample /
이후, 신호 변환부(130)는 샘플/홀드부(122)에서 유지된 적분값을 전달받아 디지털 신호로 변환하게 된다(S150).Thereafter, the
한편, 전술한 바와 같은 방법을 통해 샘플링된 샘플값을 통해 입력된 아날로그 신호를 보간하기 위해서는, 보간 전후에 신호의 영역이 동일해지는 것이 요구된다. 따라서, 보간은 신호 도메인이 아닌 적분 도메인에서 수행되어야 한다. 이와 같이, 샘플값을 이용하여 입력된 아날로그 신호를 보간하는 과정을 도 11을 통해 살펴보기로 한다.On the other hand, in order to interpolate the analog signal input through the sample value sampled through the above-described method, it is required that the areas of the signal be equal before and after interpolation. Therefore, interpolation must be performed in the integral domain, not in the signal domain. As such, the process of interpolating the input analog signal using the sample value will be described with reference to FIG. 11.
도시된 바와 같이, 우선 샘플값을 이용하여 보간을 수행하기 위해서는, 도 11의 (a)에서 샘플 구간에 대응하는 샘플값을 도 11의 (b)와 같이, 적분 도메인으로 바꾸게 된다. 이때, 도 11의 (b)에서 보간(Interpolation)을 수행하게 된다. 이때, 보간 방법으로는, 선형 보간(Linear Interpolation), 삼차 보간(Cubic Interpolation), 허마이트 다항 보간(Hermite Polynomial Interpolation), 및 스플라인 보간(Spline Interpolation) 등의 다양한 방법들이 사용될 수 있으나, 이에 한정되지 않는다. As shown in the figure, in order to first perform interpolation using the sample value, the sample value corresponding to the sample interval in FIG. 11A is changed into an integration domain as shown in FIG. 11B. In this case, interpolation is performed in FIG. 11B. In this case, as the interpolation method, various methods such as linear interpolation, cubic interpolation, Hermite polynomial interpolation, and spline interpolation may be used, but are not limited thereto. Do not.
따라서, 전술한 바와 같은, 다양한 보간 방법을 통해 도 11의 (b)를 보간하게 되면, 도 11의 (c)가 얻어지게 되고, 도 11(c)를 다시 미분하게 되면, 입력된 아날로그 신호를 복원할 수 있게 된다. 이와 같이, 입력된 아날로그 신호를 복원하게 되면, 도 12와 같이, 복원된 아날로그 신호는 기존의 점 샘플링에 비하여 더 좋은 성능을 보여주는 것을 알 수 있다.Therefore, when the interpolation of FIG. 11B is performed through various interpolation methods as described above, FIG. 11C is obtained, and when the derivative of FIG. 11C is differentiated again, the input analog signal Can be restored. As described above, when the input analog signal is restored, it can be seen that the restored analog signal shows better performance than the existing point sampling as shown in FIG. 12.
본 발명의 실시예에서 사용되는 용어 중 '부'는 소프트웨어 또는 Field Programmable Gate Array(FPGA) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)과 같은 하드웨어 구성요소를 의미하며, 부는 어떤 역할들을 수행한다. 그렇지만 부는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 부는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 실행시키도록 구성될 수도 있다. 따라서, 일 예로서 부는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 부들에서 제공되는 기능은 더 작은 수의 구성요소들 및 부들로 결합되거나 추가적인 구성요소들과 부들로 더 분리될 수 있다.The term 'part' used in an embodiment of the present invention refers to a hardware component such as software or a field programmable gate array (FPGA) or an application specific integrated circuit (ASIC), and a part plays a role. But wealth is not meant to be limited to software or hardware. The unit may be configured to be in an addressable storage medium and may be configured to execute one or more processors. Thus, as an example, a wealth of components, such as software components, object-oriented software components, class components, and task components, and processes, functions, properties, procedures, subroutines, etc. , Segments of program code, drivers, firmware, microcode, circuitry, data, databases, data structures, tables, arrays, and variables. The functionality provided in the components and parts may be combined into a smaller number of components and parts or further separated into additional components and parts.
이상과 같이 본 발명에 따른 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.As described above, an apparatus and method for converting an analog signal according to the present invention into a digital signal have been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed herein, and the description of the invention. Of course, various modifications may be made by those skilled in the art within the spirit and scope.
상기한 바와 같은 본 발명의 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.According to the apparatus and method for converting an analog signal of the present invention to a digital signal as described above, there are one or more of the following effects.
첫째, 샘플 구간 동안 아날로그 신호의 평균값을 샘플값으로 취하는 샘플링을 통해 고성능 센서를 사용하지 않고도 아날로그 신호의 복원 성능을 향상시킬 수 있고, 처리해야할 데이터의 증가를 최소화시킬 수 있는 장점이 있다.First, the sampling that takes the average value of the analog signal as the sample value during the sample period can improve the reconstruction performance of the analog signal without using a high-performance sensor, and has the advantage of minimizing the increase of data to be processed.
둘째, 저속 센서를 사용하는 경우 발생할 수 있는 이산화 오차를 방지할 수 있는 장점도 있다.Second, there is an advantage that can prevent the discretization error that can occur when using a low-speed sensor.
Claims (12)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060849A KR100755681B1 (en) | 2006-06-30 | 2006-06-30 | Apparatus and method for converting analog signal into digital signal |
| US11/715,892 US7605729B2 (en) | 2006-06-30 | 2007-03-09 | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period |
| JP2009517956A JP4842377B2 (en) | 2006-06-30 | 2007-05-02 | Apparatus and method for converting an analog signal into a digital signal |
| PCT/KR2007/002138 WO2008002010A1 (en) | 2006-06-30 | 2007-05-02 | Apparatus and method for converting analog signal into digital signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060060849A KR100755681B1 (en) | 2006-06-30 | 2006-06-30 | Apparatus and method for converting analog signal into digital signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100755681B1 true KR100755681B1 (en) | 2007-09-05 |
Family
ID=38736570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060060849A KR100755681B1 (en) | 2006-06-30 | 2006-06-30 | Apparatus and method for converting analog signal into digital signal |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7605729B2 (en) |
| JP (1) | JP4842377B2 (en) |
| KR (1) | KR100755681B1 (en) |
| WO (1) | WO2008002010A1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5897970B2 (en) * | 2012-04-19 | 2016-04-06 | 日本無線株式会社 | Analog-digital conversion circuit |
| US20170090609A1 (en) * | 2015-09-25 | 2017-03-30 | Synaptics Incorporated | Oversampled step and wait system for capacitive sensing |
| US9553571B1 (en) * | 2015-11-20 | 2017-01-24 | Stmicroelectronics S.R.L. | Reset circuitry for mitigating offsets in a MEMS device interpolator |
| CN113507287A (en) * | 2021-06-18 | 2021-10-15 | 深圳天德钰科技股份有限公司 | Sample-and-hold circuit and electronic device with same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105073A (en) * | 1990-08-24 | 1992-04-07 | Yokogawa Electric Corp | Measuring device for effective value |
| JPH04144423A (en) * | 1990-10-05 | 1992-05-18 | Jeol Ltd | A/d converter |
| WO1995008220A1 (en) * | 1993-09-13 | 1995-03-23 | Analog Devices, Inc. | Analog to digital conversion using nonuniform sample rates |
| JP2001352242A (en) | 2000-06-07 | 2001-12-21 | Asahi Kasei Microsystems Kk | Pipeline-type a/d converter |
| JP2002152043A (en) | 2000-11-15 | 2002-05-24 | Rkc Instrument Inc | Sigma delta form analog/digital converter |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5191657A (en) * | 1975-02-07 | 1976-08-11 | ||
| JPS589970B2 (en) * | 1977-03-23 | 1983-02-23 | 横河電機株式会社 | analog computing device |
| DE3643715A1 (en) * | 1986-12-20 | 1988-06-30 | Philips Patentverwaltung | ARRANGEMENT FOR TRANSMISSION OF MEASURED VALUES FROM A SENSOR |
| FR2609552B1 (en) | 1987-01-09 | 1990-11-30 | Merlin Gerin | CIRCUIT FOR MEASURING THE CONTINUOUS COMPONENT OF THE CURRENT THROUGH THE PRIMARY WINDING OF THE OUTPUT TRANSFORMER OF AN INVERTER |
| JPH01293862A (en) * | 1988-05-24 | 1989-11-27 | Toshiba Corp | Medical data processing apparatus |
| US5028998A (en) * | 1989-02-06 | 1991-07-02 | Honeywell Regelsysteme Gmbh | Electronic zoom for wide-angle line scanners |
| DE69014414T2 (en) * | 1989-05-29 | 1995-06-14 | Philips Electronics Nv | Sampling and holding arrangement. |
| JPH03128531A (en) * | 1989-07-17 | 1991-05-31 | Nec Corp | A/d converter |
| US5386228A (en) * | 1991-06-20 | 1995-01-31 | Canon Kabushiki Kaisha | Image pickup device including means for adjusting sensitivity of image pickup elements |
| US5117227A (en) * | 1991-09-27 | 1992-05-26 | Hewlett-Packard Company | Continuously integrating high-resolution analog-to-digital converter |
| JP2550889B2 (en) * | 1993-07-27 | 1996-11-06 | 日本電気株式会社 | Integrator |
| SE503070C2 (en) * | 1994-07-05 | 1996-03-18 | Ericsson Telefon Ab L M | Method for determining time errors in connection with analog-digital conversion of quadrature-detected signals |
| JP3978348B2 (en) * | 2002-02-14 | 2007-09-19 | 株式会社日立エルジーデータストレージ | Optical disc apparatus and optical pickup movement control method |
| US7113116B2 (en) * | 2005-01-26 | 2006-09-26 | Analog Devices, Inc. | Sample and hold apparatus |
-
2006
- 2006-06-30 KR KR1020060060849A patent/KR100755681B1/en active IP Right Grant
-
2007
- 2007-03-09 US US11/715,892 patent/US7605729B2/en active Active
- 2007-05-02 WO PCT/KR2007/002138 patent/WO2008002010A1/en active Application Filing
- 2007-05-02 JP JP2009517956A patent/JP4842377B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105073A (en) * | 1990-08-24 | 1992-04-07 | Yokogawa Electric Corp | Measuring device for effective value |
| JPH04144423A (en) * | 1990-10-05 | 1992-05-18 | Jeol Ltd | A/d converter |
| WO1995008220A1 (en) * | 1993-09-13 | 1995-03-23 | Analog Devices, Inc. | Analog to digital conversion using nonuniform sample rates |
| JP2001352242A (en) | 2000-06-07 | 2001-12-21 | Asahi Kasei Microsystems Kk | Pipeline-type a/d converter |
| JP2002152043A (en) | 2000-11-15 | 2002-05-24 | Rkc Instrument Inc | Sigma delta form analog/digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008002010A1 (en) | 2008-01-03 |
| JP2009542154A (en) | 2009-11-26 |
| US7605729B2 (en) | 2009-10-20 |
| JP4842377B2 (en) | 2011-12-21 |
| US20080001799A1 (en) | 2008-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6909393B2 (en) | Space efficient low power cyclic A/D converter | |
| JP4560205B2 (en) | A / D converter and solid-state imaging device using the same | |
| US7420491B2 (en) | Analog signal sampling system and method having reduced average input current | |
| EP1989781B1 (en) | Multistage analog/digital converter and method for calibrating said converter | |
| KR100755681B1 (en) | Apparatus and method for converting analog signal into digital signal | |
| CN110313133A (en) | Deltasigma modulator, Δ Σ A/D converter and increment Delta Σ A/D converter | |
| KR20020058487A (en) | Cmos image sensor | |
| JP2010538561A (en) | Wide dynamic range CMOS image sensor | |
| CN113438435B (en) | Real-time video image acquisition and processing system | |
| KR20150113404A (en) | Analog-digital converting apparatus and cmos image sensor thtreof | |
| WO2007055053A1 (en) | Offset adjusting circuit | |
| US20100110231A1 (en) | Output control circuit and imaging device | |
| KR20170089208A (en) | Pixel bias apparatus for ramp ground noise cancellation, and cmos image sensor thereof | |
| JP4478798B2 (en) | Cyclic A / D converter with offset reduction function and method for reducing offset voltage | |
| CN204906363U (en) | Flash analog to digital conversion circuit | |
| JP4876886B2 (en) | Data storage device | |
| US20020126032A1 (en) | Method and system for selecting implementation of a filter controller between a single conversion mode that ensures a fully-settled converted output and a continuous conversion mode | |
| JP2002152043A (en) | Sigma delta form analog/digital converter | |
| JP3175070B2 (en) | AD converter | |
| JP4368396B2 (en) | AD converter | |
| JPS6313520A (en) | Analog-digital conversion circuit | |
| CN111739505B (en) | Active noise reduction system and method | |
| KR100201401B1 (en) | Sample/hold circuit | |
| CN116743170A (en) | Multichannel analog-to-digital converter and calibration method thereof | |
| JP2008054205A (en) | Analog/digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120716 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130724 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 12 |