JP4478798B2 - Cyclic A / D converter with offset reduction function and method for reducing offset voltage - Google Patents
Cyclic A / D converter with offset reduction function and method for reducing offset voltage Download PDFInfo
- Publication number
- JP4478798B2 JP4478798B2 JP2005294586A JP2005294586A JP4478798B2 JP 4478798 B2 JP4478798 B2 JP 4478798B2 JP 2005294586 A JP2005294586 A JP 2005294586A JP 2005294586 A JP2005294586 A JP 2005294586A JP 4478798 B2 JP4478798 B2 JP 4478798B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- amplifier
- output
- differential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
この発明は、CMOSイメージセンサ出力のような、ノイズ成分からなるリセットレベルとノイズ成分に有意な信号成分が重畳した信号レベルが交互に出力される信号形態において、信号処理に適するオフセット電圧低減機能をもつ巡回型A/D変換器に関する。 The present invention provides an offset voltage reduction function suitable for signal processing in a signal form in which a reset level composed of noise components and a signal level in which a significant signal component is superimposed on the noise components are alternately output, such as a CMOS image sensor output. It relates to a cyclic A / D converter.
巡回型A/D変換器は、比較的少ない回路規模で、比較的高速動作が得られ、高分解能に適する方式として知られている。従来から知られている構成の例を図１に示す。これは、１段あたりで、２倍の増幅を行い、比較器の結果によって、参照電圧を足すまたは引く動作を行い、これを２段縦続接続をして、その出力を入力に戻すことで、１クロックあたり２ビットのＡ／Ｄ変換を行うことができるものである。これを５回繰り返せば、１０ビットのＡ／Ｄ変換を行うことができる。
このような巡回型A/D変換器は、比較的回路が簡単であるため、これをイメージセンサのカラムに集積化する方法も報告されている(非特許文献１参照)。
しかし、上記の方法では、イメージセンサの画素部で発生するノイズキャンセルのためのアンプと合わせて、１チャネルあたり、３つのアンプが必要で、占有面積が大きく、消費電力が大きくなるという問題があった。これに対して、発明者は、以前に、図２に示すような１つのアンプで、ノイズキャンセルと巡回型Ａ／Ｄ変換を行うことができる回路を提案している(特許文献１参照)。
しかし、これらの回路をイメージセンサのカラムに集積する場合、アンプの持つオフセット電圧をキャンセルする機能を持っておらず、これらの回路をイメージセンサのカラムに集積する場合、各カラム間で生じるばらつきの影響を受けにくい回路とする必要があった。
Since such a cyclic A / D converter has a relatively simple circuit, a method of integrating it in a column of an image sensor has also been reported (see Non-Patent Document 1).
However, the above method has a problem that three amplifiers are required per channel together with an amplifier for canceling noise generated in the pixel portion of the image sensor, the occupied area is large, and the power consumption increases. It was. On the other hand, the inventor has previously proposed a circuit capable of performing noise cancellation and cyclic A / D conversion with a single amplifier as shown in FIG. 2 (see Patent Document 1).
However, when these circuits are integrated in the image sensor column, there is no function to cancel the offset voltage of the amplifier, and when these circuits are integrated in the image sensor column, the variation that occurs between the columns does not occur. It was necessary to make the circuit less susceptible to influence.
上記特許文献１において記載されたオフセット電圧をキャンセルする装置は、図２の回路に加え１つのオペアンプ、２つの容量（全差動構成の場合）が必要となるため、回路面積の増大を招くだけではなく、消費電力を増大させるという問題があった。
The apparatus for canceling the offset voltage described in
この発明は、図２の回路を変形し、回路中に少数の制御スイッチを追加するだけで効果的にオフセットと1/fノイズのキャンセルが行えるものである。
本発明の一形態に係る巡回型Ａ／Ｄ変換回路は、差動入力−差動出力型の増幅器(１)と、前記増幅器の負帰還経路に挿入される第２及び第４のキャパシタ(Ｃ２，Ｃ４)と、ディジタル−アナログ変換器(５)と、前記ディジタル−アナログ変換器の出力と前記増幅器の入力とを接続する第１及び第３のキャパシタ(Ｃ１，Ｃ３)と、前記増幅器の出力に接続され前記ディジタル−アナログ変換器に対して制御信号を供給する比較器(２，３)を備える。この巡回型Ａ／Ｄ変換器において、前記各キャパシタの接続を切換えるスイッチと、スイッチ切換え制御手段を有することにより前記増幅器のオフセット電圧を低減することを特徴とし、巡回型Ａ／Ｄ変換器はオフセット低減機能をもつ。
上記の巡回型Ａ／Ｄ変換回路で、前記制御手段は、以下の各ステップでキャパシタの接続を切換えるものでありオフセット低減機能をもつ：
１）前記増幅器の各負帰還経路を短絡するとともに、第２のキャパシタの一端を前記増幅器の第１の差動入力へ接続し、第２のキャパシタの他端を第２の差動入力へ接続し、第４のキャパシタの一端を前記増幅器の第２の差動入力へ接続し、第４のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第１のキャパシタの一端を信号入力へ接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第３のキャパシタの一端を参照電圧入力へ接続し第３のキャパシタの他端を前記増幅器の第２の差動入力へ接続する第１のステップ；
２）前記増幅器の各負帰還経路の短絡を中止するとともに、第２のキャパシタの他端を第１の差動出力に接続して負帰還路を形成し、第４のキャパシタの他端を第２の差動出力に接続して負帰還路を形成する第２のステップ；
３）第１のキャパシタの一端を前記増幅器の第１の差動出力に接続し、第３のキャパシタの一端を前記増幅器の第２の差動出力に接続し、第１のキャパシタの他端と第３のキャパシタの他端とを接続する第３のステップ；
４）第１のキャパシタの一端を前記ディジタル−アナログ変換器の第１の出力に接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力に接続し、第３のキャパシタの一端を前記ディジタル−アナログ変換器の第２の出力に接続し、第３のキャパシタの他端を前記増幅器の第２の差動入力に接続し、Ａ／Ｄ変換出力を前記比較器から得る第４のステップ；
５）前記第３のステップと第４のステップをくり返すことにより巡回型としてのＡ／Ｄ変換出力を得る第５のステップ。
本発明の一形態は、ノイズレベルに信号電圧が重畳した第１の信号と、リセットレベルとしてのノイズレベルが出力される第２の信号とを交互に出力するイメージセンサと、差動入力−差動出力型の増幅器と、前記増幅器の負帰還経路に挿入される第２及び第４のキャパシタと、ディジタル−アナログ変換器と、前記ディジタル−アナログ変換器の出力と前記増幅器の入力とを接続する第１及び第３のキャパシタと、前記増幅器の出力に接続され前記ディジタル−アナログ変換器に対して制御信号を供給する比較器を備える巡回型Ａ／Ｄ変換器において、前記各キャパシタの接続を切換えるスイッチと、スイッチ切換え制御手段を有することにより前記増幅器のオフセット電圧と１／ｆノイズを低減することを特徴とするディジタル出力イメージセンサが提供される。
上記のディジタル出力イメージセンサにおいて、前記制御手段は、以下の各ステップでキャパシタの接続を切換えるものである：
１）第１の信号が信号入力に供給される期間に、前記増幅器の各負帰還経路を短絡するとともに、第２のキャパシタの一端を前記増幅器の第１の差動入力へ接続し、第２のキャパシタの他端を第２の差動入力へ接続し、第４のキャパシタの一端を前記増幅器の第２の差動入力へ接続し、第４のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第１のキャパシタの一端を信号入力へ接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第３のキャパシタの一端を参照電圧入力へ接続し第３のキャパシタの他端を前記増幅器の第２の差動入力へ接続する第１のステップ；
２）第２の信号が信号入力に供給される期間に、前記増幅器の各負帰還経路の短絡を中止するとともに、第２のキャパシタの他端を第１の差動出力に接続して負帰還路を形成し、第４のキャパシタの他端を第２の差動出力に接続して負帰還路を形成する第２のステップ；
３）第１のキャパシタの一端を前記増幅器の第１の差動出力に接続し、第３のキャパシタの一端を前記増幅器の第２の差動出力に接続し、第１のキャパシタの他端と第３のキャパシタの他端とを接続する第３のステップ；
４）第１のキャパシタの一端を前記ディジタル−アナログ変換器の第１の出力に接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力に接続し、第３のキャパシタの一端を前記ディジタル−アナログ変換器の第２の出力に接続し、第３のキャパシタの他端を前記増幅器の第２の差動入力に接続し、Ａ／Ｄ変換出力を前記比較器から得る第４のステップ；
５）前記第３のステップと第４のステップをくり返すことにより巡回型としてのＡ／Ｄ変換出力を得る第５のステップ。
本発明の一形態は、差動入力−差動出力型の増幅器と、前記増幅器の負帰還経路に挿入される第２及び第４のキャパシタと、ディジタル−アナログ変換器と、前記ディジタル−アナログ変換器の出力と前記増幅器の入力とを接続する第１及び第３のキャパシタと、前記増幅器の出力に接続され前記ディジタル−アナログ変換器に対して制御信号を供給する比較器を備える巡回型Ａ／Ｄ変換器において、以下のステップからなる増幅器のオフセット電圧を低減する方法：
１）前記増幅器の各負帰還経路を短絡するとともに、第２のキャパシタの一端を前記増幅器の第１の差動入力へ接続し、第２のキャパシタの他端を第２の差動入力へ接続し、第４のキャパシタの一端を前記増幅器の第２の差動入力へ接続し、第４のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第１のキャパシタの一端を信号入力へ接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、第３のキャパシタの一端を参照電圧入力へ接続し第３のキャパシタの他端を前記増幅器の第２の差動入力へ接続する第１のステップ；
２）前記増幅器の各負帰還経路の短絡を中止するとともに、第２のキャパシタの他端を第１の差動出力に接続して負帰還路を形成し、第４のキャパシタの他端を第２の差動出力に接続して負帰還路を形成する第２のステップ；
３）第１のキャパシタの一端を前記増幅器の第１の差動出力に接続し、第３のキャパシタの一端を前記増幅器の第２の差動出力に接続し、第１のキャパシタの他端と第３のキャパシタの他端とを接続する第３のステップ；
４）第１のキャパシタの一端を前記ディジタル−アナログ変換器の第１の出力に接続し、第１のキャパシタの他端を前記増幅器の第１の差動入力に接続し、第３のキャパシタの一端を前記ディジタル−アナログ変換器の第２の出力に接続し、第３のキャパシタの他端を前記増幅器の第２の差動入力に接続し、Ａ／Ｄ変換出力を前記比較器から得る第４のステップ；
５）前記第３のステップと第４のステップをくり返すことにより巡回型としてのＡ／Ｄ変換出力を得る第５のステップ。
巡回型Ａ／Ｄ変換器におけるオフセット電圧を低減する方法において、前記増幅器の出力を記憶するための第１及び第３のキャパシタに加えて、第５及び第６のキャパシタを設けることにより、２系列の信号をほぼ平行して処理することを特徴とする。
In the present invention, the offset and 1 / f noise can be canceled effectively by simply modifying the circuit of FIG. 2 and adding a small number of control switches in the circuit.
A cyclic A / D converter circuit according to an embodiment of the present invention includes a differential input-differential output type amplifier (1) and second and fourth capacitors (C2) inserted in a negative feedback path of the amplifier. , C4), a digital-analog converter (5), first and third capacitors (C1, C3) for connecting the output of the digital-analog converter and the input of the amplifier, and the output of the amplifier And a comparator (2, 3) for supplying a control signal to the digital-analog converter. In this cyclic A / D converter, the offset voltage of the amplifier is reduced by having a switch for switching connection of each capacitor and a switch switching control means, and the cyclic A / D converter has an offset Has a reduction function.
In the above cyclic A / D conversion circuit, the control means switches the connection of the capacitor in the following steps and has an offset reduction function:
1) Short-circuit each negative feedback path of the amplifier, connect one end of the second capacitor to the first differential input of the amplifier, and connect the other end of the second capacitor to the second differential input. And connecting one end of the fourth capacitor to the second differential input of the amplifier, connecting the other end of the fourth capacitor to the first differential input of the amplifier, and connecting one end of the first capacitor to the second differential input of the amplifier. Connected to the signal input, connected to the other end of the first capacitor to the first differential input of the amplifier, connected to one end of the third capacitor to the reference voltage input, and connected to the amplifier the other end of the third capacitor. A first step of connecting to a second differential input of;
2) Stop the short circuit of each negative feedback path of the amplifier, connect the other end of the second capacitor to the first differential output to form a negative feedback path, and connect the other end of the fourth capacitor to the first A second step of connecting to the two differential outputs to form a negative feedback path;
3) One end of the first capacitor is connected to the first differential output of the amplifier, one end of the third capacitor is connected to the second differential output of the amplifier, and the other end of the first capacitor A third step of connecting the other end of the third capacitor;
4) Connect one end of the first capacitor to the first output of the digital-analog converter, connect the other end of the first capacitor to the first differential input of the amplifier, One end is connected to the second output of the digital-analog converter, the other end of the third capacitor is connected to the second differential input of the amplifier, and an A / D conversion output is obtained from the comparator. 4 steps;
5) A fifth step of obtaining an A / D conversion output as a cyclic type by repeating the third step and the fourth step.
One embodiment of the present invention includes an image sensor that alternately outputs a first signal in which a signal voltage is superimposed on a noise level and a second signal that outputs a noise level as a reset level, and a differential input-difference A dynamic output type amplifier, second and fourth capacitors inserted in the negative feedback path of the amplifier, a digital-analog converter, and an output of the digital-analog converter and an input of the amplifier are connected. In a cyclic A / D converter comprising first and third capacitors and a comparator connected to the output of the amplifier and supplying a control signal to the digital-analog converter, the connection of the capacitors is switched. A digital output image characterized by reducing the offset voltage and 1 / f noise of the amplifier by having a switch and switch switching control means. Jisensa is provided.
In the above digital output image sensor, the control means switches the connection of the capacitor in the following steps:
1) During a period in which the first signal is supplied to the signal input, each negative feedback path of the amplifier is short-circuited, and one end of the second capacitor is connected to the first differential input of the amplifier. The other end of the capacitor is connected to the second differential input, one end of the fourth capacitor is connected to the second differential input of the amplifier, and the other end of the fourth capacitor is connected to the first differential of the amplifier. Connect to the differential input, connect one end of the first capacitor to the signal input, connect the other end of the first capacitor to the first differential input of the amplifier, and connect one end of the third capacitor to the reference voltage A first step of connecting to the input and connecting the other end of the third capacitor to the second differential input of the amplifier;
2) During the period in which the second signal is supplied to the signal input, the short-circuit of each negative feedback path of the amplifier is stopped, and the other end of the second capacitor is connected to the first differential output to provide negative feedback. A second step of forming a path and connecting the other end of the fourth capacitor to the second differential output to form a negative feedback path;
3) One end of the first capacitor is connected to the first differential output of the amplifier, one end of the third capacitor is connected to the second differential output of the amplifier, and the other end of the first capacitor A third step of connecting the other end of the third capacitor;
4) Connect one end of the first capacitor to the first output of the digital-analog converter, connect the other end of the first capacitor to the first differential input of the amplifier, One end is connected to the second output of the digital-analog converter, the other end of the third capacitor is connected to the second differential input of the amplifier, and an A / D conversion output is obtained from the comparator. 4 steps;
5) A fifth step of obtaining an A / D conversion output as a cyclic type by repeating the third step and the fourth step.
An embodiment of the present invention includes a differential input-differential output type amplifier, second and fourth capacitors inserted in a negative feedback path of the amplifier, a digital-analog converter, and the digital-analog conversion. A cyclic A / C comprising a first and a third capacitor connecting the output of the amplifier and the input of the amplifier, and a comparator connected to the output of the amplifier and supplying a control signal to the digital-analog converter. In the D converter, a method for reducing the offset voltage of the amplifier comprising the following steps:
1) Short-circuit each negative feedback path of the amplifier, connect one end of the second capacitor to the first differential input of the amplifier, and connect the other end of the second capacitor to the second differential input. And connecting one end of the fourth capacitor to the second differential input of the amplifier, connecting the other end of the fourth capacitor to the first differential input of the amplifier, and connecting one end of the first capacitor to the second differential input of the amplifier. Connected to the signal input, connected to the other end of the first capacitor to the first differential input of the amplifier, connected to one end of the third capacitor to the reference voltage input, and connected to the amplifier the other end of the third capacitor. A first step of connecting to a second differential input of;
2) Stop the short circuit of each negative feedback path of the amplifier, connect the other end of the second capacitor to the first differential output to form a negative feedback path, and connect the other end of the fourth capacitor to the first A second step of connecting to the two differential outputs to form a negative feedback path;
3) One end of the first capacitor is connected to the first differential output of the amplifier, one end of the third capacitor is connected to the second differential output of the amplifier, and the other end of the first capacitor A third step of connecting the other end of the third capacitor;
4) Connect one end of the first capacitor to the first output of the digital-analog converter, connect the other end of the first capacitor to the first differential input of the amplifier, One end is connected to the second output of the digital-analog converter, the other end of the third capacitor is connected to the second differential input of the amplifier, and an A / D conversion output is obtained from the comparator. 4 steps;
5) A fifth step of obtaining an A / D conversion output as a cyclic type by repeating the third step and the fourth step.
In a method for reducing an offset voltage in a cyclic A / D converter, two series are provided by providing fifth and sixth capacitors in addition to the first and third capacitors for storing the output of the amplifier. Are processed substantially in parallel.
この発明は、アンプの帰還容量の一端に４つの制御用スイッチを付加し、適切なタイミングでオン−オフの切換えを行うことで、アンプのオフセット電圧と1/fノイズを低減する。 The present invention reduces the offset voltage and 1 / f noise of the amplifier by adding four control switches to one end of the feedback capacitor of the amplifier and switching on and off at an appropriate timing.
図３に、第１の実施例として、画素部のノイズキャンセル機能を有する巡回型A/D変換器において、アンプのオフセット電圧と1/fノイズを低減する機能をもった巡回型A/D変換器の回路を示す。その動作原理を説明する図を図４に示す。また、動作タイミングを図５に示す。図３中の１は差動入力−差動出力増幅器であり、２及び３は比較器であり、４はデコーダであり、５はディジタル−アナログ変換器(以下「DAC」という)である。
なお、φで始まる記号は制御信号を表しており、制御信号が"１"のときに、その制御信号により制御されるスイッチはオンとなり、制御信号が"０"のときに、その制御信号により制御されるスイッチはオフとなる。 これらの制御信号は、イメージアレイから光電荷を外部に転送する制御信号と同期して発生されるものであり、図示されていない制御部により発生される。
本回路は、アンプの帰還容量Ｃ２，Ｃ４の一端に４つの制御用スイッチが付加されている点が従来回路と異なる。１サイクルあたり1.5ｂのA/D変換を行うため、図３と同様に２つの比較器を有する。
回路は最初、図４(ａ)のように、Ｃ１，Ｃ３の容量を用いて入力Vinに信号レベルVsを与え、サンプルする。このとき、差動アンプの入出力は短絡しておく。また、アンプの帰還容量であるＣ２，Ｃ４の一端は、差動アンプに対してたすきがけする形で接続しておく。
FIG. 3 shows a cyclic A / D converter having a function of reducing the offset voltage and 1 / f noise of an amplifier in a cyclic A / D converter having a noise canceling function of a pixel portion as a first embodiment. The circuit of the vessel is shown. A diagram for explaining the operation principle is shown in FIG. The operation timing is shown in FIG. In FIG. 3, 1 is a differential input-differential output amplifier, 2 and 3 are comparators, 4 is a decoder, and 5 is a digital-analog converter (hereinafter referred to as “DAC”).
The symbol starting with φ represents a control signal. When the control signal is “1”, the switch controlled by the control signal is turned on. When the control signal is “0”, the control signal The controlled switch is turned off. These control signals are generated in synchronization with a control signal for transferring photocharges from the image array to the outside, and are generated by a control unit (not shown).
This circuit is different from the conventional circuit in that four control switches are added to one end of the feedback capacitors C2 and C4 of the amplifier. In order to perform A / D conversion of 1.5b per cycle, it has two comparators as in FIG.
First, as shown in FIG. 4A, the circuit applies a signal level Vs to the input Vin using the capacitors C1 and C3, and samples it. At this time, the input / output of the differential amplifier is short-circuited. Also, one end of C2 and C4, which are feedback capacitors of the amplifier, is connected to the differential amplifier in such a manner that it is opened.
次に、図４(ｂ)に移り、画素のリセットノイズキャンセル動作を行う。回路の入力には画素のリセットレベルVRが与えられ、図４(ａ)でサンプルした信号とリセットレベルとの差信号が出力される。容量Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４であって、アンプにオフセットがなければ、アンプの差動出力電圧 Vout(0)は、
しかしながら、この回路においては、実際にはアンプのオフセット電圧Vosが存在する。このVosを考慮すると、出力電圧は次式のように逆極性のオフセット電圧が現れる。
もし、図４(ａ) の接続においてたすきがけ接続ではなく、Ｃ２，Ｃ４の両端を短絡するように接続した場合、
となる。
Next, moving to FIG. 4B, a pixel reset noise cancel operation is performed. A pixel reset level VR is applied to the input of the circuit, and a difference signal between the signal sampled in FIG. 4A and the reset level is output. If the capacitance C1 = C2 = C3 = C4 and there is no offset in the amplifier, the differential output voltage Vout (0) of the amplifier is
However, in this circuit, there is actually an offset voltage Vos of the amplifier. Taking this Vos into consideration, an offset voltage having a reverse polarity appears in the output voltage as shown in the following equation.
If the connection shown in FIG. 4 (a) is not a brush connection but is connected so as to short-circuit both ends of C2 and C4,
It becomes.
その後、図４(ｃ)に移り、Ｃ１，Ｃ３によって、アンプの出力Vout(0)をサンプルする。比較器によってVout(0)に対して、次式により、３値でのA/D変換を行う。
次いで、図４(ｄ)で、Ｃ１，Ｃ３の一端をDACに接続し、式(４)の結果によって、DACのスイッチ接続を決定し、Ｃ１，Ｃ３の他方の端子は差動アンプの入力に接続することによって、Ｃ１，Ｃ３の電荷が、Ｃ２，Ｃ４に転送され、演算処理がなされる。このときの出力は次式で与えられる。
もし、たすきがけ接続をしていなければ、Vout(0)には、+Vofの成分が含まれ、巡回型A/D変換の式(５)の演算を行った結果、
となり、Vout(1)には、３Vosのオフセットが現れる。
Thereafter, the process proceeds to FIG. 4C, and the output Vout (0) of the amplifier is sampled by C1 and C3. A comparator performs ternary A / D conversion on Vout (0) by the following equation.
Next, in FIG. 4D, one end of C1 and C3 is connected to the DAC, and the switch connection of the DAC is determined based on the result of Equation (4), and the other terminal of C1 and C3 is used as the input of the differential amplifier. By connecting, the charges of C1 and C3 are transferred to C2 and C4, and arithmetic processing is performed. The output at this time is given by the following equation.
If not connected, Vout (0) includes the + Vof component, and the result of the calculation of the cyclic A / D conversion equation (5) is as follows:
Thus, an offset of 3 Vos appears in Vout (1).
巡回型A/D変換器でN-bit出力を得る場合、図４(ｃ)，(ｄ)の処理をＮ回繰り返すことになるが、このとき、最終的には、アンプの出力に現れるオフセット電圧は、(２N＋１)Vos となる。これを、巡回する前の入力に換算すると、Ｎ回の巡回で、入力信号が、２N倍されるので、
となって、アンプのオフセット電圧が直接影響する。これに対して、最初にたすきがけ接続を行って、-VosをＣ１，Ｃ３に記憶しておくと、どのサイクルにおいても、出力されるオフセット電圧は -Vosとなる。入力換算で考えれば、オフセット電圧の値は(１／２N)Vos となり、十分大きなＮに対して、ほぼオフセット電圧を無くすことができる。
When an N-bit output is obtained by a cyclic A / D converter, the processes shown in FIGS. 4C and 4D are repeated N times. At this time, however, an offset that finally appears in the output of the amplifier. The voltage is (2 N +1) Vos. If this is converted to the input before the circulation, the input signal is multiplied by 2 N in N cycles, so
Thus, the offset voltage of the amplifier is directly affected. On the other hand, if the first connection is made and the -Vos is stored in C1 and C3, the output offset voltage is -Vos in any cycle. Considering input conversion, the value of the offset voltage is (1/2 N ) Vos, and for a sufficiently large N, the offset voltage can be almost eliminated.
本発明の巡回型A/D変換器をイメージセンサのカラムに組み込み、ノイズキャンセル機能を持たせる場合の動作タイミング図を図５に、その場合のイメージセンサのブロック図を図６に示す。図６における垂直シフトレジスタ(１１)は、イメージアレイ(１２)内の画素部(１３)に対する転送(TXi)，リセット(Ri)，選択(Si)などの制御信号を発生し、画像信号をノイズキャンセル機能付巡回型A/D変換器(１４)へ転送する。
図６に示すような画素内で電荷転送を行う、４トランジスタ＋１フォトダイオードの画素構造を、イメージセンサの画素として用いる場合の制御信号の推移を図５に示す。図５には画素部のｉ番目の行の読み出しのために、垂直シフトレジスタ(１１)から与えられる画素部への制御信号Si，Ri， TXiも併せて示している。図５において、Vinは、画素部(１３)からの出力、つまりノイズキャンセル機能付巡回型A/D変換器(１４)への入力であり、Voは、ノイズキャンセル機能付巡回型A/D変換器(１４)の中で用いられているアンプの出力を表している。１水平読み出し周期の中で、まず、画素部の固定パターンノイズと、リセットノイズのキャンセル処理を行う。
ノイズキャンセルされた信号がノイズキャンセル機能付巡回型A/D変換器(１４)の中のアンプの出力に現れるので、その出力に対して、２つの比較器を用いて、３値のA/D変換を行い、その結果に基づき、D/A変換器を動作させて、式(５)に相当する演算を行う。これを必要な回数繰り返すことで、巡回型A/D変換が行われる。その結果は、図６のデータレジスタ(１５)に記憶されて、水平シフトレジスタ(１６)から与えられる制御信号を用いて、データレジスタ(１５)に記憶された１水平行分のディジタル映像信号を水平に走査し、出力の手前において冗長−非冗長変換器(１７)により、各桁(−１，０，１)の３値を取る冗長２進表現から、各桁(０，１)をとる非冗長２進表現に変換して出力する。それらの詳細は、本発明の本質とあまり関わりがないので省略する。
FIG. 5 shows an operation timing chart when the cyclic A / D converter of the present invention is incorporated in the column of the image sensor to provide a noise canceling function, and FIG. 6 shows a block diagram of the image sensor in that case. The vertical shift register (11) in FIG. 6 generates control signals such as transfer (TXi), reset (Ri), and selection (Si) for the pixel section (13) in the image array (12), and converts the image signal to noise. Transfer to cyclic A / D converter (14) with cancel function.
FIG. 5 shows the transition of the control signal when the pixel structure of 4 transistors + 1 photodiode that performs charge transfer in the pixel as shown in FIG. 6 is used as the pixel of the image sensor. FIG. 5 also shows control signals Si, Ri, and TXi supplied from the vertical shift register (11) to the pixel unit for reading out the i-th row of the pixel unit. In FIG. 5, Vin is an output from the pixel unit (13), that is, an input to the cyclic A / D converter (14) with a noise cancellation function, and Vo is a cyclic A / D conversion with a noise cancellation function. The output of the amplifier used in the device (14) is shown. In one horizontal readout cycle, first, cancel processing of fixed pattern noise and reset noise of the pixel portion is performed.
The noise canceled signal appears at the output of the amplifier in the cyclic A / D converter (14) with a noise canceling function. Therefore, the ternary A / D is used for the output by using two comparators. Conversion is performed, and based on the result, the D / A converter is operated to perform an operation corresponding to Equation (5). By repeating this as many times as necessary, cyclic A / D conversion is performed. The result is stored in the data register (15) of FIG. 6, and the control signal given from the horizontal shift register (16) is used to convert the digital video signal for one horizontal line stored in the data register (15). Each digit (0, 1) is taken from the redundant binary representation that scans horizontally and takes the ternary value of each digit (-1, 0, 1) by the redundant-nonredundant converter (17) before the output. Convert to non-redundant binary representation and output. Those details are omitted because they are not related to the essence of the present invention.
図７は、容量を６つ用いて、図３の２倍の速度で巡回型A/D変換を行う回路におけるオフセット電圧キャンセルの実施例を示している。１８は1.5ビットA/D変換器であり、図３の比較器(２，３)とデコーダ(４)に相当する回路を内在している。
図３の場合に比べて、容量セットをもう１つ持たせて、相補的にアンプの出力のサンプリングと、D/A変換、２倍増幅演算を行わせることによって、図３の２倍の速度でA/D変換を行うものであり、オフセットキャンセルの動作に関しては、図３と同じであるので、その詳細な説明は、省略する。
FIG. 7 shows an example of offset voltage cancellation in a circuit that uses 6 capacitors and performs cyclic A / D conversion at twice the speed of FIG.
Compared to the case of FIG. 3, by providing another capacity set, the sampling of the output of the amplifier, D / A conversion, and double amplification operation are performed in a complementary manner, so that the speed is twice that of FIG. The A / D conversion is performed in this case, and the operation of offset cancellation is the same as that in FIG. 3, and therefore detailed description thereof is omitted.
この発明の構成は、巡回型Ａ／Ｄ変換器の回路中に少数の制御スイッチを追加するだけであり、このことにより効果的にオフセットキャンセルが行えるものである。また、イメージセンサのカラムに組み込むことにより、1/fノイズのキャンセルが行えるものである。 この発明は回路面積の増大を招くことが少なく、かつ消費電力をあまり増大させない。 According to the configuration of the present invention, only a small number of control switches are added to the circuit of the cyclic A / D converter, thereby effectively canceling the offset. Moreover, 1 / f noise can be canceled by incorporating it in the column of the image sensor. The present invention rarely causes an increase in circuit area and does not increase power consumption so much.
１ 差動入力−差動出力増幅器
２，３ 比較器
４ デコーダ
５ ディジタル−アナログ変換器
１１ 垂直シフトレジスタ
１２ イメージアレイ
１３ 画素部
１４ ノイズキャンセル機能付巡回型Ａ／Ｄ変換回路
１５ データレジスタ
１６ 水平シフトレジスタ
１７ 冗長−非冗長変換回路
１８ １．５ビットＡ／Ｄ変換器
DESCRIPTION OF
Claims (3)
前記制御手段は、以下の各ステップ：
１）前記増幅器の各負帰還経路を短絡するとともに、前記第２のキャパシタの一端を前記増幅器の第１の差動入力へ接続し、前記第２のキャパシタの他端を第２の差動入力へ接続し、前記第４のキャパシタの一端を前記増幅器の第２の差動入力へ接続し、前記第４のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、前記第１のキャパシタの一端を信号入力へ接続し、前記第１のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、前記第３のキャパシタの一端を参照電圧入力へ接続し前記第３のキャパシタの他端を前記増幅器の第２の差動入力へ接続する第１のステップ、
２）前記増幅器の各負帰還経路の短絡を中止するとともに、前記第２のキャパシタの他端を第１の差動出力に接続して負帰還路を形成し、前記第４のキャパシタの他端を第２の差動出力に接続して負帰還路を形成する第２のステップ、
３）前記第１のキャパシタの一端を前記増幅器の第１の差動出力に接続し、前記第３のキャパシタの一端を前記増幅器の第２の差動出力に接続し、前記第１のキャパシタの他端と前記第３のキャパシタの他端とを接続する第３のステップ、
４）前記第１のキャパシタの一端を前記ディジタル−アナログ変換器の第１の出力に接続し、前記第１のキャパシタの他端を前記増幅器の第１の差動入力に接続し、前記第３のキャパシタの一端を前記ディジタル−アナログ変換器の第２の出力に接続し、前記第３のキャパシタの他端を前記増幅器の第２の差動入力に接続し、Ａ／Ｄ変換出力を前記比較器から得る第４のステップ、
５）前記第３のステップと第４のステップをくり返すことにより巡回型としてのＡ／Ｄ変換出力を得る第５のステップ、
でキャパシタの接続を切換えるものである、オフセット低減機能をもつ巡回型Ａ／Ｄ変換回路。 A differential input-differential output type amplifier (1), second and fourth capacitors (C2, C4) inserted in a negative feedback path of the amplifier, a digital-analog converter (5), and First and third capacitors (C1, C3) for connecting an output of the digital-analog converter and an input of the amplifier, and a control signal is connected to the output of the amplifier and supplied to the digital-analog converter. A cyclic A / D converter comprising a comparator (2, 3) for reducing the offset voltage of the amplifier by having a switch for switching connection of the capacitors and a switch switching control means. A cyclic A / D conversion circuit having an offset reduction function ,
The control means includes the following steps:
1) Short-circuit each negative feedback path of the amplifier, connect one end of the second capacitor to the first differential input of the amplifier, and connect the other end of the second capacitor to a second differential input One end of the fourth capacitor is connected to a second differential input of the amplifier, the other end of the fourth capacitor is connected to a first differential input of the amplifier, and One end of the capacitor is connected to a signal input, the other end of the first capacitor is connected to a first differential input of the amplifier, and one end of the third capacitor is connected to a reference voltage input. A first step of connecting the other end of the capacitor to a second differential input of the amplifier;
2) Stop the short circuit of each negative feedback path of the amplifier, connect the other end of the second capacitor to the first differential output to form a negative feedback path, and form the other end of the fourth capacitor. Connecting a second differential output to the second differential output to form a negative feedback path;
3) One end of the first capacitor is connected to a first differential output of the amplifier, one end of the third capacitor is connected to a second differential output of the amplifier, and A third step of connecting the other end and the other end of the third capacitor;
4) One end of the first capacitor is connected to a first output of the digital-analog converter, the other end of the first capacitor is connected to a first differential input of the amplifier, and the third One end of the capacitor is connected to the second output of the digital-analog converter, the other end of the third capacitor is connected to the second differential input of the amplifier, and the A / D conversion output is compared with the comparison. A fourth step from the vessel,
5) A fifth step of obtaining an A / D conversion output as a cyclic type by repeating the third step and the fourth step,
A cyclic A / D conversion circuit having an offset reduction function for switching capacitor connections.
１）前記増幅器の各負帰還経路を短絡するとともに、前記第２のキャパシタの一端を前記増幅器の第１の差動入力へ接続し、前記第２のキャパシタの他端を第２の差動入力へ接続し、前記第４のキャパシタの一端を前記増幅器の第２の差動入力へ接続し、前記第４のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、前記第１のキャパシタの一端を信号入力へ接続し、前記第１のキャパシタの他端を前記増幅器の第１の差動入力へ接続し、前記第３のキャパシタの一端を参照電圧入力へ接続し前記第３のキャパシタの他端を前記増幅器の第２の差動入力へ接続する第１のステップ、
２）前記増幅器の各負帰還経路の短絡を中止するとともに、前記第２のキャパシタの他端を第１の差動出力に接続して負帰還路を形成し、前記第４のキャパシタの他端を第２の差動出力に接続して負帰還路を形成する第２のステップ、
３）前記第１のキャパシタの一端を前記増幅器の第１の差動出力に接続し、前記第３のキャパシタの一端を前記増幅器の第２の差動出力に接続し、前記第１のキャパシタの他端と前記第３のキャパシタの他端とを接続する第３のステップ、
４）前記第１のキャパシタの一端を前記ディジタル−アナログ変換器の第１の出力に接続し、前記第１のキャパシタの他端を前記増幅器の第１の差動入力に接続し、前記第３のキャパシタの一端を前記ディジタル−アナログ変換器の第２の出力に接続し、前記第３のキャパシタの他端を前記増幅器の第２の差動入力に接続し、Ａ／Ｄ変換出力を前記比較器から得る第４のステップ、
５）前記第３のステップと第４のステップをくり返すことにより巡回型としてのＡ／Ｄ変換出力を得る第５のステップ、
を含むオフセット電圧を低減する方法。 A differential input-differential output type amplifier; second and fourth capacitors inserted in the negative feedback path of the amplifier; a digital-analog converter; an output of the digital-analog converter; In a cyclic A / D converter comprising first and third capacitors connected to an input and a comparator connected to an output of the amplifier and supplying a control signal to the digital-analog converter, A method for reducing an offset voltage of an amplifier comprising steps ,
1) as well as short-circuit the respective negative feedback path of the amplifier, said one end of the second capacitor is connected to the first differential input of the amplifier, the other end of said second capacitor second differential input connected to, connect one end of the fourth capacitor to a second differential input of the amplifier, and connect the other end of the fourth capacitor to the first differential input of the amplifier, said first one end is connected to the signal input of the capacitor, the first and the other end of the capacitor connected to the first differential input of the amplifier, the third connecting one end of said third capacitor to a reference voltage input A first step of connecting the other end of the capacitor to a second differential input of the amplifier ;
With stops a short circuit of each negative feedback path 2) the amplifier, the other end of the second capacitor are connected to form a negative feedback path to the first differential output, the other end of the fourth capacitor Connecting a second differential output to the second differential output to form a negative feedback path ;
3) Connect one end of said first capacitor to a first differential output of said amplifier, and connecting one end of said third capacitor to a second differential output of said amplifier, said first capacitor a third step of connecting the other end with the other end of said third capacitor,
4) the first end of the digital capacitor - connected to the first output of the analog converter, connected to the other end of said first capacitor to a first differential input of the amplifier, the third one end of the capacitor the digital - connected to the second output of the analog converter, connected to the other end of the third capacitor to the second differential input of the amplifier, the comparison of a / D conversion output A fourth step from the vessel ,
5) A fifth step of obtaining an A / D conversion output as a cyclic type by repeating the third step and the fourth step ,
A method for reducing an offset voltage including:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294586A JP4478798B2 (en) | 2005-10-07 | 2005-10-07 | Cyclic A / D converter with offset reduction function and method for reducing offset voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294586A JP4478798B2 (en) | 2005-10-07 | 2005-10-07 | Cyclic A / D converter with offset reduction function and method for reducing offset voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007104531A JP2007104531A (en) | 2007-04-19 |
| JP4478798B2 true JP4478798B2 (en) | 2010-06-09 |
Family
ID=38030989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005294586A Active JP4478798B2 (en) | 2005-10-07 | 2005-10-07 | Cyclic A / D converter with offset reduction function and method for reducing offset voltage |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4478798B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4970224B2 (en) | 2007-11-30 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit |
| KR101157749B1 (en) | 2008-01-09 | 2012-06-25 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | Cyclic analog/digital converter |
| KR101545769B1 (en) | 2008-10-17 | 2015-08-19 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | Cyclic a/d converter, image sensor device, and method for generating digital signal from analog signal |
-
2005
- 2005-10-07 JP JP2005294586A patent/JP4478798B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007104531A (en) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3962788B2 (en) | A / D conversion array and image sensor | |
| JP4366501B2 (en) | Image sensor with digital noise cancellation function | |
| US8704694B2 (en) | A/D converter | |
| JP5347341B2 (en) | Solid-state imaging device, imaging device, electronic device, AD conversion device, AD conversion method | |
| JP4793602B2 (en) | A / D converter and readout circuit | |
| US8797455B2 (en) | Analog-to-digital converter, image sensor including the same, and apparatus including image sensor | |
| JP5818170B2 (en) | A / D converter, image sensor device, and method for generating digital signal from analog signal | |
| US8149150B2 (en) | Cyclic analog/digital converter | |
| US7598896B2 (en) | A/D converter with noise cancel function | |
| US10715757B2 (en) | A/D converter | |
| JP4370407B2 (en) | Image sensor | |
| JP4478798B2 (en) | Cyclic A / D converter with offset reduction function and method for reducing offset voltage | |
| JP6903154B2 (en) | Amplifier circuit and analog-to-digital conversion system equipped with it | |
| JP4469989B2 (en) | N-bit A / D converter | |
| JP4917618B2 (en) | Correlated double sampling device and image sensor system | |
| CN112398472B (en) | Error quantization 10-bit monoclinic ADC for image sensor | |
| JP4328863B2 (en) | Cyclic A / D converter and image sensor | |
| JP4469988B2 (en) | A / D converter with noise cancellation function | |
| JP2007201897A (en) | A/d converter | |
| JP2010004439A (en) | Solid-state image pickup device | |
| JP7054269B2 (en) | How to generate digital signals from A / D converters, image sensor devices, and analog signals | |
| JP7198835B2 (en) | AD conversion device, imaging device, endoscope system, and AD conversion method | |
| WO2021124774A1 (en) | Solid-state imaging device and electronic apparatus | |
| JP6911893B2 (en) | Image sensor and image sensor | |
| JP2009033634A (en) | Switched capacitor circuit, and signal processing circuit mounted with the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070223 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |