KR100754138B1 - Organic light emitting display and the making method the same - Google Patents

Organic light emitting display and the making method the same Download PDF

Info

Publication number
KR100754138B1
KR100754138B1 KR1020060016424A KR20060016424A KR100754138B1 KR 100754138 B1 KR100754138 B1 KR 100754138B1 KR 1020060016424 A KR1020060016424 A KR 1020060016424A KR 20060016424 A KR20060016424 A KR 20060016424A KR 100754138 B1 KR100754138 B1 KR 100754138B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
metal layer
insulating
line
Prior art date
Application number
KR1020060016424A
Other languages
Korean (ko)
Other versions
KR20070083129A (en
Inventor
박영종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060016424A priority Critical patent/KR100754138B1/en
Publication of KR20070083129A publication Critical patent/KR20070083129A/en
Application granted granted Critical
Publication of KR100754138B1 publication Critical patent/KR100754138B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Abstract

본 발명의 목적은 기생캐피시터의 크기를 줄여 소비전력을 감소시키고 신호의 지연을 방지하도록 하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다.It is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same, which reduce the size of parasitic capacitors to reduce power consumption and prevent signal delay.

본 발명은 투명기판, 상기 투명기판 상에 형성되는 버퍼층, 상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층, 상기 반도체층 상부에 형성되는 제 1 절연막, 상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층, 상기 제 1 금속층의 상부에 형성되는 제 2 절연막, 상기 제 2 절연막의 상부에 형성되는 제 3 절연막 및 상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다. The present invention provides a transparent substrate, a buffer layer formed on the transparent substrate, a semiconductor layer formed on the buffer layer, the channel region of at least one thin film transistor, a first insulating layer formed on the semiconductor layer, the first A first metal layer formed on the insulating film and formed of a scan line, a gate electrode, and a first electrode of at least one capacitor, a second insulating film formed on the first metal layer, and a third insulating film formed on the second insulating film And a second metal layer formed in contact with the semiconductor layer through the second insulating layer and the third insulating layer and formed of a source drain electrode of the at least one thin film transistor and a second electrode of the at least one capacitor. An apparatus and a method of manufacturing the same are provided.

Description

유기전계발광표시장치 및 그의 제조방법{ORGANIC LIGHT EMITTING DISPLAY AND THE MAKING METHOD THE SAME}Organic light emitting display device and manufacturing method thereof {ORGANIC LIGHT EMITTING DISPLAY AND THE MAKING METHOD THE SAME}

도 1은 일반적인 유기발광표시장치의 화소의 구조를 나타내는 레이아웃도이다. 1 is a layout diagram illustrating a pixel structure of a general organic light emitting display device.

도 2는 도 1에 도시된 유기발광표시장치Ⅱ-Ⅱ의 단면을 나타내는 단면도이다.FIG. 2 is a cross-sectional view illustrating a cross section of the organic light emitting display device II-II shown in FIG. 1.

도 3은 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다. 3 is a structural diagram illustrating a structure of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 4는 도 3에 도시된 유기전계발광표시장치의 구조를 나타내는 레이아웃도이다.FIG. 4 is a layout diagram illustrating a structure of the organic light emitting display device illustrated in FIG. 3.

도 5는 도 3에 도시된 유기발광표시장치의 Ⅴ-Ⅴ단면을 나타내는 단면도이다. FIG. 5 is a cross-sectional view illustrating a VV section of the OLED display illustrated in FIG. 3.

***도면의 주요부분에 대한 부호설명****** Explanation of symbols on main parts of drawings ***

10: 화소부 20: 데이터구동부10: pixel portion 20: data driver

30: 주사구동부 40: 전원공급부30: scan driver 40: power supply

Sn: 주사선 Dm-1,Dm: 데이터선Sn: scanning line Dm-1, Dm: data line

VDD: 화소전원선 VDD: Pixel Power Line

본 발명은 유기발광표시장치에 관한 것으로, 더욱 상세히 설명하면, 애노드 전극의 전류밀도의 불균일을 줄여 색불균일을 방지하도록 하는 화소 및 유기발광표시장치에 관한 것이다. The present invention relates to an organic light emitting display device, and more particularly, to a pixel and an organic light emitting display device for reducing color unevenness by reducing unevenness of current density of an anode electrode.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기 발광 소자(Organic Light emitting Device: 이하 OLED 라 한다)를 이용한 유기 발광 표시장치 등이 있다. Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. As a flat panel display, an organic light emitting diode (LCD) using a liquid crystal display, a field emission display, a plasma display panel, and an organic light emitting device (hereinafter referred to as OLED) is used. And a light emitting display device.

평판표시장치 중 유기발광소자는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 액정 표시장치와 같이 별도의 광원을 필요로 하는 발광소자에 비하여 음극선관과 같은 빠른 응답속도를 가지는 장점을 갖고 있다.Among the flat panel display, the organic light emitting device is a self-light emitting device that emits a fluorescent material by recombination of electrons and holes, and has a fast response speed as a cathode ray tube compared to a light emitting device which requires a separate light source such as a liquid crystal display. Have

유기발광소자의 애노드 전극은 화소회로에 접속되고 캐소드 전극은 제 2 전압전원 (VSS)에 접속된다. 그리고 유기발광소자는 애노드 전극과 캐소드 전극 사이에 형성된 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, OLED는 전자 주입층 (Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. The anode electrode of the organic light emitting element is connected to the pixel circuit and the cathode electrode is connected to the second voltage power supply VSS. The organic light emitting diode includes an emission layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) formed between the anode electrode and the cathode electrode. In addition, the OLED may further include an electron injection layer (EIL) and a hole injection layer (HIL).

이러한, 유기발광소자에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. In the organic light emitting diode, when a voltage is applied between the anode electrode and the cathode electrode, electrons generated from the cathode electrode move toward the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode electrode are transferred to the hole injection layer and the hole transport layer. It moves to the light emitting layer through.

이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.Accordingly, in the light emitting layer, light is generated by collision between electrons and holes supplied from the electron transporting layer and the hole transporting layer and recombination.

도 1은 일반적인 유기발광표시장치의 화소의 구조를 나타내는 레이아웃도이고, 도 2는 도 1에 도시된 유기발광표시장치Ⅱ-Ⅱ의 단면을 나타내는 단면도이다. 도 1 및 도 2를 참조하여 설명하면, 투명기판(100) 상에 버퍼층(102)을 형성하고 그 상부에 반도체층(104)을 형성한다. 반도체층(104)은 섬 형태로 구성된다. 그리고, 그 상부에 제 1 절연막(106)을 형성한 후 게이트전극(108)과 캐패시터의 제 1 전극(109a)과 주사선(109b)으로 사용되는 제 1 금속층을 형성한다. 제 1 금속층을 형성한 후 이온도핑 공정을 수행하며 그 상부에 제 2 절연막(110)을 형성한다. 그리고, 제 2 절연막(110)의 상부에 컨텍홀을 형성하고 제 2 금속층(112)을 형성하여 소스, 드레인 전극을 형성한다. 소스, 드레인 전극이 형성될 때 데이터선(112(D))과 화소전원선(112(VDD))도 제 2 금속층(112)에 의해 형성되며, 데이터선과 화소전원선은 주사선과 교차하는 형태로 배열된다. 1 is a layout diagram illustrating a pixel structure of a general organic light emitting display device, and FIG. 2 is a cross-sectional view illustrating a cross section of the organic light emitting display device II-II shown in FIG. 1. Referring to FIGS. 1 and 2, the buffer layer 102 is formed on the transparent substrate 100, and the semiconductor layer 104 is formed thereon. The semiconductor layer 104 is configured in an island form. After forming the first insulating film 106 thereon, the first metal layer used as the gate electrode 108, the first electrode 109a and the scanning line 109b of the capacitor is formed. After forming the first metal layer, an ion doping process is performed to form a second insulating layer 110 thereon. The contact hole is formed on the second insulating layer 110, and the second metal layer 112 is formed to form source and drain electrodes. When the source and drain electrodes are formed, the data line 112 (D) and the pixel power line 112 (VDD) are also formed by the second metal layer 112, and the data line and the pixel power line cross each other in the form of crossing the scan line. Are arranged.

그리고, 그 상부에 제 3 절연막(114)을 형성한 후 컨텍홀을 형성한 후 애노드 전극(118)을 형성하여 애노드 전극이 소스전극과 연결되도록 한다. 그리고, 그 상부에 PDL(Pixek Definition Layer:120)를 형성한 후 발광소자(122,124)를 형성한다. After the third insulating layer 114 is formed on the upper portion, the contact hole is formed, and then the anode electrode 118 is formed to connect the anode electrode to the source electrode. Then, a PDL (Pixek Definition Layer) 120 is formed on the upper portion, and then the light emitting devices 122 and 124 are formed.

상기와 같이 구성되는 유기발광표시장치에서 데이터선 또는 화소전원선은 주사선과 교차하게 되어 교차한 영역에 기생캐패시터가 형성되게 된다. In the organic light emitting display device configured as described above, the data line or the pixel power line intersects the scan line so that the parasitic capacitor is formed in the intersected area.

주사선과 데이터선 또는 화소전원선에 의해 발생된 기생캐패시터에 의해 주사신호와 데이터신호는 기생캐패시터에 충전되는 시간을 필요로 하게 된다. 즉, 기생캐피시터에 전류가 충전된 후에 주사신호와 데이터신호가 정확한 크기로 전달되게 되어 데이터신호 또는 주사신호가 기생캐패시터에 의해 지연되는 문제점이 있다. 또한 기생캐패시터에 의해 전류가 충전되게 되어 전류소모량이 크게 되는 문제점이 있다. The parasitic capacitor generated by the scan line and the data line or the pixel power supply line requires the scan signal and the data signal to be charged in the parasitic capacitor. That is, after the current is charged in the parasitic capacitor, the scan signal and the data signal are delivered in the correct size, so that the data signal or the scan signal is delayed by the parasitic capacitor. In addition, the current is charged by the parasitic capacitor has a problem that the current consumption is large.

따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 기생캐피시터의 크기를 줄여 소비전력을 감소시키고 신호의 지연을 방지하도록 하는 유기발광표시장치 및 그의 제조방법을 제공하는 것이다. Accordingly, an object of the present invention is to solve the problems of the prior art, and an object of the present invention is to reduce the power consumption by reducing the size of the parasitic capacitor and to prevent a delay of a signal. To provide.

상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 투명기판, 상기 투명기판 상에 형성되는 버퍼층, 상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층, 상기 반도체층 상부에 형성되는 제 1 절연막, 상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층, 상기 제 1 금속층의 상부에 형성되는 제 2 절연막, 상기 제 2 절연막의 상부에 형성되는 제 3 절연막 및 상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치를 제공하는 것이다. In order to achieve the above object, a first aspect of the present invention is a semiconductor substrate including a transparent substrate, a buffer layer formed on the transparent substrate, and a channel region of at least one thin film transistor formed on the buffer layer. A first insulating layer formed on the first insulating layer, a first metal layer formed on the first insulating layer, and formed of a scan line, a gate electrode, and a first electrode of at least one capacitor; a second insulating layer formed on the first metal layer; A third insulating film formed on the second insulating film, and a source drain electrode of the at least one thin film transistor and a second electrode of the at least one capacitor in contact with the semiconductor layer through the second insulating film and the third insulating film. An organic light emitting display device including a second metal layer formed thereon is provided.

본 발명의 제 2 측면은, 주사신호가 전달되는 적어도 하나의 주사선, 데이터신호가 전달되며 상기 주사선과 교차하는 적어도 하나의 데이터선, 화소전원이 전달되며 상기 주사선과 교차하는 적어도 하나의 화소전원선, 상기 주사선과 상기 데이터선과 상기 화소전원선과 연결되어 빛을 발광하는 화소 및 상기 주사선이 상기 데이터선 또는 상기 화소전원선과 전기적으로 절연되도록 상기 주사선 상부에 형성되는 복수의 절연막을 포함하는 유기발광표시장치를 제공하는 것이다. According to a second aspect of the present invention, at least one scan line through which a scan signal is transmitted, at least one data line through which a data signal is transmitted, and intersect the scan line, and at least one pixel power line through which pixel power is transmitted and cross the scan line And a pixel connected to the scan line, the data line, and the pixel power line to emit light, and a plurality of insulating layers formed on the scan line to electrically insulate the scan line from the data line or the pixel power line. To provide.

본 발명의 제 3 측면은, 버퍼층이 형성된 투명기판 상에 섬 형태의 반도체층을 형성하는 단계, 상기 반도체층이 형성된 투명기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막의 상부에 게이트전극과 캐패시터의 제 1 전극으로 구성되는 제 1 금속층을 형성하는 단계 및 상기 제 1 금속층이 형성된 상기 제 1 절연막의 상부에 제 2 및 제 3 절연막을 형성하고, 소정의 영역에 컨텍홀을 형성하여 제 2 금속층을 형성하여 상기 제 2 금속층이 상기 반도체층과 접촉하도록 하는 단계를 포함하는 유기발광표시장치의 제조방법을 제공하는 것이다. According to a third aspect of the present invention, there is provided a method of forming a semiconductor layer having an island shape on a transparent substrate on which a buffer layer is formed, forming a first insulating layer on a transparent substrate on which the semiconductor layer is formed, and forming a gate on the first insulating layer. Forming a first metal layer composed of an electrode and a first electrode of a capacitor; forming second and third insulating films on the first insulating film on which the first metal layer is formed, and forming contact holes in a predetermined region. The present invention provides a method of manufacturing an organic light emitting display device, including forming a second metal layer so that the second metal layer is in contact with the semiconductor layer.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 유기전계발광표시장치의 구조를 나타내는 구조도이다. 도 3을 참조하여 설명하면, 유기전계발광표시장치는 화소부(10), 데이터구동부(20), 주사구동부(30) 및 전원공급부(40)를 포함한다. 3 is a structural diagram illustrating a structure of an organic light emitting display device according to an exemplary embodiment of the present invention. Referring to FIG. 3, the organic light emitting display device includes a pixel unit 10, a data driver 20, a scan driver 30, and a power supply 40.

화소부(10)는 화상을 표시하는 수단으로, 복수의 주사선(S1,S2,...,Sn-1,Sn)과 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선(VDD)이 배열되며 복수의 주사선(S1,S2,...,Sn-1,Sn), 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선에 의해 정의되는 영역에 화소(11)가 형성되며, 주사선(S1,S2,...,Sn-1,Sn)과 데이터선(D1,D2...Dm-1,Dm)에 인가되는 주사신호와 데이터신호에 대응하여 화소전원선(VDD)을 통해 전원을 공급받아 발광하는 복수의 화소(11)로 이루어진다. 그리고, 각 화소(11)는 발광소자와 발광소자를 구동하는 구동회로를 포함한다. The pixel portion 10 is a means for displaying an image, and includes a plurality of scan lines S1, S2, ..., Sn-1, Sn and a plurality of data lines D1, D2 ... Dm-1, Dm and A plurality of pixel power lines VDD are arranged, a plurality of scan lines S1, S2, ..., Sn-1, Sn, a plurality of data lines D1, D2 ... Dm-1, Dm, and a plurality of The pixel 11 is formed in an area defined by the pixel power supply line, and the scan lines S1, S2, ..., Sn-1, Sn and the data lines D1, D2 ... Dm-1, Dm. A plurality of pixels 11 are supplied with power through the pixel power line VDD to emit light in response to the scanning signal and the data signal. Each pixel 11 includes a light emitting element and a driving circuit for driving the light emitting element.

그리고, 화소부(10)에서 복수의 데이터선(D1,D2...Dm-1,Dm), 복수의 주사선(S1,S2,...,Sn-1,Sn) 및 복수의 화소전원선(VDD)은 서로 교차되어 형성되며, 이에 따라 복수의 데이터선(D1,D2...Dm-1,Dm) 및 복수의 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn) 사이에 용량성부하(기생캐패시터)가 형성된다. 용량성부하의 크기가 크면 신호 지연, 전력소모 등의 문제점이 발생하므로, 용량성부하의 크기를 작게 하기 위해 복수의 데이터선(D1,D2...Dm-1,Dm) 및 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn)이 교차하는 부분에서 복수의 데이터선(D1,D2...Dm-1,Dm) 및 화소전원선(VDD)과 복수의 주사선(S1,S2,...,Sn-1,Sn)폭을 작게 한다. In the pixel unit 10, a plurality of data lines D1, D2... Dm-1, Dm, a plurality of scanning lines S1, S2,..., Sn-1, Sn and a plurality of pixel power lines The VDDs are formed to cross each other, and thus the plurality of data lines D1, D2 ... Dm-1, Dm, the plurality of pixel power lines VDD, and the plurality of scan lines S1, S2, ... A capacitive load (parasitic capacitor) is formed between Sn-1 and Sn. If the size of the capacitive load is large, problems such as signal delay and power consumption occur. Therefore, in order to reduce the size of the capacitive load, a plurality of data lines (D1, D2 ... Dm-1, Dm) and pixel power lines ( VDD) and the plurality of data lines D1, D2 ... Dm-1, Dm and the pixel power line VDD at a portion where the scan lines S1, S2, ..., Sn-1, Sn intersect. And widths of the plurality of scan lines S1, S2, ..., Sn-1, Sn.

데이터구동부(20)는 화소부(10)의 데이터선(D1,D2...Dm-1,Dm)과 연결되어 데이터 신호를 화소에 인가하는 수단으로, 주사선(S1,S2,...,Sn-1,Sn)에 의해 선택되어진 복수의 화소(11)에 데이터 신호를 인가한다. The data driver 20 is connected to the data lines D1, D2 ... Dm-1, Dm of the pixel unit 10 and applies a data signal to the pixels. The scan lines S1, S2, ..., A data signal is applied to the plurality of pixels 11 selected by Sn-1 and Sn.

주사구동부(30)는 화소부(10)의 특정한 행을 선택하도록 하는 선택신호를 발생하여 화소부(10)의 주사선(S1,S2,...,Sn-1,Sn)에 전달하는 수단이다. The scan driver 30 is a means for generating a selection signal for selecting a specific row of the pixel portion 10 and transmitting it to the scan lines S1, S2, ..., Sn-1, Sn of the pixel portion 10. .

전원공급부(400)는 화소전원선(VDD)과 연결되어 화소(11)에 화소전원을 공급하며 화소전원보다 낮은 전압인 제 2 전원(VSS)을 전달한다. 또한, 데이터구동부(20)와 주사구동부(30)의 구동전압을 생성하여 전달한다. The power supply unit 400 is connected to the pixel power line VDD to supply pixel power to the pixel 11 and to transfer the second power VSS that is lower than the pixel power. In addition, the driving voltage of the data driver 20 and the scan driver 30 is generated and transmitted.

도 4는 도 3에 도시된 유기전계발광표시장치의 구조를 나타내는 레이아웃도이다. 도 4를 참조하여 설명하면, 유기전계발광표시장치의 일부를 나타낸 것으로 2×1의 화소가 표시되어 있으며, 제 3 절연막(211)이 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)의 사이에 형성되어 있다. FIG. 4 is a layout diagram illustrating a structure of the organic light emitting display device illustrated in FIG. 3. Referring to FIG. 4, a part of the organic light emitting display device is shown, and 2 × 1 pixels are displayed, and the third insulating film 211 includes the scan line Sn and the data lines Dm-1 and Dm, and It is formed between the pixel power lines VDD.

투명기판(100) 위에 폴리 실리콘 등을 이용하여 제 1 및 제 2 트랜지스터(MS,MD)의 반도체층(미도시)을 형성한 후 그 상부에 산화막 등을 이용하여 제 1 절연막(미도시)을 형성한 후 제 1 금속층 등을 이용하여 수평하게 형성되는 주사선(Sn)과 제 1 및 제 2 트랜지스터(MS,MD)의 게이트 전극과 스토리지 캐패시터(Cst)의 제 1 전극을 형성한다. 주사선(Sn)과 제 1 및 제 2 트랜지스터(MS,MD)의 게이트 전극과 스토리지 캐패시터(Cst)의 제 1 전극은 몰리브덴 혹은 몰리브덴 합금으로 구성된다. 그리고, 그 상부에 제 2 절연막을 형성한 후 다시 그 상부에 제 3 절연막(211)을 형성한다. 도면상에 제 3 절연막(211)은 화소의 전체면에 나타나 있지만, 제 3 절연막(211)은 주사선과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)이 교차하는 영역에만 형성되어 있을 수도 있다. 그리고, 그 상부에 컨텍홀을 형성한 후 제 2 금속층 등을 이용하여 주사선(Sn)과 수직으로 형성되는 데이터선(Dm-1,Dm) 및 화소전원선(VDD)과 스토리지 캐패시터(SC)의 제 2 전극과 제 1 및 제 2 트랜지스터(M1,M2)의 소스 드레인 전극을 형성한다. 이때, 데이터선(Dm-1,Dm), 화소전원선(VDD) 및 스토리지 캐패시터(Cst)의 제 2 전극은 타이타늄/알루미늄/타이타늄의 조합으로 구성된다. 그리고, 그 상부에 유기발광소자(OLED)를 형성하여 드레인 전극과 유기발광소자(OLED)의 애노드 전극이 연결되도록 한다. A semiconductor layer (not shown) of the first and second transistors MS and MD is formed on the transparent substrate 100 using polysilicon or the like, and then a first insulating layer (not shown) is formed on the transparent substrate 100 using an oxide film or the like. After the formation, the scan lines Sn, the gate electrodes of the first and second transistors MS and MD, and the first electrode of the storage capacitor Cst are formed to be horizontally formed using the first metal layer or the like. The scan line Sn, the gate electrode of the first and second transistors MS and MD, and the first electrode of the storage capacitor Cst are made of molybdenum or molybdenum alloy. After the second insulating film is formed on the upper portion, the third insulating film 211 is formed again on the second insulating film. Although the third insulating film 211 is shown on the entire surface of the pixel on the drawing, the third insulating film 211 is formed only in the region where the scan line, the data lines Dm-1 and Dm and the pixel power line VDD intersect. There may be. After the contact hole is formed in the upper portion, the data lines Dm-1 and Dm, the pixel power line VDD, and the storage capacitor SC are formed perpendicularly to the scan line Sn by using a second metal layer or the like. Source electrodes of the second electrode and the first and second transistors M1 and M2 are formed. In this case, the second electrodes of the data lines Dm-1 and Dm, the pixel power line VDD, and the storage capacitor Cst are composed of a combination of titanium / aluminum / titanium. An organic light emitting diode (OLED) is formed on the upper portion of the organic light emitting diode (OLED) to connect the drain electrode and the anode electrode of the organic light emitting diode (OLED).

이때, 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD)은 교차하여 형성하게 되어 용량성부하(기생캐패시터)가 형성된다. 캐패시터의 용량은 하기의 수학식 1과 같다. At this time, the scan line Sn, the data lines Dm-1 and Dm, and the pixel power line VDD cross each other to form a capacitive load (parasitic capacitor). The capacity of the capacitor is shown in Equation 1 below.

Figure 112006012382219-pat00001
Figure 112006012382219-pat00001

여기서, Q는 캐패시터의 용량, ε은 유전계수, A는 캐패시터의 전극의 면적, d는 캐패시터의 전극간의 거리를 나타낸다. Where Q is the capacitance of the capacitor, ε is the dielectric constant, A is the area of the electrode of the capacitor, and d is the distance between the electrodes of the capacitor.

상기의 수학식 1에 의하면, 캐패시터의 용량은 전극의 면적과 비례하고 전극의 간격과 반비례를 하게 된다. 따라서, 주사선(Sn)과 데이터선(Dm-1,Dm) 및 화소전원선(VDD) 사이에 제 2 절연막과 제 3 절연막이 위치하게 되면 제 3 절연막에 의해 주사선과 데이터선 또는 주사선과 화소전원선 사이의 간격이 커져 주사선과 데이터선 또는 주사선과 화소전원선에 의해 발생하는 캐패시터의 전극간의 거리가 커지게 된다. 따라서, 수학식 1에 의하면 캐패시터의 용량이 작아지게 된다. 상기와 같은 이유로, 캐패시터에 충전되는 전류량과 충전에 필요한 시간이 줄어들게 된다. According to Equation 1, the capacitance of the capacitor is proportional to the area of the electrode and inversely proportional to the spacing of the electrodes. Therefore, when the second insulating film and the third insulating film are positioned between the scan line Sn, the data lines Dm-1 and Dm, and the pixel power line VDD, the scan line and the data line or the scan line and the pixel power supply are formed by the third insulating film. The distance between the lines is increased so that the distance between the electrodes of the capacitor generated by the scan lines and the data lines or the scan lines and the pixel power lines is increased. Therefore, according to Equation 1, the capacity of the capacitor is reduced. For the above reason, the amount of current and the time required for charging the capacitor is reduced.

따라서, 주사선(Sn)과 데이터선(Dm-1,Dm)은 주사신호와 데이터신호가 전달될때 주사선, 데이터선 및 화소전원선에 의해 형성되는 캐패시터에 의한 영향을 적게 받아 신호의 지연이 발생할 우려가 적어진다. Therefore, the scan line Sn and the data lines Dm-1 and Dm are less affected by the capacitors formed by the scan line, the data line, and the pixel power line when the scan signal and the data signal are transmitted. Becomes less.

도 5는 도 3에 도시된 유기발광표시장치의 Ⅴ-Ⅴ단면을 나타내는 단면도이다. 도 5를 참조하여 설명하면, 투명기판(200) 상에 버퍼층(202)을 형성하고 그 상부에 반도체층(204)을 형성한다. 반도체층(204)은 섬 형태로 구성된다. 그리고, 그 상부에 제 1 절연막(206)을 형성한 후 게이트전극(208)과 주사선(209b)과 캐패시터의 제 1 전극(209a)으로 사용되는 제 1 금속층을 형성한다. 제 1 금속층을 형성한 후 이온도핑 공정을 수행하며 그 상부에 제 2 절연막(210)을 형성한다. 그리고, 제 2 절연막(210)의 상부에 제 3 절연막(211)을 형성한다. 그리고, 제 2 절연막(210)과 제 3 절연막(211)을 통한 컨텍홀을 형성하고 제 2 금속층(212)을 형성하여 소스, 드레인 전극을 형성한다. 소스, 드레인 전극이 형성될 때 데이터선(212(D))과 화소전원선(212(VDD))도 제 2 금속층(212)에 의해 형성된다. 이때, 제 2 절연막(210)과 제 3 절연막(211)은 동일한 물질로 형성될 수도 있고 다른 물질로 형성될 수도 있다. 그리고, 제 3 절연막(211)은 제 2 절연막(210) 상부에 전체적으로 형성된다. FIG. 5 is a cross-sectional view illustrating a VV section of the OLED display illustrated in FIG. 3. Referring to FIG. 5, the buffer layer 202 is formed on the transparent substrate 200, and the semiconductor layer 204 is formed on the buffer layer 202. The semiconductor layer 204 is configured in an island form. After forming the first insulating film 206 thereon, the first metal layer used as the gate electrode 208, the scan line 209b, and the first electrode 209a of the capacitor is formed. After forming the first metal layer, an ion doping process is performed to form a second insulating layer 210 thereon. The third insulating film 211 is formed on the second insulating film 210. A contact hole is formed through the second insulating film 210 and the third insulating film 211, and the second metal layer 212 is formed to form source and drain electrodes. When the source and drain electrodes are formed, the data line 212 (D) and the pixel power line 212 (VDD) are also formed by the second metal layer 212. In this case, the second insulating film 210 and the third insulating film 211 may be formed of the same material or different materials. The third insulating film 211 is formed entirely on the second insulating film 210.

그리고, 그 상부에 제 4 절연막(214)을 형성한 후 컨텍홀을 형성한 후 애노드 전극을 형성하여 애노드 전극이 소스전극과 연결되도록 한다. 그리고, 그 상부에 PDL(Pixek Definition Layer:220)를 형성한 후 발광소자를 형성한다.The fourth insulating layer 214 is formed thereon, and then a contact hole is formed to form an anode electrode so that the anode electrode is connected to the source electrode. Then, a PDL (Pixek Definition Layer) 220 is formed on the upper portion, and a light emitting device is formed.

따라서, 제 3 절연막(211)에 의해 주사선과 데이터선 또는 화소전원선 간에 생기는 기생캐패시터의 크기는 주사선과 데이터선 또는 화소전원선 간의 거리가 커져 상기의 수학식 1에 따라 기생캐패시터의 용량이 작아지게 된다.
도 6은 유기발광표시장치의 또다른 실시예를 나타내는 단면도이다. 도 6을 참조하여 설명하면, 도 5와의 차이점은 제 3 절연막(211)이 주사선과 데이터선(212(D)) 및 주사선과 화소전원선(212(VDD))이 교차하는 영역에 형성되며, 주사선과 데이터선(212(D)) 사이 또는 주사선과 화소전원선(212(VDD)) 사이에 형성된다. 따라서, 주사선과 데이터선(212(D)) 및 주사선과 화소전원선간(212(VDD))의 간격이 제 3 절연막(211)에 의해 커져 주사선과 데이터선 및 주사선과 화소전원선에 의해 생기는 캐패시터의 용량이 수학식 1에 의해 작아지게 된다. 여기서, 제 3 절연막(211)이 화소전원선(212(VDD))의 하부에만 나타나 있으나 이는 주사선과 화소전원선(212(VDD))이 겹쳐지는 부분만 도면 상에 나타나 있고 주사선과 데이터선(212(D))이 겹쳐지는 부분은 도면 상에 나타나 있지 않기 때문인 것으로, 본 발명은 주사선과 화소전원선(212(VDD)) 만 겹쳐지는 부분에 제 3 절연막(211)이 형성되는 것으로 한정하지 않고 주사선과 데이터선(212(D))이 겹쳐지는 부분에도 제 3 절연막(211)이 형성되는 것을 포함한다. Therefore, the size of the parasitic capacitor generated between the scan line and the data line or the pixel power line by the third insulating film 211 increases the distance between the scan line and the data line or the pixel power line, so that the capacitance of the parasitic capacitor is small according to Equation 1 above. You lose.
6 is a cross-sectional view illustrating still another embodiment of an organic light emitting display device. Referring to FIG. 6, a difference from FIG. 5 is that the third insulating film 211 is formed in an area where the scan line and the data line 212 (D) and the scan line and the pixel power line 212 (VDD) cross each other. It is formed between the scan line and the data line 212 (D) or between the scan line and the pixel power supply line 212 (VDD). Therefore, the gap between the scan line and the data line 212 (D) and the scan line and the pixel power line 212 (VDD) is increased by the third insulating film 211, and the capacitor formed by the scan line and the data line and the scan line and the pixel power line The capacity of is reduced by Equation 1. Here, although the third insulating film 211 is shown only below the pixel power line 212 (VDD), only the portion where the scan line and the pixel power line 212 (VDD) overlap is shown in the drawing and the scan line and the data line ( The overlapping portion of 212 (D) is not shown in the drawings, and the present invention is not limited to the third insulating film 211 being formed at the portion where only the scan line and the pixel power line 212 (VDD) overlap. The third insulating film 211 is also formed at the portion where the scan line and the data line 212 (D) overlap with each other.

본 발명에 따른 유기발광표시장치 및 그의 제조방법에 의하면, 화소부에 형성되는 기생캐패시터의 용량이 작아지게 되어 기생캐패시터에 충전되는 전류량이 감소되어 소비전력이 감소하며 기생캐패시터에 주사신호 또는 데이터신호가 전달되는 시간을 줄여 신호가 지연되는 것을 방지한다. According to the organic light emitting display device and the method of manufacturing the same, the capacitance of the parasitic capacitor formed in the pixel portion is reduced, the amount of current charged in the parasitic capacitor is reduced, the power consumption is reduced, the scan signal or the data signal to the parasitic capacitor Reduce the time it takes to avoid delays in the signal.

본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다. While preferred embodiments of the present invention have been described using specific terms, such descriptions are for illustrative purposes only and it is understood that various changes and modifications may be made without departing from the spirit and scope of the following claims. You must lose.

Claims (12)

투명기판;Transparent substrate; 상기 투명기판 상에 형성되는 버퍼층;A buffer layer formed on the transparent substrate; 상기 버퍼층 상에 형성되며, 적어도 하나의 박막트랜지스터의 채널영역이 형성되는 반도체층; A semiconductor layer formed on the buffer layer, wherein a channel region of at least one thin film transistor is formed; 상기 반도체층 상부에 형성되는 제 1 절연막;A first insulating film formed over the semiconductor layer; 상기 제 1 절연막 상부에 형성되며 주사선과 게이트 전극과 적어도 하나의 캐패시터의 제 1 전극으로 형성되는 제 1 금속층;A first metal layer formed on the first insulating layer and formed of a scan line, a gate electrode, and a first electrode of at least one capacitor; 상기 제 1 금속층의 상부에 형성되는 제 2 절연막;A second insulating film formed on the first metal layer; 상기 제 2 절연막의 상부에 형성되는 제 3 절연막; 및A third insulating film formed on the second insulating film; And 상기 제 2 절연막과 상기 제 3 절연막을 통해 상기 반도체층과 접촉하여 상기 적어도 하나의 박막트랜지스터의 소스드레인 전극과 상기 적어도 하나의 캐패시터의 제 2 전극으로 형성되는 제 2 금속층을 포함하는 유기발광표시장치. An organic light emitting display device including a second metal layer formed of a source drain electrode of the at least one thin film transistor and a second electrode of the at least one capacitor in contact with the semiconductor layer through the second insulating layer and the third insulating layer . 제 1 항에 있어서, The method of claim 1, 상기 제 3 절연막은 상기 제 2 절연막의 상부에 섬처럼 형성되어 상기 제 1 금속층과 상기 제 2 금속층이 교차하는 부분에만 형성되는 유기발광표시장치. And the third insulating layer is formed like an island on the second insulating layer, and is formed only at a portion where the first metal layer and the second metal layer cross each other. 제 1 항에 있어서, The method of claim 1, 상기 제 3 절연막은 상기 제 2 절연막의 상부 전체에 형성되는 유기발광표시장치. And the third insulating film is formed on the entire upper portion of the second insulating film. 제 1 항에 있어서, The method of claim 1, 상기 제 2 절연막과 상기 제 3 절연막은 서로 다른 물질인 유기발광표시장치.The organic light emitting display device of which the second insulating film and the third insulating film are different materials. 제 1 항에 있어서, The method of claim 1, 상기 제 1 금속층을 통해 주사신호가 전달되고, 상기 제 2 금속층을 통해 데이터신호 또는 화소전원이 전달되는 유기발광표시장치. An organic light emitting display device in which a scan signal is transmitted through the first metal layer, and a data signal or pixel power is transmitted through the second metal layer. 제 1 항에 있어서, The method of claim 1, 상기 제 1 금속층은 몰리브덴 혹은 몰리브덴 합금으로 구성되는 유기발광표시장치. And the first metal layer is formed of molybdenum or molybdenum alloy. 제 1 항에 있어서, The method of claim 1, 상기 제 2 금속층은 타이타늄/알루미늄/타이타늄의 조합으로 구성되는 유기발광표시장치. And the second metal layer is formed of a combination of titanium / aluminum / titanium. 주사신호가 전달되는 적어도 하나의 주사선;At least one scan line through which a scan signal is transmitted; 데이터신호가 전달되며 상기 주사선과 교차하는 적어도 하나의 데이터선;At least one data line through which a data signal is transmitted and intersects the scan line; 화소전원이 전달되며 상기 주사선과 교차하는 적어도 하나의 화소전원선; At least one pixel power line to which pixel power is transmitted and intersect the scan line; 상기 주사선과 상기 데이터선과 상기 화소전원선과 연결되어 빛을 발광하는 화소; 및 A pixel which is connected to the scan line, the data line, and the pixel power line to emit light; And 상기 주사선이 상기 데이터선 또는 상기 화소전원선과 전기적으로 절연되도록 상기 주사선 상부에 형성되는 복수의 절연막을 포함하는 유기발광표시장치. And a plurality of insulating layers formed on the scan line such that the scan line is electrically insulated from the data line or the pixel power line. 제 8 항에 있어서, The method of claim 8, 상기 복수의 절연막 중 적어도 하나의 절연막은 상기 데이터선 또는 상기 화소전원선이 상기 주사선과 교차되는 영역의 하부에만 형성되는 유기발광표시장치. And at least one insulating film of the plurality of insulating films is formed only under a region where the data line or the pixel power line intersects the scan line. 버퍼층이 형성된 투명기판 상에 섬 형태의 반도체층을 형성하는 단계;Forming an island-shaped semiconductor layer on the transparent substrate on which the buffer layer is formed; 상기 반도체층이 형성된 투명기판 상에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the transparent substrate on which the semiconductor layer is formed; 상기 제 1 절연막의 상부에 게이트전극과 캐패시터의 제 1 전극으로 구성되는 제 1 금속층을 형성하는 단계; 및 Forming a first metal layer on the first insulating layer, the first metal layer including a gate electrode and a first electrode of a capacitor; And 상기 제 1 금속층이 형성된 상기 제 1 절연막의 상부에 제 2 및 제 3 절연막을 형성하고, 소정의 영역에 컨텍홀을 형성하여 제 2 금속층을 형성하여 상기 제 2 금속층이 상기 반도체층과 접촉하도록 하는 단계를 포함하는 유기발광표시장치의 제조방법. Second and third insulating layers are formed on the first insulating layer on which the first metal layer is formed, and contact holes are formed in predetermined regions to form a second metal layer so that the second metal layer contacts the semiconductor layer. Method of manufacturing an organic light emitting display device comprising the step. 제 10 항에 있어서, The method of claim 10, 상기 제 3 절연막은 상기 제 1 금속층과 상기 제 2 금속층이 교차하는 영역에만 형성되도록 하는 유기발광표시장치의 제조방법. And the third insulating film is formed only in a region where the first metal layer and the second metal layer cross each other. 제 10 항에 있어서, The method of claim 10, 상기 제 3 절연막은상기 제 2 절연막의 상부 전체에 형성되는 유기발광표시장치의 제조방법. And the third insulating film is formed over the entire upper portion of the second insulating film.
KR1020060016424A 2006-02-20 2006-02-20 Organic light emitting display and the making method the same KR100754138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016424A KR100754138B1 (en) 2006-02-20 2006-02-20 Organic light emitting display and the making method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016424A KR100754138B1 (en) 2006-02-20 2006-02-20 Organic light emitting display and the making method the same

Publications (2)

Publication Number Publication Date
KR20070083129A KR20070083129A (en) 2007-08-23
KR100754138B1 true KR100754138B1 (en) 2007-08-31

Family

ID=38612559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016424A KR100754138B1 (en) 2006-02-20 2006-02-20 Organic light emitting display and the making method the same

Country Status (1)

Country Link
KR (1) KR100754138B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993416B1 (en) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR101805753B1 (en) 2011-06-13 2017-12-08 삼성디스플레이 주식회사 Organic light emitting display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005000A (en) * 2002-07-08 2004-01-16 엘지.필립스 엘시디 주식회사 Active-Matrix Organic Electroluminescent Device
JP2004079509A (en) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd Display device
KR20060000848A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Thin film transistor and method for fabricating of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079509A (en) * 2002-05-17 2004-03-11 Semiconductor Energy Lab Co Ltd Display device
KR20040005000A (en) * 2002-07-08 2004-01-16 엘지.필립스 엘시디 주식회사 Active-Matrix Organic Electroluminescent Device
KR20060000848A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Thin film transistor and method for fabricating of the same

Also Published As

Publication number Publication date
KR20070083129A (en) 2007-08-23

Similar Documents

Publication Publication Date Title
US8362692B2 (en) Organic light emitting display device
CN100367325C (en) Transistor, method of fabricating the same, and light emitting display comprising the same
US8063853B2 (en) Organic light-emitting diode display
CN103247690B (en) Semiconductor devices and the flat-panel monitor including the semiconductor devices
EP1659633A2 (en) Flat panel display and its method of fabrication
KR100670140B1 (en) Capacitor
US8368675B2 (en) Organic light emitting display device
KR20000071311A (en) Electro luminescene display device
JPH11231805A (en) Display device
KR100739065B1 (en) Organic light emitting display and method for fabricating thereof
KR100589375B1 (en) Capacitor and light emitting display using the same
KR20080069076A (en) Organic electro-luminescent display
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
KR20170080223A (en) Organic electroluminescenence display device and method for fabricating the same
KR100805599B1 (en) Organic elcetroluminescence display and making method teherof
KR100754138B1 (en) Organic light emitting display and the making method the same
KR101073163B1 (en) Organic Light Emitting Display
KR100748310B1 (en) Organic light emitting display and the making method the same
KR20150077169A (en) Organic light emitting diode device and method of fabricating the same
KR102013893B1 (en) Flat panel display device and method for fabricating the same
KR100700848B1 (en) Organic light emitting display
KR101322139B1 (en) Organic Light Emitting Device and Pixel Construction thereof
KR100638085B1 (en) Organic electro luminescence display device
JP2004317916A (en) Organic el display device
KR100638084B1 (en) Organic electro luminescence display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12