KR100754125B1 - Fabricating Method of Liquid Crystal Display - Google Patents
Fabricating Method of Liquid Crystal Display Download PDFInfo
- Publication number
- KR100754125B1 KR100754125B1 KR1020050112576A KR20050112576A KR100754125B1 KR 100754125 B1 KR100754125 B1 KR 100754125B1 KR 1020050112576 A KR1020050112576 A KR 1020050112576A KR 20050112576 A KR20050112576 A KR 20050112576A KR 100754125 B1 KR100754125 B1 KR 100754125B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- photoresist
- drain electrode
- mask
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 5
- 239000000049 pigment Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract description 5
- 239000002689 soil Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 239000011159 matrix material Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 공정 단계를 줄여 제조비용을 절감할 수 있도록 한 액정 표시장치의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a liquid crystal display device which can reduce manufacturing steps and thus reduce manufacturing costs.
본 발명의 액정 표시장치의 제조방법은 제 1마스크를 이용하여 박막 트랜지스터의 게이트 전극을 형성하는 제 1단계와, 제 2마스크를 이용하여 게이트 절연막, 활성층, 오믹 접촉층, 상기 박막 트랜지스터의 소오스전극 및 드레인전극을 형성하는 제 2단계와, 상기 게이트 절연막, 소오스전극 및 드레인전극 상에 보호막을 형성하는 제 3단계와, 제 3마스크를 이용하여 상기 보호막 상에 상기 소오스전극 및 드레인전극 중 적어도 일부와 중첩되도록 포토 레지스터를 형성하는 제 4단계와, 식각 공정을 이용하여 상기 보호막 및 게이트 절연막을 패터닝하면서 상기 드레인전극의 측면을 노출시키는 제 5단계와, 상기 제 5단계에서 노출된 드레인전극과 접속되도록 투명 도전막을 증착하여 화소전극을 형성하는 제 6단계를 포함하며, 상기 제 5단계에서 상기 포토 레지스터의 측면 상측부가 하측부보다 돌출된 형태로 식각되어 상기 제 6단계에서 투명 도전막이 증착될 때 포토 레지스터의 상측에 위치되는 투명 도전막과 상기 화소전극이 전기적으로 차단된다. In the manufacturing method of the liquid crystal display of the present invention, a first step of forming a gate electrode of a thin film transistor using a first mask, a gate insulating film, an active layer, an ohmic contact layer, and a source electrode of the thin film transistor using a second mask And a second step of forming a drain electrode, a third step of forming a protective film on the gate insulating film, the source electrode and the drain electrode, and at least a portion of the source electrode and the drain electrode on the protective film using a third mask. A fourth step of forming a photoresist so as to be overlapped with the first step; a fifth step of exposing side surfaces of the drain electrode while patterning the passivation layer and the gate insulating layer using an etching process; and connecting the exposed drain electrode in the fifth step And forming a pixel electrode by depositing a transparent conductive film so as to form the pixel electrode. It is added to the upper side of the soil register and etched to form a projecting side than the transparent conductive layer and the pixel electrode are located on the upper side of the photoresist when the transparent conductive film deposited in the sixth stage are electrically isolated.
Description
도 1a 내지 도 1c는 종래의 3 마스크 공정에 의하여 형성되는 박막 트랜지스터를 나타내는 단면도이다. 1A to 1C are cross-sectional views illustrating thin film transistors formed by a conventional three mask process.
도 2는 본 발명의 실시예에 의한 3 마스크 공정에 의하여 형성되는 박막 트랜지스터를 나타내는 단면도이다. 2 is a cross-sectional view illustrating a thin film transistor formed by a three mask process according to an exemplary embodiment of the present invention.
도 3은 첫번째 마스크에 의하여 형성되는 박막 트랜지스터를 나타내는 단면도이다.3 is a cross-sectional view illustrating a thin film transistor formed by a first mask.
도 4는 두번째 마스크에 의하여 형성되는 박막 트랜지스터를 나타내는 단면도이다. 4 is a cross-sectional view illustrating a thin film transistor formed by a second mask.
도 5a 내지 도 5c는 두번째 마스크의 공정과정을 상세히 나타내는 단면도이다. 5A to 5C are cross-sectional views illustrating in detail the process of the second mask.
도 6a 및 도 6b는 세번째 마스크의 공정과정을 상세히 나타내는 단면도이다. 6A and 6B are cross-sectional views illustrating in detail the process of the third mask.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
2,142 : 하부기판 4,108 : 게이트전극2,142: lower substrate 4,108: gate electrode
6,144 : 게이트 절연막 8,114 : 활성층6,144 gate insulating film 8114 active layer
10,146 : 오믹 접촉층 12,110 : 소오스 전극10,146: ohmic contact layer 12,110: source electrode
14,112 : 드레인 전극 16,150 : 보호막14,112: drain electrode 16,150: protective film
18,118 : 화소전극 106 : 박막 트랜지스터18,118
152 : 포토 레지스터152: Photo Register
본 발명은 액정 표시장치의 제조방법에 관한 것으로, 특히 공정 단계를 줄여 제조비용을 절감할 수 있도록 한 액정 표시장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display, and more particularly, to a method for manufacturing a liquid crystal display which can reduce manufacturing steps and thus reduce manufacturing costs.
액정 표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정 표시장치는 액정셀들이 매트릭스 형태로 배열되는 액정 패널과, 액정 패널을 구동하기 위한 구동회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal panel.
액정 패널은 상부기판 및 하부기판과, 상부기판 및 하부기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지하기 위한 스페이서를 구비한다. The liquid crystal panel includes an upper substrate and a lower substrate, a liquid crystal injected between the upper substrate and the lower substrate, and a spacer for maintaining a cell gap between the two substrates.
하부기판은 주사선들 및 데이터선들과, 주사선들과 데이터선들의 교차부마다 형성되는 박막 트랜지스터(Thin Film Transistor)와, 박막 트랜지스터와 접속된 화소전극과, 그들 위에 도포되는 배향막 등으로 구성된다. 주사선들 및 데이터선들 각각은 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 주사선으로 공급되는 주사신호에 응답하여 데이터선으로 공급되는 데이터신호를 화소전극으로 공급한다. The lower substrate is composed of scan lines and data lines, a thin film transistor formed at each intersection of the scan lines and data lines, a pixel electrode connected to the thin film transistor, an alignment film applied thereon, and the like. Each of the scan lines and the data lines receives a signal from the driving circuits through the pad portion. The thin film transistor supplies the data signal supplied to the data line to the pixel electrode in response to the scan signal supplied to the scan line.
상부기판은 액정셀 단위로 형성되는 컬러필터들과, 컬러필터들의 사이에 위치되는 블랙 매트릭스와, 액정셀들에 기준 전압을 공급하기 위한 공통전극과, 그들 위에 도포되는 배향막으로 구성된다. The upper substrate includes color filters formed in units of liquid crystal cells, a black matrix positioned between the color filters, a common electrode for supplying a reference voltage to the liquid crystal cells, and an alignment layer applied thereon.
액정 패널은 상부기판 및 하부기판을 별도로 제작하여 합착한 후 액정을 주입하고 봉지함으로써 완성된다. The liquid crystal panel is completed by separately manufacturing the upper substrate and the lower substrate, and then injecting and encapsulating the liquid crystal.
이러한, 액정 표시장치에서 박막 트랜지스터를 제조할 때 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 표시장치의 제조단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터를 제조할 때 마스크 공정수를 줄이는 방향으로 발전하고 있다. 현재에는 3 마스크를 사용하여 박막 트랜지스터를 제조하는 공정이 주목받고 있다. As a plurality of mask processes are required when manufacturing thin film transistors in the liquid crystal display, the manufacturing process is complicated, which is an important cause of an increase in manufacturing cost of the liquid crystal display. In order to solve this problem, the number of mask processes has been reduced in manufacturing thin film transistors. At present, a process of manufacturing a thin film transistor using three masks has attracted attention.
도 1a 내지 도 1c는 종래의 3 마스크 공정과정을 나타내는 단면도이다.1A to 1C are cross-sectional views illustrating a conventional three mask process.
도 1a 내지 도 1c를 참조하면, 먼저 제 1 마스크 공정으로 도 1a와 같이 하부기판(2) 상에 게이트 전극(4)을 형성한다. 여기서, 게이트 전극(4)과 동시에 주사선(미도시)도 형성된다. 1A to 1C, first, a
이어서, 제 2 마스크 공정으로 도 1b와 같이 게이트 절연막(6) 위에 적층된 활성층(8) 및 오믹 접촉층(10)을 포함하는 반도체 패턴과, 반도체 패턴 상에 소오 스 전극(12) 및 드레인 전극(14)을 형성한다. 여기서, 소오스 전극(12) 및 드레인 전극(14)과 동시에 데이터선(미도시)도 형성된다. Subsequently, in a second mask process, a semiconductor pattern including an
그리고, 제 3 마스크 공정으로 도 1c에 도시된 바와 같이 소오스 전극(12) 및 드레인 전극(14)을 덮도록 보호막(16)이 형성되고, 드레인 전극(14)과 접속되도록 화소전극(18)이 형성된다. 실제로, 제 3마스크 공정에서는 보호막(16) 상에 포토 레지스트 패턴을 추가로 형성하고, 화소전극(18)을 전면 형성한다. 그리고, 리프트-오프 공정으로 포토 레지스터 패턴을 제거함으로써 화소전극(18)을 원하는 위치에 패터닝하게 된다.In the third mask process, as shown in FIG. 1C, the
하지만, 이와 같은 방법으로 제작된 종래에의 박막 트랜지스터에서는 원하지 않는 영역에서 소정의 빛이 방출되는 문제점이 있다. 다시 말하여, 화소전극(18)이 형성된 부분을 제외한 나머지 부분, 즉 박막 트랜지스터가 형성된 위치에서 빛샘 현상이 나타나게 된다. 따라서, 종래에는 상부기판에 블랙 매트릭스를 추가하여 빛샘 현상을 방지하고, 이에 따라 제조비용이 상승되는 문제점이 있다. However, the conventional thin film transistor manufactured by the above method has a problem in that predetermined light is emitted in an undesired region. In other words, the light leakage phenomenon appears in the remaining portions except the portion where the
따라서, 본 발명의 목적은 공정 단계를 줄여 제조비용을 절감할 수 있도록 한 액정 표시장치의 제조방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a method of manufacturing a liquid crystal display device, which reduces manufacturing steps and reduces manufacturing costs.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 의한 액정 표시장치의 제조방법은 제 1마스크를 이용하여 박막 트랜지스터의 게이트 전극을 형성하는 제 1단계와, 제 2마스크를 이용하여 게이트 절연막, 활성층, 오믹 접촉층, 상기 박막 트랜지스터의 소오스전극 및 드레인전극을 형성하는 제 2단계와, 상기 게이트 절연막, 소오스전극 및 드레인전극 상에 보호막을 형성하는 제 3단계와, 제 3마스크를 이용하여 상기 보호막 상에 상기 소오스전극 및 드레인전극 중 적어도 일부와 중첩되도록 포토 레지스터를 형성하는 제 4단계와, 식각 공정을 이용하여 상기 보호막 및 게이트 절연막을 패터닝하면서 상기 드레인전극의 측면을 노출시키는 제 5단계와, 상기 제 5단계에서 노출된 드레인전극과 접속되도록 투명 도전막을 증착하여 화소전극을 형성하는 제 6단계를 포함하며, 상기 제 5단계에서 상기 포토 레지스터의 측면 상측부가 하측부보다 돌출된 형태로 식각되어 상기 제 6단계에서 투명 도전막이 증착될 때 포토 레지스터의 상측에 위치되는 투명 도전막과 상기 화소전극이 전기적으로 차단된다. In order to achieve the above object, a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention includes a first step of forming a gate electrode of a thin film transistor using a first mask, and a gate insulating film and an active layer using a second mask. And a second step of forming an ohmic contact layer, a source electrode and a drain electrode of the thin film transistor, a third step of forming a protective film on the gate insulating film, the source electrode and the drain electrode, and using the third mask. A fourth step of forming a photoresist on at least a portion of the source electrode and the drain electrode on the substrate; a fifth step of exposing side surfaces of the drain electrode while patterning the passivation layer and the gate insulating layer using an etching process; Forming a pixel electrode by depositing a transparent conductive film to be connected to the drain electrode exposed in the fifth step And a sixth step, wherein in the fifth step, the upper side of the photoresist is etched to protrude from the lower part, and the transparent conductive film is positioned above the photoresist when the transparent conductive film is deposited in the sixth step. The pixel electrode is electrically blocked.
삭제delete
삭제delete
삭제delete
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 6b를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 to 6B which can be easily implemented by those skilled in the art.
도 2는 본 발명의 실시예에 의한 액정 표시장치의 박막 트랜지스터를 나타내는 도면이다. 2 is a diagram illustrating a thin film transistor of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2를 참조하면, 박막 트랜지스터(106)는 도시되지 않은 데이터선과 주사선의 교차부에 형성된다. 그리고, 박막 트랜지스터(106)의 드레인 전극(112)과 접속되도록 화소전극(118)이 형성된다. Referring to FIG. 2, the
박막 트랜지스터(106)는 주사선으로부터 공급되는 주사신호에 대응하여 데이터선으로부터 공급되는 데이터신호를 화소전극(118)으로 공급한다. 이를 위하여, 박막 트랜지스터(106)는 주사선과 접속되는 게이트 전극(108), 데이터선과 접속되는 소오스 전극(110), 화소전극(118)과 접속되는 드레인 전극(112), 게이트 절연막(144)을 사이에 두고 게이트 전극(108)과 중첩되게 형성되어 소오스 전극(110) 및 드레인 전극(112) 과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(146)을 구비한다. The
데이터선과 주사선의 교차로 정의된 화소 영역에는 보호막(150), 보호막(150) 상에 포토 레지스터(152) 및 박막 트랜지스터(106)와 접속되는 화소전극(118)을 구비한다. 화소전극(118)은 드레인 전극(112)의 측면과 전기적으로 접속된다. 이때, 화소전극(118)은 식각된 드레인 전극(112)에 의해 노출된 활성층(114)의 일부, 또는 게이트 절연막(144)의 일부와 중첩된다. 이러한, 화소전극(118)은 박막 트랜지스터(106)로부터 공급된 데이터신호에 대응하여 공통전극과 전 위차를 발생시킨다. 이 전위차에 의해 하부기판(142)과 상부기판(미도시) 사이에 위치되는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(118)을 경유하여 입사되는 광량을 조절하여 상부기판 쪽으로 투과시키게 된다. The pixel region defined by the intersection of the data line and the scan line includes a
포토 레지스터(152)는 보호막(150) 상에 형성되어 박막 트랜지스터(106)로부터 빛이 방출되는 것을 방지한다. 이를 위해, 포토 레지스터(152)는 포토 레지스터 물질에 검은색 색소(black pigment)를 추가하여 형성되고, 이에 따라 포토 레지스터(152)는 빛을 흡수할 수 있는 검은색으로 형성된다. 이와 같이 박막 트랜지스터(160)와 중첩되도록 포토 레지스터(152)가 형성되면 상부기판에서 블랙 매트릭스를 제거할 수 있고, 이에 따라 제조비용을 절감할 수 있다. 또한, 박막 트랜지스터(106) 상에 포토 레지스터(152)가 형성되기 때문에 빛이 외부로 방출되는 것을 원천적으로 차단할 수 있다. The
도 3은 본 발명의 실시예에 의한 박막 트랜지스터 제조방법 중 제 1 마스크 공정을 설명하기 위한 단면도이다.3 is a cross-sectional view for describing a first mask process in a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 먼저 제 1마스크 공정으로 하부기판(142) 상에 게이트 전극(108)을 형성한다. 실제로, 제 1마스크 공정에서는 게이트 전극(108)과 접속되는 주사선 등을 포함하는 게이트 금속 패턴이 형성된다. Referring to FIG. 3, first, a
상세히 하면, 하부기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제 1마스크를 이용하여 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(108) 및 주사선 등이 형성된다. 여기서, 게이트 금속으로는 Cr, MoW, Cr/Al, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다.In detail, the gate metal layer is formed on the
도 4는 본 발명의 실시예에 의한 박막 트랜지스터 제조방법 중 제 2마스크 공정을 설명하기 위한 단면도이다. 4 is a cross-sectional view for describing a second mask process in the method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 4를 참조하면, 우선 게이트 금속 패턴이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 전면적인 게이트 절연막(144A)이 형성된다. 게이트 절연막(144A)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.Referring to FIG. 4, first, the entire
그리고, 제 2마스크 공정으로 전면적인 게이트 절연막(144A) 위에 적층된 활성층(114) 및 오믹 접촉층(146)을 포함하는 반도체 패턴과, 데이터라인(미도시), 소오스전극(110), 드레인전극(112) 등을 포함하는 소스/드레인 금속패턴이 형성된다. In addition, a semiconductor pattern including an
상세히 설명하면, 먼저 도 5a와 같이 전면적인 게이트 절연막(144A) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 비정질 실리콘층(114A), n+ 비정질 실리콘층(146A), 소스/드레인 금속층(105)이 순차적으로 형성된다. 소스/드레인 금속으로는 후속 공정에서 보호막(150)의 식각시 노출된 부분이 함께 식각될 수 있는 금속, 예를 들면 드라이 에칭 공정으로 에칭될 수 있는 Mo, Cu 계열, Al 계열, Cr 계열 등이 이용된다. In detail, first, the
이어서, 소스/드레인 금속층(105) 위에 포토 레지스터를 전면 도포한 다음 부분 노광 마스크인 제 2마스크를 이용한 포토리쏘그래피 공정으로 도 5a와 같이 단차를 갖는 포토 레지스터 패턴(148)이 형성된다. 이 경우, 제 2마스크로는 박막 트랜지스터의 채널이 형성될 부분에서 회절 노광부(또는 반투과부)를 갖는 부분 노광 마스크가 이용된다. 이에 따라, 제 2마스크의 회절 노광부(또는 반투과부)와 대응하는 포토 레지스터 패턴(148)은 제 2마스크의 투과부에 대응하는 부분의 포토 레지스터 패턴(148) 보다 낮은 높이를 갖는다. 다시 말하여, 채널 부분의 포토 레지스터 패턴(148)이 다른 소스/드레인 금속 패턴 부분의 포토 레지스터 패턴(148) 보다 낮은 높이를 갖게 된다.Next, a
이러한 포토 레지스터 패턴(148)을 이용한 습식 식각 공정으로 소스/드레인 금속층(105)이 패터닝됨으로써 도 5b에 도시된 바와 같이 소오스 금속 패턴(110) 및 드레인 금속 패턴(112)이 형성된다. The source /
그 다음, 산소(O2) 플라즈마를 이용항 에싱(Ashing) 공정으로 도 5c에 도시된 바와 같이 상대적으로 낮은 높이를 갖는 채널 부분의 포토 레지스터 패턴(148)은 제거되고, 다른 소스/드레인 금속 패턴 부분의 포토 레지스터 패턴(148)은 높이가 낮아지게 된다. 그리고, 건식 식각 공정으로 도 4에 도시된 바와 같이 채널이 형성될 부분에서 소스/드레인 금속 패턴 및 오믹 접촉층(146)이 식각됨으로써 소오스 전극(110)과 드레인 전극(112)이 서로 분리되고 활성층(114)이 노출된다. 그리고, 스트립 공정으로 소스/드레인 금속 패턴에 남아 있던 포토 레지스터 패턴(148) 이 모두 제거된다. Then, in the ashing process using an oxygen (O 2 ) plasma, the
도 2는 본 발명의 실시예에 의한 박막 트랜지스터 제조방법 중 제 3마스크 공정을 설명하기 위한 단면도이다.2 is a cross-sectional view for describing a third mask process in the method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
도 2를 참조하면, 제 3마스크 공정으로는 전면적인 보호막(150) 및 게이트 절연막(144A)이 패터닝되고, 포토 레지스터(152) 및 화소전극(118)이 형성된다. 2, in the third mask process, the
상세히 설명하면, 먼저 도 6a와 같이 소스/드레인 금속패턴이 형성된 전면적인 게이트 절연막(144A) 상에 전면적인 보호막(150A)이 형성된다. 보호막(150A)의 재료로는 게이트 절연막(144A)과 유사한 무기 절연 물질이나, 유기 절연 물질이 이용된다. 그리고, 전면적인 보호막(150A) 위에 제 3마스크를 이용한 포토리쏘그래피 공정으로 보호막(150A)이 존재해야 하는 부분(또는 박막 트랜지스트와 중첩되게)에 포토 레지스터(152)를 형성한다. 여기서, 포토 레지스터(152)는 포토 레지스터 물질에 검은색 색소를 추가하여 형성됨으로써 검은색을 갖는다. In detail, first, the
그 다음, 포토 레지스터(152)를 이용한 식각 공정, 즉 건식 식각 공정으로 전면적인 보호막(150A) 및 게이트 절연막(144A)이 패터닝됨으로써 도 6b와 같이 화소홀(160) 및 게이트 절연막(144)이 형성된다. 이때, 포토 레지스터(152)는 자신과 중첩되지 않은 소스/드레인 금속 패턴의 일부분, 그 아래의 오믹 접촉층(146) 및 활성층(114)과 같이 식각된다. 이 결과, 드레인 전극(112)의 측면이 노출된다. 한편, 식각 공정에서는 보호막(150)을 과식각 함으로써 포토 레지스터(152)의 측면 상측부가 하측부보다 돌출된 형태를 갖게 된다. Next, the
이어서, 도 2와 같이 포토 레지스터(152)가 존재하는 하부기판(142) 상에 스퍼터링 등과 같은 증착 방법으로 투명 도전막이 전면 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO) 또는 인듐 아연 산화불(Indium Zinc Oxide : IZO), SnO2 등이 이용된다. Subsequently, as shown in FIG. 2, the transparent conductive film is entirely formed on the
여기서, 화소홀(160) 영역에 형성되는 투명 도전막은 드레인 전극(112)과 전기적으로 접촉됨으로써 화소전극(118)으로 이용된다. 이때, 포토 레지스터(152) 상에 형성되는 투명 도전막과 화소전극(118)은 전기적으로 접촉되지 않는다. 다시 말하여, 포토 레지스터(152)의 측면 상측부가 하측부보다 돌출된 형태를 갖기 때문에 투명 도전막의 증착시에 화소전극(118)과 포토 레지스터(152) 상에 형성된 투명 도전막은 전기적으로 접촉되지 않는다. Here, the transparent conductive film formed in the
이와 같은 본 발명에서는 포토 레지스터(152) 패턴이 제거되지 않는다. 여기서, 포토 레지스터(152) 패턴은 검은색으로 설정되기 때문에 박막 트랜지스터(106)로부터의 빛샘을 방지할 수 있고, 이에 따라 표시 품질이 향상된 영상을 표시할 수 있다. 또한, 포토 레지스터(152) 패턴이 박막 트랜지스터(106)의 빛샘을 방지하기 때문에 상부기판에 블랙 매트릭스가 형성되지 않고, 이에 따라 공정단계 및 제조비용을 절감할 수 있다. In the present invention as described above, the
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이 상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, but are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the meaning or claims. Therefore, it will be understood by those skilled in the art that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정 표시장치의 제조방법에 의하면 3개의 마스크를 이용하여 박막 트랜지스터를 제조할 때 박막 트랜지스터와 중첩되게 검은색의 포토 레지스터를 형성한다. 이와 같은 포토 레지스터는 제조공정이 완료된 후 박막 트랜지스터 상에 위치하면서 박막 트랜지스터로부터의 빛샘을 방지한다. 여기서, 포토 레지스터가 박막 트랜지스터의 빛샘을 방지하기 때문에 상부기판에서 블랙 매트릭스가 제거될 수 있고, 이에 따라 제조비용을 절감할 수 있다. As described above, according to the manufacturing method of the liquid crystal display according to the exemplary embodiment of the present invention, when a thin film transistor is manufactured using three masks, a black photoresist is formed to overlap the thin film transistor. Such photoresist is placed on the thin film transistor after the manufacturing process is completed to prevent light leakage from the thin film transistor. Here, since the photoresist prevents light leakage from the thin film transistor, the black matrix may be removed from the upper substrate, thereby reducing the manufacturing cost.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112576A KR100754125B1 (en) | 2005-11-23 | 2005-11-23 | Fabricating Method of Liquid Crystal Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050112576A KR100754125B1 (en) | 2005-11-23 | 2005-11-23 | Fabricating Method of Liquid Crystal Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070054505A KR20070054505A (en) | 2007-05-29 |
| KR100754125B1 true KR100754125B1 (en) | 2007-08-30 |
Family
ID=38276310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050112576A KR100754125B1 (en) | 2005-11-23 | 2005-11-23 | Fabricating Method of Liquid Crystal Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100754125B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520415B2 (en) | 2013-12-27 | 2016-12-13 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101461123B1 (en) | 2008-05-08 | 2014-11-14 | 삼성디스플레이 주식회사 | Method of manufacturing display substrate and method of manufacturing display apparatus having the same |
| KR102111568B1 (en) | 2019-02-12 | 2020-05-18 | 주식회사 신성씨앤티 | Integrated 3-axis MEMS gyroscope |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0990415A (en) * | 1995-09-26 | 1997-04-04 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and its manufacture |
| KR20040048757A (en) * | 2002-12-04 | 2004-06-10 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Method for fabricating the same |
-
2005
- 2005-11-23 KR KR1020050112576A patent/KR100754125B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0990415A (en) * | 1995-09-26 | 1997-04-04 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and its manufacture |
| KR20040048757A (en) * | 2002-12-04 | 2004-06-10 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Method for fabricating the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9520415B2 (en) | 2013-12-27 | 2016-12-13 | Samsung Display Co., Ltd. | Display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070054505A (en) | 2007-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468527B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100456151B1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| KR100480333B1 (en) | Array substrate for a liquid crystal display device and Method for fabricating of the same | |
| KR101243824B1 (en) | Liquid Crystal Display Device and method for Manufacturing the same | |
| US7064347B2 (en) | Thin film transistor substrate for display device and fabricating method thereof | |
| KR20040062013A (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR20050115743A (en) | Thin film transistor substrate for display device and method for fabricating the same | |
| KR101473675B1 (en) | Thin film transistor array panel and manufacturing method of the same | |
| KR100869740B1 (en) | Liquid Crystal Display Device and Fabricating Method Thereof | |
| KR100870522B1 (en) | Liquid Crystal Display Device and Method of Fabricating The same | |
| US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100754125B1 (en) | Fabricating Method of Liquid Crystal Display | |
| KR101549267B1 (en) | Fabricating method of thin film transistor array substrate | |
| US8125585B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20040064466A (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
| KR101227408B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20050105422A (en) | Liquid crystal display panel and fabricating method thereof | |
| KR100903746B1 (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR20050046164A (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR100542770B1 (en) | Thin film transistor array substrate and manufacturing method of the same | |
| KR20050068843A (en) | Thin film transistor substrate with color filter and method for fabricating the same | |
| KR20070108970A (en) | Liquid crystal display device and fabricating method of the same | |
| KR20040016963A (en) | Mask of fabricating method of thin film transistor array substrate | |
| KR101006475B1 (en) | array substrate for liquid crystal display device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |