KR100751068B1 - 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법 - Google Patents
웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법 Download PDFInfo
- Publication number
- KR100751068B1 KR100751068B1 KR1020027000537A KR20027000537A KR100751068B1 KR 100751068 B1 KR100751068 B1 KR 100751068B1 KR 1020027000537 A KR1020027000537 A KR 1020027000537A KR 20027000537 A KR20027000537 A KR 20027000537A KR 100751068 B1 KR100751068 B1 KR 100751068B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- power
- circuit board
- pcb
- cartridges
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
도 4A는 상호접속 시스템(31)을 상세히 나타낸다. 이러한 상호접속 시스템은 상기 인용한 Barraclough 등의 특허의 주제이다.
도 15 내지 16C는, 고밀도의 기판 대 기판 연결기(402)에 의해 서로 접속되는 PCB(104, 106)를 접지 접속시키기 위해 이용되는 구리 접지 러그(copper ground lug)(400)를 나타낸다. 연결기(402)의 교번 핀들(404)은 신호 및 파워를 위한 핀이다. 각 회로 기판 상의 트레이스에 접속된 접지 러그(400)의 존재는 기판(104, 106) 모두에 대해 우수한 접지를 제공하기 때문에, 종래 기술에서와 같이, 기판 대 기판 연결기의 매 세번째 핀이 접지를 위해 이용될 필요가 없다. 고밀도의 기판 대 기판 연결기(402)는 인디애나주 뉴 올버니 소재의 Samtec USA사로부터 SMT 소켓 어셈블리의 명칭으로 입수가능한 쿼드 로우 스태거드 SMT 소켓 어셈블리를 이용하여 구현된다. 동일한 SMT 단자 어셈블리는 또한 유연한(flexible) 리드(lead)(158)(도 10)를 PCB(104)에 접속시키는 데에 이용된다. 접지 러그는 표면 장착 리드(406) 및 쓰루홀 포스트 리드(408)를 갖는다. 쓰루홀 포스트 리드(408)는 2개의 회로 기판을 서로 정합시켜 홀딩하고, 기판(104, 106)으로부터 표면 장착 리드(406)를 전단(shear)시키지 않으면서 나사(410)가 단단히 조여질 수 있게 한다. 또한, 접지 러그(400)의 높이는 기판 대 기판 연결기(402)의 높이와 일치된다. 따라서, 접지 러그는 고밀도의 기판 대 기판 연결기(402)의 이용을 최적화하고, 서로 맞물리는 연결기 세트와 같은 높이의 우수한 기계적 억제 디바이스를 제공한다.
당업자라면, 도면에 개시되어 상기 설명한 본 발명의 형태 또는 세부적인 사항에 대해 여러 변경을 행할 수 있다는 것을 알 수 있을 것이다. 이러한 변경은 첨부된 특허 청구의 범위의 기술 사상 및 기술적 범위에 포함된다.
Claims (28)
- (a) 복수의 집적 회로를 내포한 반도체 웨이퍼를 각각 포함하는 복수의 카트리지들을 받아들이는 온도 제어 영역 -상기 복수의 카트리지 각각은 단단한 프로브 신호 인쇄회로기판 및 상기 단단한 프로브 신호 인쇄회로기판과 실질적으로 평행하고 이로부터 밀접하게 이격되어 있는 프로브 파워 인쇄회로기판을 포함하며- 과;(b) 상기 온도 제어 영역에 인접하는 쿨 영역 내에 위치하는 테스트 전자 장치와;(c) 상기 온도 제어 영역에 인접하는 상기 쿨 영역 내에 위치하는 파워 전자 장치와;(d) 상기 테스트 전자 장치를 상기 단단한 프로브 신호 인쇄회로기판에 접속시키는 제 1 상호접속 시스템과; 그리고(e) 상기 파워 전자 장치를 상기 프로브 파워 인쇄회로기판에 접속시키는 제 2 상호접속 시스템을 포함하여 이루어지며,상기 제 1, 2 상호접속 시스템은 적층 관계로 배치되고, 상기 프로브 파워 인쇄회로기판은, 상기 프로브 파워 인쇄회로기판의 일부분이 상기 제 2 상호접속 시스템에 근접한 상기 단단한 프로브 신호 인쇄회로기판으로부터 한층 더 큰 거리 만큼 이격될 수 있게 하는 적어도 1개의 구부릴수 있는 부분을 갖는 것을 특징으로 하는 번인 시스템.
- 삭제
- 제 1 항에 있어서,(f) 상기 온도 제어 영역과 상기 쿨 영역을 분리하는 천이 영역을 더 포함하는 것을 특징으로 하는 번인 시스템.
- 삭제
- (a) 복수의 집적 회로를 내포한 반도체 웨이퍼를 각각 포함하는 복수의 카트리지를 받아들이는 피테스트 디바이스 영역 -상기 복수의 카트리지 각각은 단단한 프로브 신호 인쇄회로기판, 및 상기 단단한 프로브 신호 인쇄회로기판과 실질적으로 평행하고 이로부터 밀접하게 이격되어 있는 프로브 파워 인쇄회로기판을 포함하며- 과;(b) 상기 피테스트 디바이스 영역에 인접하게 위치하는 테스트 전자 장치와;(c) 상기 피테스트 디바이스 영역에 인접하게 위치하는 파워 전자 장치와;(d) 상기 테스트 전자 장치를 상기 단단한 프로브 신호 인쇄회로기판에 접속시키는 제 1 상호접속 시스템과; 그리고(e) 상기 파워 전자 장치를 상기 프로브 파워 인쇄회로기판에 접속시키는 제 2 상호접속 시스템을 포함하여 이루어지며,상기 제 1, 2 상호접속 시스템은 적층 관계로 배치되고, 상기 프로브 파워 인쇄회로기판은, 상기 프로브 파워 인쇄회로기판의 일부분이 상기 제 2 상호접속 시스템에 근접한 상기 단단한 프로브 신호 인쇄회로기판으로부터 한층 더 큰 거리 만큼 이격될 수 있게 하는 적어도 1개의 구부릴수 있는 부분을 갖는 것을 특징으로 하는 테스트 시스템.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- (a) 복수의 집적 회로를 내포한 반도체 웨이퍼를 각각 포함하는 복수의 카트리지를 받아들이는 피테스트 디바이스 영역과;(b) 상기 피테스트 디바이스 영역에 인접하게 위치되는 제 1 회로기판 상의테스트 전자 장치와; 그리고(c) 상기 피테스트 디바이스 영역에 인접하게 위치되는 제 2 회로기판 상의 파워 전자 장치를 포함하여 이루어지며,상기 복수의 카트리지 각각은, 상기 복수의 카트리지중 하나와 상기 제 1 회로기판 사이의 제 1 접속에 의해 상기 테스트 전자 장치에 접속되고, 상기 복수의 카트리지중 하나와 상기 제 2 회로기판 사이의 제 2 접속에 의해 상기 파워 전자 장치에 접속되며, 상기 제 2 회로기판은 상기 제 1 회로기판으로부터 분리된 것을 특징으로 하는 테스트 시스템.
- 삭제
- 삭제
- (a) 복수의 피테스트 집적회로들을 보유(holding)하는 카트리지들의 세트와;(b) 상기 복수의 피테스트 집적회로들을 각각 받아들이는 복수의 제 1 테스트 채널들과;(c) 각각의 테스트 채널에서 상기 피테스트 집적 회로들중 하나에 각각 접속되는 복수의 제 2 파워 모듈들 -상기 파워 모듈들은 상기 카드리지들로부터 분리되며- 과;(d) 상기 복수의 제 1 테스트 채널들중 하나를 연속적으로 선택하도록 접속 및 구성된 제어기와; 그리고(e) 테스트 전자장치들에 대한 각각의 카트리지를 연결함과 아울러 상기 파워 모듈들로부터의 파워 분배를 위한 연결부들을 포함하여 이루어진 테스트 시스템.
- 제 5 항, 제 12 항 또는 제 15 항 중의 어느 한 항에 있어서,전기 테스트 전자 장치를 포함하는 것을 특징으로 하는 테스트 시스템.
- 제 5 항, 제 12 항 또는 제 15 항 중의 어느 한 항에 있어서,번인 테스트 전자 장치를 포함하는 것을 특징으로 하는 테스트 시스템.
- 제 15 항에 있어서,상기 파워 모듈은 각각, 스위치에 의해 피테스트 디바이스의 출력에 결합되는 파워 입력과, 상기 스위치를 위한 제어 단자에 결합되는 마이크로 제어 소자와, 상기 마이크로 제어 소자로부터의 제어 입력을 받도록 결합되는 채널 선택 멀티플렉서와, 그리고 상기 마이크로 제어 소자로부터 제어 입력을 받도록 결합되는 전압 및 전류 멀티플렉서를 포함하고, 상기 채널 선택 멀티플렉서는 상기 피테스트 집적 회로중 선택된 하나로부터의 전압 및 전류 측정치를 상기 전압 및 전류 멀티플렉서에 제공하도록 결합되며, 상기 전압 및 전류 멀티플렉서는 상기 전압 및 전류 측정치를 상기 마이크로 제어 소자에 공급하는 것을 특징으로 하는 테스트 시스템.
- 제 18 항에 있어서,상기 전압 및 전류 멀티플렉서는 아날로그 디지털 변환기를 통해 상기 마이크로 제어 소자로부터 제어 입력을 수신하도록 결합되는 것을 특징으로 하는 테스트 시스템.
- 제 18 항에 있어서,상기 스위치는 금속 산화물 실리콘 전계 효과 트랜지스터 스위치인 것을 특징으로 하는 테스트 시스템.
- 제 18 항에 있어서,상기 스위치는 조정가능한 전압 조정기를 포함하는 것을 특징으로 하는 테스트 시스템.
- 삭제
- 웨이퍼 형태의 집적 회로를 번인 테스트하기 위한 방법으로서,(a) 복수의 집적 회로를 내포한 반도체 웨이퍼를 각각 포함하는 복수의 카트리지를 받아들이는 온도 제어 영역을 제공하는 단계와;(b) 쿨 영역 내에 위치되는 테스트 전자 장치에 의해 상기 집적 회로를 테스트하는 단계와;(c) 상기 쿨 영역 내에 위치되는 파워 전자 장치에 의해 상기 집적 회로에 전력을 공급하는 단계와; 그리고(d) 상기 온도 제어 영역과 상기 쿨 영역 간의 천이 영역에 의해 상기 온도 제어 영역으로부터 상기 테스트 전자 장치 및 상기 파워 전자 장치를 분리하는 단계를 포함하여 이루어지며,집적 회로의 번인 테스트 및 전기 테스트는 상기 테스트 전자 장치에 의해 실행되는 것을 특징으로 하는 웨이퍼 형태의 집적 회로를 번인 테스트하기 위한 방법.
- 웨이퍼 형태의 집적 회로를 테스트하는 방법에 있어서,(a) 복수의 피테스트 집적회로들을 보유(holding)하는 카트리지들의 세트를제공하는 단계와;(b) 상기 집적회로들을 복수의 테스트 채널들에 접속하는 단계와;(c) 복수의 제 1 파워 모듈을 각각의 테스트 채널의 피테스트 집적 회로들중 하나에 접속하는 단계 - 상기 파워 모듈들은 상기 카트리지들로부터 분리되며- 와;(d) 상기 복수의 테스트 채널중 하나를 연속적으로 선택하는 단계와;(e) 상기 선택된 테스트 채널의 상기 복수의 집적 회로들을 테스트하는 단계와; 그리고(f) 상기 모든 집적 회로들이 테스트될 때 까지, 상기 단계 (d) 및 (e)을 반복하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 형태의 집적 회로를 테스트하기 위한 방법.
- 제 24 항에 있어서,상기 테스트는 번인 테스트인 것을 특징으로 하는 웨이퍼 형태의 집적 회로를 테스트하기 위한 방법.
- 제 25 항에 있어서,상기 테스트는 전기 테스트를 더 포함하는 것을 특징으로 하는 웨이퍼 형태의 집적 회로를 테스트하기 위한 방법.
- 제 1 항에 있어서,전기 테스트 전자 장치를 포함하는 것을 특징으로 하는 번인 시스템.
- 제 1 항에 있어서,번인 테스트 전자 장치를 포함하는 것을 특징으로 하는 번인 시스템.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/353,121 US6562636B1 (en) | 1999-07-14 | 1999-07-14 | Wafer level burn-in and electrical test system and method |
US09/353,214 | 1999-07-14 | ||
US09/353,214 US6340895B1 (en) | 1999-07-14 | 1999-07-14 | Wafer-level burn-in and test cartridge |
US09/353,121 | 1999-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020036835A KR20020036835A (ko) | 2002-05-16 |
KR100751068B1 true KR100751068B1 (ko) | 2007-08-22 |
Family
ID=26997804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027000537A KR100751068B1 (ko) | 1999-07-14 | 2000-07-13 | 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2003504889A (ko) |
KR (1) | KR100751068B1 (ko) |
AU (1) | AU7329200A (ko) |
WO (1) | WO2001004641A2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101215945B1 (ko) | 2012-07-27 | 2012-12-27 | (주) 에이피 시스템 | Spds 및 이를 포함하는 메모리 모듈 실장 테스트 장치 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815966B1 (en) * | 2002-06-27 | 2004-11-09 | Aehr Test Systems | System for burn-in testing of electronic devices |
EP2273279A1 (en) | 2005-04-27 | 2011-01-12 | Aehr Test Systems, Inc. | Apparatus for testing electronic devices |
KR20060122387A (ko) * | 2005-05-27 | 2006-11-30 | 삼창기업 주식회사 | A/d컨버터 모듈 |
CN101952733B (zh) * | 2007-04-05 | 2014-02-12 | 雅赫测试***公司 | 测试微电子电路的方法、测试器设备及便携式组装装置 |
CN101644741B (zh) * | 2008-08-04 | 2011-11-09 | 京元电子股份有限公司 | 具有电源塔的多层预烧板结构 |
US8030957B2 (en) | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
KR20180101476A (ko) | 2016-01-08 | 2018-09-12 | 에어 테스트 시스템즈 | 일렉트로닉스 테스터 내의 디바이스들의 열 제어를 위한 방법 및 시스템 |
CN115210589B (zh) * | 2020-03-25 | 2023-07-18 | 华为技术有限公司 | 一种芯片测试装置及测试方法 |
KR102386473B1 (ko) * | 2020-11-05 | 2022-04-13 | 광운대학교 산학협력단 | Rf 빔포밍 집적회로의 웨이퍼 레벨 테스트 방법 및 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5385487A (en) * | 1993-08-30 | 1995-01-31 | At&T Corp. | Apparatus for electrically operating devices in a controlled environment |
US5600257A (en) * | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103168A (en) * | 1988-10-27 | 1992-04-07 | Grumman Aerospace Corporation | Stress testing equipment with an integral cooling plenum |
JP3151203B2 (ja) * | 1988-11-23 | 2001-04-03 | テキサス インスツルメンツ インコーポレイテツド | 集積回路の自己検査装置 |
JP3194040B2 (ja) * | 1992-04-27 | 2001-07-30 | カシオ計算機株式会社 | Icモジュール |
US5442282A (en) * | 1992-07-02 | 1995-08-15 | Lsi Logic Corporation | Testing and exercising individual, unsingulated dies on a wafer |
US5429510A (en) * | 1993-12-01 | 1995-07-04 | Aehr Test Systems, Inc. | High-density interconnect technique |
JP2925964B2 (ja) * | 1994-04-21 | 1999-07-28 | 松下電器産業株式会社 | 半導体ウェハ収納器及び半導体集積回路の検査方法 |
US6577148B1 (en) * | 1994-08-31 | 2003-06-10 | Motorola, Inc. | Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer |
JPH10163281A (ja) * | 1996-10-04 | 1998-06-19 | Hitachi Ltd | 半導体素子およびその製造方法 |
JP3364134B2 (ja) * | 1997-10-20 | 2003-01-08 | 松下電器産業株式会社 | ウェハカセット |
JP3294175B2 (ja) * | 1997-11-05 | 2002-06-24 | 東京エレクトロン株式会社 | 信頼性試験用ウエハ収納室 |
-
2000
- 2000-07-13 AU AU73292/00A patent/AU7329200A/en not_active Abandoned
- 2000-07-13 JP JP2001510000A patent/JP2003504889A/ja active Pending
- 2000-07-13 KR KR1020027000537A patent/KR100751068B1/ko active IP Right Grant
- 2000-07-13 WO PCT/US2000/019482 patent/WO2001004641A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
US5385487A (en) * | 1993-08-30 | 1995-01-31 | At&T Corp. | Apparatus for electrically operating devices in a controlled environment |
US5600257A (en) * | 1995-08-09 | 1997-02-04 | International Business Machines Corporation | Semiconductor wafer test and burn-in |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101215945B1 (ko) | 2012-07-27 | 2012-12-27 | (주) 에이피 시스템 | Spds 및 이를 포함하는 메모리 모듈 실장 테스트 장치 |
Also Published As
Publication number | Publication date |
---|---|
AU7329200A (en) | 2001-01-30 |
WO2001004641A3 (en) | 2001-12-06 |
JP2003504889A (ja) | 2003-02-04 |
WO2001004641A2 (en) | 2001-01-18 |
KR20020036835A (ko) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7928754B2 (en) | Wafer level burn-in and electrical test system and method | |
US6812718B1 (en) | Massively parallel interface for electronic circuits | |
EP1364221B1 (en) | Planarizing interposer | |
US4777434A (en) | Microelectronic burn-in system | |
US5798652A (en) | Method of batch testing surface mount devices using a substrate edge connector | |
US7215131B1 (en) | Segmented contactor | |
EP0862062B1 (en) | Circuit board inspection apparatus and method | |
KR20020028159A (ko) | 전자 회로용 대량 병렬 인터페이스 | |
KR100751068B1 (ko) | 웨이퍼 레벨 번인 및 전기 테스트 시스템 및 방법 | |
KR101265973B1 (ko) | 프로브 장치 및 시험 시스템 | |
US6181146B1 (en) | Burn-in board | |
JP2545648B2 (ja) | プローバ | |
JP2005100332A (ja) | 接触式icカードまたはicモジュールに内蔵されたicチップの電気特性の検査・測定方法及び検査・測定システム並びにこれに用いる安定化電源 | |
WO1982001803A1 (en) | Multiple terminal two conductor layer burn-in tape | |
TWI799187B (zh) | 預燒板及預燒裝置 | |
US20060181300A1 (en) | Method for testing a circuit unit and test apparatus | |
YAMAZAKI et al. | Recent Developments in HDI Substrate Electrical Test Engineering | |
JP2000249740A (ja) | 半導体素子検査用基板と検査方法 | |
HU177423B (en) | Device for checking electric parameters of elctronic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120725 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151023 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170731 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 12 |