KR100744593B1 - 전원 공급 장치 - Google Patents

전원 공급 장치 Download PDF

Info

Publication number
KR100744593B1
KR100744593B1 KR1020067016524A KR20067016524A KR100744593B1 KR 100744593 B1 KR100744593 B1 KR 100744593B1 KR 1020067016524 A KR1020067016524 A KR 1020067016524A KR 20067016524 A KR20067016524 A KR 20067016524A KR 100744593 B1 KR100744593 B1 KR 100744593B1
Authority
KR
South Korea
Prior art keywords
voltage
output
circuit unit
switching element
input terminal
Prior art date
Application number
KR1020067016524A
Other languages
English (en)
Other versions
KR20060121970A (ko
Inventor
준지 니시다
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20060121970A publication Critical patent/KR20060121970A/ko
Application granted granted Critical
Publication of KR100744593B1 publication Critical patent/KR100744593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2176—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 전원 공급 장치는 출력 단자로부터 제어 전극을 각각 갖는 하나 이상의 스위칭 소자를 통하여 입력 단자로 입력되는 전압을 공급한다. 이 장치는 스위칭 소자의 입력단과 출력단 사이의 전압에 비례하는 출력 전압(Vo)을 생성하여 그 생성된 전압을 출력하는 전압 발생 회로와, 전압 발생 회로의 출력 전압(Vo)에 의존하여 스위칭 소자의 동작을 제어하는 제어 회로를 구비한다. 제어 회로는 상기 전압 발생 회로의 출력 전압(Vo)이 소정의 전압(Vs)을 초과하면 스위칭 소자로부터 출력되는 전류를 감소시키도록 제어한다.

Description

전원 공급 장치{POWER-SUPPLY APPARATUS}
본 발명은 과전류의 출력을 방지하는 보호 회로를 구비한 전원 공급 장치에 관한 것으로, 보다 자세하게는, 입력 단자에 입력된 전압을 출력 단자로 출력하는 스위칭 소자에 인가된 전압이 소정의 전압 이상이 되면, 상기 스위칭 소자를 오프로 되어 보호하는 보호 회로를 구비한 전원 공급 장치에 관한 것이다.
종래의 전원 공급 장치에서, 도 8에 도시한 바와 같이, 입력 단자(IN)에 입력된 입력 전압(Vin)을 출력 단자(OUT)로부터 출력 전압(Vout)으로서 출력하는 스위칭 소자를 보호하는 회로는 스위칭 소자를 구성하는 PMOS 트랜지스터(Ma)에 직렬로 접속한 고정 저항(Ra)에 의해 전압 강하를, 기준 전압(Vs)과 비교하는 회로가 일반적으로 사용되어 왔다. 상기 전압 강하가 기준 전압(Vs)을 넘은 경우에는, 스위칭 소자(Ma)의 게이트 전압을 제어하여 스위칭 소자(Ma)의 임피던스를 높게 하고, 출력 단자(OUT)로부터 출력되는 전류를 제한한다.
또한, 도 9는 스위칭 소자(Ma)와 정전압 회로를 조합시킨 전원 공급 장치의 회로예이다. 도 9의 경우, 스위칭 소자(Ma)의 온 저항이, 정전압 회로를 구성하는 전압 제어 트랜지스터(Mb)의 온 저항보다 작아지도록 설정된다. 이 때문에, 입력 단자(IN)의 전압(Vin)이 상기 정전압 회로의 정격 출력 전압 이하인 경우에는, 스 위칭 소자(Ma)를 온시킴으로써, 입력 전압(Vin)과 출력 전압(Vout) 간의 전압차를 감소시킬 수 있다.
여기서, 입력 전압(Vin)이 상기 정전압 회로의 정격 출력 전압에 도달하여, 정전압 회로가 정격 출력 전압을 출력할 수 있게 되면, 스위칭 소자(Ma)의 게이트에 입력되어 있는 제어 신호에 의해, 스위칭 소자(Ma)는 오프로 되고, 출력 전압(Vout)은 상기 정전압 회로의 정격 출력 전압으로 클램프(고정)된다.
또한, 입력 전압(Vin)이 상기 정전압 회로의 정격 출력 전압 미만이 되고, 스위칭 소자(Ma)가 온으로 되어 있는 경우, 부하가 단락하는 등의 사고가 발생하고, 스위칭 소자(Ma)의 온 저항이 작기 때문에, 입력 단자(IN)로부터 스위칭 소자(Ma)를 통해 과대한 전류가 흘러, 스위칭 소자(Ma)에 결함이 발생한다. 이러한 과전류로부터 스위칭 소자(Ma)를 보호하기 위해, 스위칭 소자(Ma)에 직렬로 고정 저항(Ra)을 접속하는, 도 8로 도시한 바와 같은 전류 제어 회로를 부가하고 있다. 또한, 퓨즈나 과전류 보호 회로를 내장한 IPS를 이용하는 일 없이 MOSFET 등의 반도체 스위치의 파괴를 막을 수 있는 과전류 보호 시스템이 있었다(예컨대, 특허 문헌 1 참조).
특허 문헌 1 일본 특허 공개 평09-046200호 공보
그러나, 도 8이나 도 9에 도시한 바와 같은 종래의 회로에서는, 스위칭 소자(Ma) 자체로 발생하는 전압 강하에, 전류 검출용의 고정 저항(Ra)에 의한 전압 강하가 더해지기 때문에, 출력 전압(Vout)의 저하가 커지게 되는 문제가 있었다. 특히, 도 9에서는, 입력 전압(Vin)이 정전압 회로의 정격 출력 전압보다 작은 상태 로 동작하고 있는 경우에는, 입력 단자(IN)와 출력 단자(OUT) 간의 전압차를 될 수 있는 한 작게 하는 것이 요구된다. 그러나, 스위칭 소자(Ma)의 온 저항을 아무리 작게 설정하더라도, 고정 저항(Ra)이 있기 때문에, 입력 단자(IN)와 출력 단자(OUT) 사이의 임피던스를 저하시키기에는 한계가 있었다.
본 발명의 목적은 과전류 출력을 방지하는 보호 회로를 제공하는 것이다.
본 발명의 보다 구체적인 목적은 입력 단자에 입력되는 전압을 출력하는 스위칭 소자에 인가되는 전압이 소정의 전압 이상으로 되는 경우, 스위칭 소자를 오프로 되어 전원 공급 장치를 보호하는 보호 회로를 포함하는 전원 공급 장치를 제공하는 것이다.
본 발명의 특징에 따르면, 입력 단자에 입력된 전압을 출력 단자로부터 제어 전극을 각각 갖는 하나 이상의 스위칭 소자를 통해 출력하는 전원 공급 장치가 제공되며, 상기 전원 공급 장치는 상기 스위칭 소자의 입력단과 출력단 사이의 전압에 비례하는 전압(Vo)을 생성하여 그 생성된 전압을 출력하는 전압 발생 회로부와, 상기 전압 발생 회로부의 출력 전압(Vo)에 따라 상기 스위칭 소자의 동작 제어를 행하는 제어 회로부를 포함하며, 상기 제어 회로부는 전압 발생 회로부의 출력 전압(Vo)이 소정의 전압(Vs)을 초과하면, 상기 스위칭 소자에 대해 출력 전류를 저감하도록 한다.
도 1은 본 발명의 제1 실시형태에 따른 전원 공급 장치의 회로예를 도시한 도면.
도 2는 부하 전류(io)의 변화에 대한 도 1의 각 전압의 변화예를 도시한 도면.
도 3은 본 발명의 제1 실시형태에 따른 전원 공급 장치의 다른 회로예를 도시한 도면.
도 4는 본 발명의 제1 실시형태에 따른 전원 공급 장치의 다른 회로예를 도시한 도면.
도 5는 본 발명의 제1 실시형태에 따른 전원 공급 장치의 다른 회로예를 도시한 도면.
도 6은 입력 전압(Vin)의 변화에 대한 도 5의 각 전압의 변화예를 도시한 도면.
도 7은 본 발명의 제1 실시형태에 따른 전원 공급 장치의 다른 회로예를 도시한 도면.
도 8은 종래의 전원 공급 장치의 회로예를 도시한 도면.
도 9는 종래의 전원 공급 장치의 다른 회로예를 도시한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시형태를 설명한다.
[제1 실시형태]
도 1은 본 발명의 제1 실시형태에 따른 전원 공급 장치의 회로예를 도시한 도면이다.
도 1에서, 전원 공급 장치(1)는 AC-DC 컨버터(10)로부터의 출력 전압이 입력 단자(IN)에 입력 전압(Vin)으로서 입력되고, 출력 단자(OUT)로부터 스위칭 소자(M1)를 통해 부하(11)로 출력 전압(Vout)을 출력한다.
전원 공급 장치(1)는 바이어스 전압 발생 회로(2)와, 기준 전압 발생 회로(3)와, PMOS 트랜지스터(M1 내지 M3)와, 연산 증폭 회로(AMP)로 구성되어 있다. 또한, PMOS 트랜지스터(M2)가 제1 MOS 트랜지스터를 구성하고 PMOS 트랜지스터(M3)가 제2 MOS 트랜지스를 구성하며, 기준 전압 발생 회로(3) 및 연산 증폭 회로(AMP)는 제어 회로부를 구성하며, 연산 증폭 회로(AMP)는 비교 회로를 구성한다.
상술한 스위칭 소자(M1)는 입력 단자(IN)와 출력 단자(OUT) 사이에 접속되고, 게이트가 연산 증폭 회로(AMP)의 출력단에 접속되어 있는 PMOS 트랜지스터로 구성된다. 또한, 입력 단자(IN)와 접지 전압 사이에는 PMOS 트랜지스터(M2 및 M3)가 직렬로 접속되어 있다. PMOS 트랜지스터(M2와 M3)의 접속부는 연산 증폭 회로(AMP)의 비반전 입력단에 접속되고, 기준 전압 발생 회로(3)부터의 소정의 기준 전압(Vs)이 연산 증폭 회로(AMP)의 반전 입력단에 입력되어 있다.
PMOS 트랜지스터(M2)의 게이트는 출력 단자(OUT)에 접속되고, 바이어스 전압 발생 회로(2)로부터의 소정의 바이어스 전압(Vbias)이 PMOS 트랜지스터(M3)의 게이트에 입력되어 있다. 또한, 출력 단자(OUT)와 접지 전압 사이에는 부하(11)가 접속되어 있다. PMOS 트랜지스터(M2, M3) 및 바이어스 전압 발생 회로(2)는, 입력 단자(IN)와 출력 단자(OUT) 사이의 전압에 비례하는 전압(Vo)을 생성하여 연산 증폭 회로(AMP)의 비반전 입력단에 출력하는 전압 발생 회로(5)를 구성하고 있다.
상술한 이러한 구성에 있어서, PMOS 트랜지스터(M2)와 PMOS 트랜지스터(M3)는 직렬로 접속되어 있기 때문에, PMOS 트랜지스터(M2 및 M3)의 각 드레인전류는 동일한 것으로 된다. 이 때문에, PMOS 트랜지스터(M2)의 게이트·소스간 전압(Vgs2)과 PMOS 트랜지스터(M3)의 게이트·소스간 전압(Vgs3)은 서로 비례하고, 하기 수학식(1)과 같이 나타낼 수 있다.
[수학식 1]
Vgs2=K×Vgs3
또한, K는 비례 상수이다.
PMOS 트랜지스터(M2)의 게이트·소스간 전압(Vgs2)은 (도 1에 도시하지 않은) PMOS 트랜지스터(M1)의 소스·드레인간 전압(Vsd1)과 동일한 한편, PMOS 트랜지스터(M3)의 소스 전압인 전압(Vo)은 바이어스 전압(Vbias)에 PMOS 트랜지스터(M3)의 게이트·소스간 전압(Vgs3)을 더한 전압과 같다. 이들로부터, 하기 수학식(2)이 성립한다.
[수학식 2]
Vo= Vbias + Vgs3= Vbias + Vgs2/K= Vbias + Vsd1/K
즉, PMOS 트랜지스터(M3)의 소스 전압인 전압(Vo)은 PMOS 트랜지스터(M1)의 소스·드레인 간 전압(Vsd1)에 선형으로 비례하는 부분을 포함하고 있음을 알 수 있다.
또한, PMOS 트랜지스터(M2)와 PMOS 트랜지스터(M3)의 전기적 특성을 동일하게 하면, Vgs2=Vgs3으로 되고, 상기 수학식(2)은 하기 수학식(3)과 같이 나타낼 수 있다.
[수학식 3]
Vo= Vbias + Vgs3= Vbias + Vgs2= Vbias + Vsd1
즉, PMOS 트랜지스터(M3)의 소스 전압 인 전압(Vo)은 입력 단자(IN)와 출력 단자(OUT) 사이의 전압인, PMOS 트랜지스터(M1)의 소스·드레인간 전압(Vsd1)에 바이어스 전압(Vbias)를 더한 전압이 됨을 알 수 있다.
연산 증폭 회로(AMP)는 PMOS 트랜지스터(M3)의 소스 전압(Vo)과 기준 전압(Vs)을 비교하여, PMOS 트랜지스터(M3)의 소스 전압(Vo)이 상승하여 기준 전압(Vs)에 도달하면, PMOS 트랜지스터(M1)의 게이트 전압을 제어하도록 AMP 출력 전압이 상승하여, 출력 단자(OUT)로부터 출력되는 전류의 증가를 억제한다.
이러한 동작에 대해, 도 2를 이용하여 좀더 상세히 설명한다. 출력 단자(OUT)로부터 부하(11)를 통하여 흐르는 부하 전류(io)가 O(제로)일 때는, 입력 전압(Vin)과 출력 전압(Vout)은 같다. 또한, PMOS 트랜지스터(M3)의 소스 전압(Vo)은 바이어스 전압(Vbias)와 같다. 기준 전압(Vs)은 바이어스 전압(Vbias)보다도 크기 때문에, 연산 증폭 회로(AMP)의 출력 신호는 로우(Low) 레벨로 되어 있다.
PMOS 트랜지스터(M1)의 온 저항은 대략 수 Ω 정도이기 때문에 부하 전류(io)가 증가함에 따라, PMOS 트랜지스터(M1)의 소스·드레인간 전압(Vsd1)은 증가하고, 출력 전압(Vout)은 감소된다. 한편, PMOS 트랜지스터(M3)의 소스 전압(Vo)은 출력 전압(Vout)의 감소와 동일한 비율로 상승한다. PMOS 트랜지스터(M3)의 소스 전압(Vo)이 기준 전압(Vs)을 초과하면, 연산 증폭 회로(AMP)의 출력 전압이 상 승함으로써 PMOS 트랜지스터(M1)의 출력 전류의 상승이 제한되고, 부하 전류(io)가 더 증가할 경우, 출력 전압(Vout)은 급격하게 감소한다.
다음으로, 도 3은 동일 특성을 가진 복수의 스위칭 소자를 포함한 예를 도시하고 있다. 부하 전류(io)가 단지 하나의 스위칭 소자의 전류 용량을 초과하는 경우나, 스위칭 소자의 온 저항을 될 수 있는 한 작게 하고자 하는 경우에 도 3과 같은 구성이 사용된다. 또한, 도 3에서는, 도 1과 동일한 부분 또는 유사한 부분은 동일한 부호로 나타내고 그 설명을 생략한다. 도 3과 같은 경우, 스위칭 소자인 PMOS 트랜지스터(M1a, M1b)의 각 소스와 입력 단자(IN) 사이에 저항치가 작은 고정 저항(R1, R2)을 각각 병렬로 삽입함으로써, 각 PMOS 트랜지스터(M1a 및 M1b)에 흐르는 전류치를 동일하게 설정할 수 있다.
또한, 스위칭 소자가 도 3과 같은 구성의 경우, 전압 발생 회로(5)는, PMOS 트랜지스터(M2)의 소스를 입력 단자(IN)에 접속하고 있다. 도 4에는, 소스가 PMOS 트랜지스터(M1b)에 접속되어 있다. 전압 발생 회로(5)의 검출 대상 전압을 설정시 보호 대상이 입력 단자(IN)와 출력 단자(OUT) 사이의 전압인지 또는 스위칭 소자 자체의 전압 강하인지에 따라 PMOS 트랜지스터(M1a, M1b) 중 어느 한편의 소스를 선택할 수 있다.
도 5는 도 1의 구성에 더하여 출력 전압(Vout)을 소정의 전압으로 클램프하는 회로를 구비한 예를 나타낸 것인 한편, 도 6은 도 5의 각 부분들의 전압 변화예를 나타낸 것이다. 또한, 도 5에서는, 도 1과 동일한 부분을 동일한 부호로 나타내고 있으므로 여기서는 그 설명을 생략함과 동시에 도 1과의 상이점만을 설명한다.
도 5에 있어서 도 1과의 상이점은 도 1의 연산 증폭 회로(AMP)를 비교기(CMP)로 변경하여, 입력 단자(IN)와 출력 단자(OUT) 사이의 전류 공급용의 고정 저항(R3)과, 출력 단자(OUT)와 접지 전압 사이에 제너 다이오드(ZD)를 추가한 것에 있다. 또, PMOS 트랜지스터(M1)의 온 저항은 고정 저항(R3)보다도 훨씬 작아지도록 설정한다.
도 5에 있어서, 입력 전압(Vin)이 제너 다이오드(ZD)의 제너 전압(Vz) 이하인 경우에는, PMOS 트랜지스터(M1)가 온이 되고, 입력 단자(IN)로부터 주로 PMOS 트랜지스터(M1)를 통해 부하(11)로 전류가 공급된다. 다음으로, 입력 전압(Vin)이 제너 전압(Vz)을 초과하면, 출력 전압(Vout)은 제너 전압(Vz)으로부터 클램프된다. 입력 전압(Vin)이 더욱 상승하여, 기준 전압(Vs)에서 바이어스 전압(Vbias)를 차감한 전압(Vs-Vbias)을 제너 전압 Vz에 더한 전압(Vz+Vs-Vbias)을 초과하면, PMOS 트랜지스터(M3)의 소스 전압(Vo)이 기준 전압(Vs)을 초과하기 때문에, 비교기(CMP)의 출력 신호의 신호 레벨이 반전하여, PMOS 트랜지스터(M1)를 오프시킨다. 이러한 상태에서는, 고정 저항(R3)을 통해 부하(11)에 전류가 공급된다.
입력 전압(Vin)이 제너 다이오드(ZD)의 제너 전압(Vz) 이하로 되고, PMOS 트랜지스터(M1)가 온으로 되는 경우, 부하(11)가 단락하는 등의 과대한 부하 전류(io)가 흐르면, 입력 단자(IN)와 출력 단자(OUT) 사이의 전압 강하가 커진다. 상기 전압 강하가 기준 전압(Vs)과 바이어스 전압(Vbias)의 전압차 이상이 되면, PMOS 트랜지스터(M3)의 소스 전압(Vo)은 기준 전압(Vs)을 초과하기 때문에, 비교기(CMP)의 출력 신호는 반전하여 하이(High)레벨이 된다. 이 때문에, PMOS 트랜지 스터(M1)는 오프로 되고, 부하(11)에 전류를 공급하는 경로는 고정 저항(R3)만이 되어, PMOS 트랜지스터(M1)를 과전류로부터 보호함과 동시에, 부하(11)에 작은 전류를 공급할 수 있다.
다음으로, 도 7은 도 5의 제너 다이오드(ZD)의 대신에 정전압 회로를 사용한 경우를 예로 한 도면이다. 도 7에서는, 도 5와 동일한 부분 또는 같은 부분은 동일한 부호로 나타내며, 그 설명을 생략한다.
도 7에서, 도 5의 연산 증폭 회로(AMP)를 비교기(CMP)로 교체하고 있고, 정전압 회로(21)는 연산 증폭 회로(AMP1), 소정의 기준 전압(Vref)을 생성하여 그 생성된 전압을 출력하는 기준 전압 발생 회로(22), 전압 제어용의 PMOS 트랜지스터(M4) 및 NMOS 트랜지스터(M5) 및 출력 전압 검출용의 저항(R4, R5)으로 구성되어 있다.
입력 단자(IN)와 접지 전압 사이에는 PMOS 트랜지스터(M4) 및 NMOS 트랜지스터(M5)가 직렬로 접속되어 있고, PMOS 트랜지스터(M4) 및 NMOS 트랜지스터(M5)의 각 게이트는 연산 증폭 회로(AMP1)의 출력단에 각각 접속되어 있다. PMOS 트랜지스터(M4)와 NMOS 트랜지스터(M5)의 접속부와 접지 전압 사이에는 저항(R4와 R5)이 직렬로 접속되어 있고, 저항(R4와 R5)의 접속부는 연산 증폭 회로(AMP1)의 비반전 입력단에 접속되어 있다. 또한, 연산 증폭 회로(AMP1)의 반전 입력단에는, 기준 전압(Vref)이 입력되어 있다.
상술한 이러한 구성에 있어서, 입력 전압(Vin)이 정전압 회로(21)의 정격 출력 전압 이하인 경우에는, 스위칭 소자인 PMOS 트랜지스터(M1)가 온으로 되기 때문 에, 입력 단자(IN)로부터 주로 PMOS 트랜지스터(M1)를 통해 부하(11)로 전류가 공급된다. 이 때, 정전압 회로(21)의 PMOS 트랜지스터(M4)로부터도 부하(11)로 공급하는 전류는 흐르지만, PMOS 트랜지스터(M4)의 온 저항은 PMOS 트랜지스터(M1)의 온 저항에 비해 상당히 크기 때문에, 전술한 바와 같이, 부하 전류(io)의 대부분은 PMOS 트랜지스터(M1)로부터 공급되는 것이 된다.
입력 전압(Vin)이 정전압 회로(21)의 정격 출력 전압(Vx)을 초과하면, 출력 전압(Vout)은 정격 출력 전압(Vx)으로부터 클램프된다. 입력 전압(Vin)이 더 상승하여, 기준 전압(Vs)으로부터 바이어스 전압(Vbias)를 뺀 전압(Vs-Vbias)에 정전압 회로(21)의 정격 출력 전압(Vx)을 더한 전압(Vx+Vs-Vbias)을 초과하면, PMOS 트랜지스터(M3)의 소스 전압(Vo)이 기준 전압(Vs)을 초과하기 때문에, 비교기(CMP)의 출력 신호의 신호 레벨이 반전하여, PMOS 트랜지스터(M1)가 오프로 된다. 이 상태에서는, 정전압 회로(21)로부터의 전류가 부하(11)에 공급된다. 입력 전압(Vin)이 정전압 회로(21)의 정격 출력 전압(Vx) 이하로 되고, PMOS 트랜지스터(M1)가 온으로 될 때, 상기한 도 5의 동작과 거의 동일하게 동작한다.
부하(11)가 단락하는 등에 의해 출력 단자(OUT)로부터 과전류가 흐르면, 입력 단자(IN)와 출력 단자(OUT) 사이의 전압 강하가 커진다. 상기 전압 강하가 기준 전압(Vs)과 바이어스 전압(Vbias)의 전압차 이상이 되면, PMOS 트랜지스터(M3)의 소스 전압(Vo)은 기준 전압(Vs)을 초과하고, 비교기(CMP)의 출력 신호의 신호 레벨은 반전하여 하이 레벨이 된다. 이 때문에, PMOS 트랜지스터(M1)가 오프로 되어, 과전류로부터 PMOS 트랜지스터(M1)를 보호할 수 있다. 부하(11)에는 정전압 회 로(21)의 PMOS 트랜지스터(M4)로부터 전류만이 공급된다. 상술한 바와 같이, PMOS 트랜지스터(M4)의 전류 공급 능력은 PMOS 트랜지스터(M1)의 전류 공급 능력보다 상당히 작기 때문에, 부하(11)로의 전류 공급 능력을 감소시킬 수 있다.
또한, 도 5 및 도 7에서는, 스위칭 소자로서 단일 PMOS 트랜지스터(M1)를 가진 경우를 예로 들어 설명하고 있지만, 도 3 및 도 4와 같이 복수개의 PMOS 트랜지스터(M1)를 가지더라도 동일한 동작을 수행한다. 이 경우, 입력 단자(IN)와 출력 단자(OUT) 사이의 전압을 전압 발생 회로(21)의 검출 전압으로 하는 경우에는, PMOS 트랜지스터(M2)의 소스를 입력 단자(IN)에 접속시킬 수 있으며, 스위칭 소자 자체의 전압 강하를 검출 전압으로 하는 경우에는, PMOS 트랜지스터(M2)의 소스를 스위칭 소자들 중 어느 한 스위칭 소자에 접속시킬 수 있다.

Claims (10)

  1. 입력 단자에 입력된 전압을 출력 단자로부터 제어 전극을 각각 갖는 하나 이상의 스위칭 소자 각각을 통해 출력하는 전원 공급 장치에 있어서,
    상기 스위칭 소자의 입력단과 출력단 사이의 전압에 비례하는 출력 전압(Vo)을 생성하여 그 생성된 출력 전압을 출력하는 전압 발생 회로부와,
    상기 전압 발생 회로부의 출력 전압(Vo)에 따라 상기 스위칭 소자의 동작을 제어하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는 상기 전압 발생 회로부의 출력 전압(Vo)이 소정의 기준 전압(Vs)을 초과하면 상기 스위칭 소자에 대해 출력 전류를 감소하도록 하는 것인 전원 공급 장치.
  2. 입력 단자에 입력된 전압을 출력 단자로부터 제어 전극을 각각 갖는 하나 이상의 스위칭 소자 각각을 통해 출력하는 전원 공급 장치에 있어서,
    상기 입력 단자와 상기 출력 단자 사이의 전압에 비례하는 출력 전압(Vo)을 생성하여 그 생성된 출력 전압을 출력하는 전압 발생 회로부와,
    상기 전압 발생 회로부의 출력 전압(Vo)에 따라 상기 스위칭 소자의 동작을 제어하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는 상기 전압 발생 회로부의 출력 전압(Vo)이 소정의 전압(Vs)을 초과하면 상기 스위칭 소자에 대해 출력 전류를 감소하도록 하는 것인 전원 공급 장치.
  3. 입력 단자에 입력된 전압을 소정의 클램프 전압 이하로 되도록 제어하여 상기 제어된 전압을 출력 단자로부터 출력하는 전원 공급 장치에 있어서,
    상기 입력 단자와 상기 출력 단자 사이에 접속된 제어 전극을 각각 갖는 하나 이상의 스위칭 소자와,
    상기 각각의 스위칭 소자의 입력단과 출력단 사이의 전압에 비례하는 출력 전압(Vo)을 생성하여 그 생성된 출력 전압을 출력하는 전압 발생 회로부와,
    상기 전압 발생 회로부의 출력 전압(Vo)에 따라 상기 스위칭 소자의 동작을 제어하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는 상기 전압 발생 회로부의 출력 전압(Vo)이 소정의 기준 전압(Vs)을 초과하면 상기 스위칭 소자에 대해 출력 전류를 감소하도록 하는 것인 전원 공급 장치.
  4. 입력 단자에 입력된 전압을 소정의 클램프 전압 이하로 되도록 제어하여 상기 제어된 전압을 출력 단자로부터 출력하는 전원 공급 장치에 있어서,
    상기 입력 단자와 상기 출력 단자 사이에 접속된 제어 전극을 각각 갖는 하 나 이상의 스위칭 소자와,
    상기 입력 단자와 상기 출력 단자 사이의 전압에 비례하는 출력 전압(Vo)을 생성하여 그 생성된 출력 전압을 출력하는 전압 발생 회로부와,
    상기 전압 발생 회로부의 출력 전압(Vo)에 따라 상기 각각의 스위칭 소자의 동작을 제어하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는 전압 발생 회로부의 출력 전압(Vo)이 소정의 기준 전압(Vs)을 초과하면 상기 스위칭 소자에 대해 출력 전류를 감소하도록 하는 것인 전원 공급 장치.
  5. 제1항에 있어서, 상기 전압 발생 회로부는,
    상기 입력 단자에 접속된 소스와, 상기 출력 단자에 접속된 게이트를 갖는 제1 MOS 트랜지스터와,
    상기 제1 MOS 트랜지스터의 드레인에 접속된 소스와, 접지 전압에 접속된 드레인과, 소정의 전압(Vbias)에 접속된 게이트를 갖는 제2 MOS 트랜지스터
    를 포함하고,
    상기 제1 및 제2 각 MOS 트랜지스터는 동일한 종류의 MOS 트랜지스터이며, 상기 제1 및 제2 MOS 트랜지스터의 접속부로부터, 상기 입력 단자와 상기 출력 단자 사이의 전압에 비례하는 전압(Vo)을 출력하는 것인 전원 공급 장치.
  6. 제5항에 있어서, 상기 제1 및 제2 각 MOS 트랜지스터는 전기적 특성이 동일한 것인 전원 공급 장치.
  7. 제5항에 있어서, 상기 제1 및 제2 MOS 트랜지스터는 각각 PMOS 트랜지스터인 것인 전원 공급 장치.
  8. 제5항에 있어서, 상기 비례 전압(Vo)은 소정의 전압(Vbias)에 상기 제2 MOS 트랜지스터의 게이트·소스간 전압을 더한 전압인 것인 전원 공급 장치.
  9. 제1항에 있어서, 상기 제어 회로부는,
    소정의 기준 전압(Vs)을 생성하여 그 생성된 기준 전압을 출력하는 기준 전압 발생 회로와,
    상기 비례 전압(Vo)이 상기 기준 전압(Vs)이 되도록 상기 스위칭 소자의 동작을 제어하는 비교 회로
    를 포함하는 것인 전원 공급 장치.
  10. 제1항에 있어서, 상기 스위칭 소자, 상기 전압 발생 회로부 및 상기 제어 회로부는 하나의 IC에 집적되는 것인 전원 공급 장치.
KR1020067016524A 2004-02-18 2005-02-17 전원 공급 장치 KR100744593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00041529 2004-02-18
JP2004041529A JP4435597B2 (ja) 2004-02-18 2004-02-18 電源供給装置

Publications (2)

Publication Number Publication Date
KR20060121970A KR20060121970A (ko) 2006-11-29
KR100744593B1 true KR100744593B1 (ko) 2007-08-01

Family

ID=34857939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016524A KR100744593B1 (ko) 2004-02-18 2005-02-17 전원 공급 장치

Country Status (5)

Country Link
US (1) US7538529B2 (ko)
JP (1) JP4435597B2 (ko)
KR (1) KR100744593B1 (ko)
CN (1) CN100553132C (ko)
WO (1) WO2005078929A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098469B2 (en) * 2008-04-16 2012-01-17 O2Micro Inc. Electricity delivery system
EP2405246B1 (de) * 2010-07-07 2014-08-27 Siemens Aktiengesellschaft Schaltungsanordnung und Eingabebaugruppe
JP5829072B2 (ja) * 2011-08-11 2015-12-09 ルネサスエレクトロニクス株式会社 電圧発生回路
CN102882393B (zh) * 2012-10-19 2015-05-13 株洲变流技术国家工程研究中心有限公司 一种静止无功发生器变流器阀用取能装置
CN102968151B (zh) * 2012-11-16 2014-05-07 四川天壹科技发展有限公司 温度与功率线性自动调节的电源输出控制模块及控制方法
CN103701440A (zh) * 2013-11-05 2014-04-02 苏州贝克微电子有限公司 一种维持零电流的开关
JP6363851B2 (ja) 2014-02-28 2018-07-25 キヤノン株式会社 記録装置及び記録ヘッド

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509933A (ja) * 1997-02-19 2000-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 短絡検出器を有するパワーデバイス
JP2002100972A (ja) * 2000-09-21 2002-04-05 Matsushita Electric Ind Co Ltd 負荷駆動装置
JP2002231949A (ja) * 2000-11-29 2002-08-16 Nec Kansai Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691628A (en) * 1995-03-21 1997-11-25 Rochester Instrument Systems, Inc. Regulation of current or voltage with PWM controller
JPH0946200A (ja) 1995-08-01 1997-02-14 Yazaki Corp 過負荷保護システム
US6333623B1 (en) * 2000-10-30 2001-12-25 Texas Instruments Incorporated Complementary follower output stage circuitry and method for low dropout voltage regulator
US6522111B2 (en) * 2001-01-26 2003-02-18 Linfinity Microelectronics Linear voltage regulator using adaptive biasing
JP4732617B2 (ja) * 2001-06-08 2011-07-27 セイコーインスツル株式会社 ボルテージ・レギュレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509933A (ja) * 1997-02-19 2000-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 短絡検出器を有するパワーデバイス
JP2002100972A (ja) * 2000-09-21 2002-04-05 Matsushita Electric Ind Co Ltd 負荷駆動装置
JP2002231949A (ja) * 2000-11-29 2002-08-16 Nec Kansai Ltd 半導体装置

Also Published As

Publication number Publication date
JP2005236535A (ja) 2005-09-02
US20080218144A1 (en) 2008-09-11
WO2005078929A1 (en) 2005-08-25
KR20060121970A (ko) 2006-11-29
US7538529B2 (en) 2009-05-26
JP4435597B2 (ja) 2010-03-17
CN100553132C (zh) 2009-10-21
CN1922785A (zh) 2007-02-28

Similar Documents

Publication Publication Date Title
JP7488438B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
KR100723327B1 (ko) 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법
US8508900B2 (en) Overvoltage protection circuit and electronic device comprising the same
US6979984B2 (en) Method of forming a low quiescent current voltage regulator and structure therefor
KR100744593B1 (ko) 전원 공급 장치
US20070206338A1 (en) Circuit Protection Method, Protection Circuit and Power Supply Device Using The Protection Circuit
US6917187B2 (en) Stabilized DC power supply device
JP5266084B2 (ja) 過電流保護回路
JP2006178539A (ja) 過電流保護回路及び直流電源装置
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
JP2011061966A (ja) ボルテージレギュレータ
US5543996A (en) Protective circuit for protecting transistor from thermal destruction
US7612550B2 (en) Dropper type regulator
KR101659901B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터
US7301745B2 (en) Temperature dependent switching circuit
JP4461817B2 (ja) 半導体集積回路装置
US20070086530A1 (en) Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage
US6034515A (en) Current limiting circuit
KR101247219B1 (ko) 전류제한회로
US11709514B2 (en) Voltage regulator and in-vehicle backup power supply
JP4550506B2 (ja) 直流安定化電源回路
JP2020167860A (ja) 処理回路および電源装置
JP2022189105A (ja) 電圧監視回路
KR200321222Y1 (ko) 과전류 방지 장치
KR20040096362A (ko) 과전류 방지 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110718

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee