JP2022189105A - 電圧監視回路 - Google Patents

Abstract

【課題】簡単な構成で電源電圧の低下を監視できる電圧監視回路を提供する。【解決手段】電圧監視回路１０では、分圧回路１６がＧＮＤライン１４Ｂに接続されていると共に制限回路２４のトランジスタ２６を介して電源ライン１４Ａに接続されている。また、基準電圧生成回路１８は、電源電圧ＶＢが印加されて動作され、比較器２０には、基準電圧生成回路１８の電圧Ｖｃ、及び分圧回路１６の分圧電圧Ｖａが入力される。トランジスタ２６は、電源電圧ＶＢが大きく低下して、電圧Ｖｄがしきい値電圧より低くなることでオフし、分圧電圧Ｖａを０ｖとする。これにより、電源電圧ＶＢが低下しているにも関わらず、電圧Ｖａが電圧Ｖｃを超えてしまうのを抑制できて、簡単な構成で電源電圧ＶＢの低下を監視できる。【選択図】図１

Description

本発明は、電圧監視回路に関する。

特許文献１には、電源電圧を監視する電圧監視回路として機能する低電圧検出回路が開示されている。この低電圧検出回路では、抵抗分圧回路において電源電圧に応じて変化する抵抗Ｒ１と抵抗Ｒ２との接続ノードの電圧Ｖａと、定電圧回路により生成される参照電圧Ｖrefとをコンパレータによって比較し、電圧Ｖａが参照電圧Ｖrefを超えているか否かから電源電圧の低下を検出している。

特開２００９－２９６７１４号公報

ところで、定電圧回路が電源電圧によって動作する場合、電源電圧が定電圧回路の動作可能な電圧よりも低下することで参照電圧が低下してしまう。これにより、電源電圧が低くなっているにもかかわらず、抵抗分圧回路から出力される電圧が定電圧回路から出力される参照電圧を超えてしまうために誤検出が生じる。ここから、特許文献１の低電圧検出回路には、誤検出防止回路が設けられている。

しかし、誤検出防止回路は、抵抗Ｒ３と抵抗Ｒ４とからなる抵抗分圧回路、ＮチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタのドレイン端子と電源電圧端子とを接続する抵抗Ｒ５、入力端子がＮチャネルＭＯＳトランジスタのゲートに接続されたインバータ、及びインバータの出力端子とコンパレータの出力端子とが接続されたＡＮＤゲート回路により構成されている。このために、低電圧検出回路は、誤検出防止回路により複雑な構成とされている。

本発明は上記事実を鑑みて成されたものであり、簡単な構成で電源電圧の低下を監視できる電圧監視回路を提供することを目的とする。

上記目的を達成するための本発明の第１の態様の電圧監視回路は、電源電圧が印加されることで、該電源電圧を複数の抵抗体により分圧して、前記電源電圧に応じた分圧電圧を出力する分圧部と、前記電源電圧が印加されて動作し、該電源電圧が動作電圧以上の場合に前記分圧電圧から前記電源電圧を監視するための基準とされる電圧が出力され、前記電源電圧が前記動作電圧に満たない場合に、前記基準とされる電圧よりも低くなる電圧が出力される基準電圧生成回路と、前記基準電圧生成回路から出力される電圧に対する前記分圧電圧から、前記電源電圧が所定電圧を超えているか否かに応じた出力信号を出力する比較器と、前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記基準電圧生成回路の前記動作電圧に応じて設定された電位差に達しない場合に、前記基準電圧生成回路が出力する電圧以下に前記分圧電圧がなるように前記分圧部への前記電源電圧の印加を制限する制限手段と、を含む。

第２の態様の電圧監視回路は、第１の態様において、前記制限手段は、前記分圧部への前記電源電圧の印加が可能とされ、前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記設定された電位差に達していない場合に、前記分圧部への前記電源電圧の印加を停止するスイッチング素子を含む。

第３の態様の電圧監視回路は、第２の態様において、前記スイッチング素子は、ドレインに前記分圧部が接続され、ソースに前記電源電圧が印加され、ゲートに前記基準電圧生成回路から出力された電圧が印加されるトランジスタである。

第４の態様の電圧監視回路は、第１から第３の何れか１の態様において、前記比較器は、許可信号が入力されることで動作する許可端子を含み、前記制限手段は、前記許可端子へ所定電圧の前記許可信号を出力すると共に、前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記設定された電位差に達しない場合に、前記比較器の前記許可端子への前記許可信号の出力を停止する。

本発明の第１の態様の電圧監視回路では、分圧部が、複数の抵抗体により電源電圧を分圧して電源電圧に応じた分圧電圧を出力する。また、基準電圧生成回路は、電源電圧が印加されて動作し、電源電圧が動作電圧以上の場合に分圧電圧から電源電圧を監視するための基準とされる電圧を出力し、電源電圧が動作電圧に満たない場合に、基準とされる電圧よりも低くなる電圧を出力する。

比較器は、基準電圧生成回路が出力する電圧と、分圧電圧とが入力されることで、基準電圧生成回路が出力する電圧に対する分圧電圧から、電源電圧が所定電圧を超えているか否かに応じた出力信号を出力する。このため、比較器の出力信号から電源電圧が所定電圧以下か否かの監視が可能になる。

ここで、制限手段は、電源電圧を分圧部に印加可能とされている。また、制限手段は、電源電圧と基準電圧生成回路から出力される電圧との電位差に基づき、基準電圧生成回路の動作電圧に応じて設定された電位差に達しない場合に、基準電圧生成回路が出力する電圧以下に分圧電圧がなるように分圧部への電源電圧の印加を制限する。

このため、電源電圧が基準電圧生成回路の動作電圧に達していない場合に、分圧電圧が、基準電圧生成回路が出力する電圧以下になる。これにより、電源電圧が低くなっているにも関わらず、電源電圧が所定電圧を超えているとする出力信号が出力されるのを抑制できて、制限手段を設ける簡単な構成で電源電圧の低下を監視できる。

第２の態様の電圧監視回路では、制限手段が分圧部へ電源電圧を印加するスイッチング素子を含む。また、スイッチング素子は、電源電圧と基準電圧生成回路から出力される電圧との電位差が設定された電位差に達していない場合に、分圧部への電源電圧の印加を停止する。

これにより、電源電圧の低下を監視する際、スイッチング素子を用いた簡単な構成で、電源電圧が低下しているにも関わらず、電源電圧が所定電圧を超えているとする出力信号が出力されるのを効果的に抑制できる。

第３の態様の電圧監視回路では、スイッチング素子としてトランジスタが用いられている。トランジスタは、ドレインに分圧部が接続され、ソースに電源電圧が印加され、ゲートに基準電圧生成回路から出力された電圧が印加される。これにより、トランジスタのゲート－ソース間の電圧がトランジスタの動作できる電圧に達していない場合に、分圧部への電源電圧の印加を停止できるので、電源電圧が低下しているにも関わらず、電源電圧が所定電圧を超えているとする出力信号が出力されるのをより効果的に抑制できる。

第４の態様の電圧監視回路では、許可信号が入力されることで動作する許可端子が比較器に設けられている。また、制限手段は、許可端子に所定電圧の許可信号を出力する。また、制限手段は、電源電圧と基準電圧生成回路から出力される電圧との電位差が設定された電位差に達しない場合に、比較器の許可端子への許可信号の出力を停止する。

これにより、比較器が適正に動作可能な状態よりも電源電圧が低下しても、電源電圧が所定電圧を超えているとする出力信号が出力されるのを的確に抑制できて、電源電圧を適正に監視できる。

第１実施形態に係る電圧監視回路の概略構成を示す電気回路図である。 第１実施形態の電圧監視回路における電源電圧の変化に対する各部位の電位の変化の概略を示す線図である。 第２実施形態に係る電圧監視回路の概略構成を示す電気回路図である。 第２実施形態の電圧監視回路における電源電圧の変化に対する各部位の電位の変化の概略を示す線図である。

以下、図面を参照して本発明の実施形態について詳細に説明する。
〔第１実施形態〕
図１には、第１実施形態に係る電圧監視回路１０の主要部の概略が電気回路図にて示されている。

図１に示すように、電圧監視回路１０は、集積回路（ＩＣ：Integrated Circuit）１２に形成されている。集積回路１２はＭＯＳ（Metal Oxide Semiconductor）型（接合型でもよい）とされており、集積回路１２にはトランジスタとしてＰチャネル型やＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。

集積回路１２には、外部電源（例えば車両の図示しないバッテリ）から所定電圧の直流電力が供給される。また、集積回路１２には、図示しない機能回路が設けられており、機能回路は、所与の電源電圧ＶＢの電源ライン１４Ａ、及び接地線となるＧＮＤ（接地）ライン１４Ｂに接続されている（図示省略）。集積回路１２では、電源電圧ＶＢのとして、例えば、５.０ｖの電圧が適用されており、機能回路は、５.０ｖを基準として許容範囲内の電源電圧ＶＢにより動作する。なお、電源電圧ＶＢは、集積回路１２内に形成された図示しない電源回路から機能回路に供給される構成であってもよく、電源電圧ＶＢは、外部電源から集積回路１２に供給される構成であってもよい。

機能回路には、データの送受信を行うための通信回路などの各種の回路を適用できる。一般に、機能回路は、電源電圧ＶＢの許容範囲が例えば５.０ｖ～３.０ｖとなっており、この電源電圧ＶＢの範囲で動作するが、電源電圧ＶＢが許容範囲を大きく外れて低下（例えば、２．０ｖ以下）することで誤動作する可能性がある。

電圧監視回路１０は、電源電圧ＶＢを監視し、電源電圧ＶＢが予め設定した電圧（所定電圧）よりも低下すると、機能回路に出力信号Ｖoutとしてリセット信号Ｒset（例えば、ＨレベルからＬレベルに変化する信号）を出力する。集積回路１２では、電圧監視回路１０から出力されるリセット信号により機能回路がリセット状態とされることで、電源電圧ＶＢの低下に起因した機能回路の誤動作が防止される。

電圧監視回路１０は、電源電圧ＶＢの電源ライン１４Ａ、及び接地線となるＧＮＤ（接地）ライン１４Ｂに接続されており、電圧監視回路１０は、電源ライン１４ＡとＧＮＤライン１４Ｂとの間で電源電圧ＶＢが印加されて動作する。

電圧監視回路１０には、分圧部としての分圧回路１６、基準電圧生成回路１８及び比較手段としての比較器（comparator）２０が形成されている。分圧回路１６は、抵抗体としての複数の抵抗（電気抵抗）２２を備えており、分圧回路１６では、電源電圧ＶＢを複数の抵抗２２によって所定比率で分圧し、電源電圧ＶＢに応じた分圧電圧Ｖａを出力する。

分圧回路１６には、複数の抵抗２２として３つの抵抗２２Ａ、２２Ｂ、２２Ｃが直列接続されており、分圧回路１６では、抵抗２２Ａが電源ライン１４Ａ側とされ、抵抗２２ＣがＧＮＤライン１４Ｂに接続されている。

分圧回路１６では、抵抗２２Ａが電源ライン１４Ａに電気的に接続状態とされることで、抵抗２２Ａ～２２Ｃとの間に電源電圧ＶＢが印加される。分圧回路１６では、抵抗２２Ａ～２２Ｃの間に電源電圧ＶＢが印加されることで、抵抗２２Ｂと抵抗２２Ｃとの接続点から電源電圧ＶＢに応じた分圧電圧Ｖａが出力される。また、分圧回路１６では、抵抗２２Ａが電源ライン１４Ａから電気的に切り離されることで、抵抗２２Ｂと抵抗２２Ｃとの接続点が電気的な接地状態となって、分圧電圧Ｖａが低下される（Ｖａ＝０ｖ)。

分圧回路１６では、抵抗２２Ａ～２２Ｃの各々が同様の抵抗値Ｒとされており、分圧回路１６では、抵抗２２Ａ～２２Ｃにより分圧電圧Ｖａとして、電源電圧ＶＢの１／３の電圧（Ｖａ＝ＶＢ／３）が出力される。なお、分圧回路１６では、抵抗２２Ａ～２２Ｃを用いて電源電圧ＶＢの１／３となる分圧電圧Ｖａを出力するようにしているが、抵抗値２Ｒと抵抗値Ｒの２つの抵抗２２が用いられてもよい。また、分圧回路１６は、電源電圧ＶＢに対して所定比率となる分圧電圧Ｖａを出力できる構成であればよい。

基準電圧生成回路１８は、電源ライン１４ＡとＧＮＤライン１４Ｂとに接続されている。基準電圧生成回路１８には、Ｐチャネル型ＭＯＳトランジスタやＮチャネル型ＭＯＳトランジスタなどの能動素子が用いられた一般的な構成が適用されている。基準電圧生成回路１８は、電源ライン１４Ａから供給される電源電圧ＶＢにより動作し、一定の電圧Ｖｃの出力が可能になっている。

電圧監視回路１０において基準電圧生成回路１８の電圧Ｖｃは、分圧電圧Ｖａから電源電圧ＶＢが所定電圧を超えているか否かを判定するための参照電圧としての基準電圧Ｖrefとして適用されている。基準電圧Ｖrefには、分圧電圧Ｖａから電源電圧ＶＢが機能回路の適正な動作の可能な電圧範囲であるか否かを判断し得る電圧値が適用される。基準電圧Ｖrefには、電源電圧ＶＢの１／３とされている分圧電圧Ｖａに対して例えば、０．８ｖが適用されており、分圧電圧Ｖａは、電源電圧ＶＢが２．４ｖを超えていることで、基準電圧Ｖrefを超えていると判定される。

比較器２０には、一対の入力端子２０Ａ、２０Ｂ、及び出力端子２０Ｃが形成されており、比較器２０では、基準電圧生成回路１８から出力される電圧Ｖｃが＋側の入力端子２０Ａに入力され、分圧回路１６から出力される分圧電圧Ｖａが－側の入力端子２０Ｂに入力される。比較器２０は、入力端子２０Ａに入力される電圧Ｖｃを基準電圧Ｖrefとして、入力端子２０Ｂに入力される分圧電圧Ｖａを比較し、比較結果（出力信号Ｖout）を出力端子２０Ｃから出力する。

比較器２０では、基準電圧Ｖrefに対して分圧電圧Ｖａが基準電圧Ｖrefを超えている（Ｖref＜Ｖａ）場合、出力信号ＶoutがＨレベルとなり、分圧電圧Ｖａが基準電圧Ｖref以下（Ｖref≧Ｖａ）の場合、出力信号ＶoutがＬレベル（例えば、Ｖout＝０ｖ）となる（リセット信号Ｒset）。なお、第１実施形態では、比較器２０には、例えば、集積回路１２に設けられた図示しない電源回路（定電圧回路）から所定電圧の電力が供給されるようになっており、比較器２０は、電源電圧ＶＢが低下しても動作可能とされている。

一方、基準電圧生成回路１８は、電源電圧ＶＢがトランジスタ（能動素子）の適正な動作可能電圧（動作電圧）に達していることで一定の電圧Ｖｃを出力できる。しかし、基準電圧生成回路１８は、電源電圧ＶＢが動作電圧に満たない場合、出力する電圧Ｖｃに低下が生じる。

ここで、電圧監視回路１０には、制限手段としての制限回路２４が形成されている。制限回路２４は、電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃとの電位差（電圧）Ｖｄに応じて動作する。

制限回路２４には、スイッチング素子としてＰチャネル型ＭＯＳトランジスタ（以下、トランジスタ２６とする）が用いられている。制限回路２４では、トランジスタ２６のソースＳが電源ライン１４Ａに接続され、ドレインＤが分圧回路１６の抵抗２２Ａに接続されている。また、制限回路２４では、トランジスタ２６のゲートＧに基準電圧生成回路１８の電圧Ｖｃが印加される。

これにより、制限回路２４では、電圧Ｖｄに応じてトランジスタ２６が動作（オン／オフ動作）する。また、制限回路２４では、トランジスタ２６がオンすることで、分圧回路１６に電源電圧ＶＢを印加し、トランジスタ２６がオフすることで分圧回路１６を電源ライン１４Ａから電気的に切り離す。

基準電圧生成回路１８では、能動素子であるトランジスタのゲート－ソース間の電圧Ｖ_GSが所定の電圧（しきい値電圧）を超えるように電源電圧ＶＢが印加されることで一定の電圧Ｖｃを出力するように動作する。ここから、制限回路２４には、トランジスタ２６が用いられている。制限回路２４では、トランジスタ２６が電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃとの間の電圧Ｖｄがトランジスタ２６の電圧Ｖ_GSであるしきい値電圧Ｖth（Ｖth＝０．７ｖ）に達する（Ｖｄ≧Ｖth）ことでオンするようにしている。

これにより、電圧監視装置１０では、電圧Ｖｄがしきい値電圧Ｖthに達する（Ｖｄ≧Ｖth）ことでトランジスタ２６がオンして、分圧回路１６から電源電圧ＶＢに応じた分圧電圧Ｖａが出力される。また、電圧監視装置１０では、電圧Ｖｄがしきい値電圧Ｖth未満となる（Ｖｄ＜Ｖth）ことでトランジスタ２６がオフして、分圧回路１６の電圧Ｖａが０ｖ（Ｖａ＝０）に低下されて、分圧電圧Ｖａが電圧Ｖｃ以下にされる。

次に、第１実施形態の作用を説明する。
電圧監視回路１０は、集積回路１２において、機能回路に印加される電源電圧ＶＢを監視する。電圧監視回路１０では、制限回路２４のトランジスタ２６を介して分圧回路１６が電源ライン１４Ａに接続されている。電圧監視回路１０では、トランジスタ２６がオンすることで、分圧回路１６に電源電圧ＶＢが印加されて、電源電圧ＶＢに応じた分圧電圧Ｖａが分圧回路１６から比較器２０に出力される。また、基準電圧生成回路１８は、電源電圧ＶＢが印加されることで動作して、一定の電圧Ｖｃを比較器２０に出力する。

比較器２０は、電圧Ｖｃを基準電圧Ｖrefとして、分圧電圧Ｖａが基準電圧Ｖrefを超えることで（Ｖａ＞Ｖref）、出力信号ＶoutがＨレベルとなる。これにより、集積回路１２では、電源電圧ＶＢに応じて変化する分圧電圧Ｖａが基準電圧Ｖrefを超えている場合に、機能回路が動作され、機能回路は的確に動作可能な電源電圧ＶＢの範囲で動作される。

また、集積回路１２では、外部電源の電圧の低下等により、電源電圧ＶＢに低下が生じることがある。これにより、電圧監視回路１０では、分圧電圧Ｖａが基準電圧Ｖref（電圧Ｖｃ）以下（Ｖａ≦Ｖref）になると、比較器２０の出力信号ＶoutがＬレベル（リセット信号Ｒset）となる。機能回路では、出力信号Ｖoutとしてリセット信号Ｒsetが入力されることでリセット状態とされ、電源電圧ＶＢが的確に動作可能な範囲を外れた状態で動作することによる誤動作が防止される。

なお、電圧監視回路１０では、低下していた電源電圧ＶＢが上昇し、分圧回路１６の分圧電圧Ｖａが基準電圧Ｖref（電圧Ｖｃ）を超えることで、比較器２０の出力信号ＶoutがＨレベルとなる。これにより、機能回路はリセット状態が解除される。

一方、電圧監視回路１０では、電源電圧ＶＢが低下することで、基準電圧生成回路１８が出力する電圧Ｖｃが低下する可能性がある。電圧監視回路１０では、基準電圧生成回路１８の電圧Ｖｃが低下することで、電源電圧ＶＢが低下しているにかかわらず、電圧Ｖａが基準電圧Ｖrefを超えてしまって機能回路がリセット状態とならなくなる。

図２には、電圧監視回路１０における電源電圧ＶＢに対する各部位の電圧（電源ライン１４Ａの電源電圧ＶＢ、分圧電圧Ｖａ、電圧Ｖｃ及び出力信号Ｖout）の概略が線図にて示されている。なお、図２では、横軸が電源電圧ＶＢ（ｖ）とされ、縦軸が電圧（ｖ）とされている。また、図２では、制限回路２４が設けられておらず、分圧回路１６が電源ライン１４Ａに直接接続されている場合の分圧電圧Ｖａ及び出力信号Ｖoutが破線にて示されている。

電圧監視回路１０では、電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃに基づいて制限回路２４が動作する。制限回路２４は、電源電圧ＶＢと電圧Ｖｃの電位差である電圧Ｖｄがしきい値電圧Ｖthに達している範囲においてトランジスタ２６がオンし、分圧回路１６が電源電圧ＶＢに応じた分圧電圧Ｖａの出力を可能としている。

図２に示すように、電圧監視回路１０では、電源電圧ＶＢが所定電圧（基準電圧生成回路１８の作動電圧）以上とされていることで、基準電圧生成回路１８が一定の電圧Ｖｃ（基準電圧Ｖref）を出力する。これにより、電圧監視回路１０では、分圧回路１６の分圧電圧Ｖａが基準電圧Ｖrefを超えていることで、比較器２０はＨレベルの出力信号Ｖoutを出力し、機能回路がリセット解除された状態（動作状態）に保持される。

また、電圧監視回路１０では、電源電圧ＶＢが低下し、分圧電圧Ｖａが基準電圧Ｖref以下となることで、比較器２０の出力信号ＶoutがＬレベルとなり、機能回路には、リセット信号が入力される。機能回路は、リセット信号が入力されることで、リセット状態とされて動作がリセットされる。

電圧監視回路１０では、電源電圧ＶＢがさらに低くなって基準電圧生成回路１８の動作電圧よりも低くなることで、基準電圧生成回路１８の電圧Ｖｃが低下する。このため、制限回路２４が設けられていない場合、基準電圧生成回路１８の電圧Ｖｃが分圧電圧Ｖａより低くなってしまうと、比較器２０の出力信号ＶoutがＨレベルとなる（図２の破線参照）。これにより、電源電圧ＶＢが低いにもかかわらず、機能回路がリセット解除状態となる。

ここで、電圧監視回路１０では、電源電圧ＶＢが低下すると、電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃとの電位差である電圧Ｖｄが減少する（低くなる）。制限回路２４では、電圧Ｖｄがしきい値電圧Ｖthに満たなくなると（Ｖｄ＜Ｖth）、トランジスタ２６がオフして、分圧回路１６が電源ライン１４Ａから切り離される。

このため、電圧監視回路１０では、分圧回路１６の抵抗２２Ｂと抵抗２２Ｃとの接続点が接地状態とされて、分圧回路１６の分圧電圧Ｖａが低下し（Ｖａ＝０ｖ）、分圧電圧Ｖａが電圧Ｖｃ以下となる（Ｖａ≦Ｖｃ）。これにより、比較器２０の出力信号ＶoutがＬレベルに保持され、機能回路がリセット状態に保持されるので、電源電圧ＶＢの低下に起因して機能回路が誤動作してしまうのが防止される。

このように、電圧監視回路１０では、制限回路２４が電源電圧ＶＢと基準電圧生成回路１８が出力する電圧Ｖｃとの電位差となる電圧Ｖｄに基づいて、分圧回路１６が出力する分圧電圧Ｖａを制限して、分圧電圧Ｖａを電圧Ｖｃより低くする。これにより、電圧監視回路１０では、制限回路２４を設ける簡単な構成で電源電圧ＶＢが低いにもかかわらず、機能回路がリセット状態とされずに誤動作してしまうのを防止できる。

また、電圧監視回路１０では、しきい値電圧Ｖthを基準電圧生成回路１８が適正に動作し得る動作電圧に基づいて設定している。これにより、電圧監視回路１０では、電源電圧ＶＢの低下を効果的に監視できる。

さらに、電圧監視回路１０では、制限回路２４にトランジスタ２６を用いた簡単な構成で、電源電圧ＶＢを適正に監視できる。また、電圧監視回路１０では、電圧Ｖｄのしきい値電圧Ｖthとしてトランジスタにおける電圧Ｖ_GSのしきい値電圧を適用しているので、基準電圧生成回路１８が基準電圧Ｖrefにでき得る一定の電圧Ｖｃを出力可能な状態で分圧回路１６が分圧電圧Ｖａを出力する。これにより、電圧監視回路１０では、電源電圧ＶＢの低下に起因する機能回路の誤動作を効果的に防止できる。

また、電圧監視回路１０では、比較器２０が分圧電圧Ｖａと基準電圧Ｖref（電圧Ｖｃ）とに基づいて出力信号Ｖoutを出力するので、電源電圧ＶＢの変化に応じて機能回路を適切に動作可能にできる。

〔第２実施形態〕
次に本発明の第２実施形態を説明する。なお、第２実施形態において第１実施形態と同様の機能部品については、第１実施形態と同様の符号を付与して、その詳細な説明を省略する。

第２実施形態には、電圧監視回路５０が適用されており、電圧監視回路５０は、第１実施形態の電圧監視回路１０に代えて適用されている。図３には、第２実施形態に係る電圧監視回路５０の概略構成が電気回路図にて示されている。

電圧監視回路５０には、比較手段としての比較器５２が設けられており、比較器５２は、電圧監視回路１０の比較器２０に代えて電圧監視回路５０に用いられている。電圧監視回路５０では、電源ライン１４Ａ及びＧＮＤライン１４Ｂに比較器５２が接続されており、比較器５２は、電源電圧ＶＢが印加されることで動作する点で、電圧監視回路１０の比較器２０と相違する。

比較器５２は、許可端子としてのＥＮ（Enable）端子５２Ａを備えており、比較器５２は、ＥＮ端子５２Ａに許可信号としてのＨレベルのＥＮ信号（イネーブル信号）が入力されることで出力イネーブル状態となって、比較器２０と同様に機能する。また、比較器５２は、ＥＮ端子５２Ａに入力されるＥＮ信号がＬレベルのＤＳ信号（デセーブル信号）となることで出力デセーブル（disable）状態となって、出力信号Ｖoutの出力を停止する（Ｖout＝０ｖのリセット信号Ｒset）。

比較器５２は、ＥＮ端子５２Ａが制限回路２４のトランジスタ２６のドレインＤに接続されている。これにより、比較器５２には、トランジスタ２６がオン状態となることで、ＥＮ端子５２Ａに入力されるＥＮ信号がＨレベル（電源電圧ＶＢ）となり、トランジスタ２６がオフすることで、ＥＮ端子５２Ａに入力されるＥＮ信号がＬレベル（０ｖ、ＤＳ信号）となる。

図４には、電圧監視回路５０における電源電圧ＶＢに対する各部位の電圧（電源ライン１４Ａの電源電圧ＶＢ、分圧電圧Ｖａ、電圧Ｖｃ、ＥＮ信号及び出力信号Ｖout）の概略が線図にて示されている。なお、図４では、横軸が電源電圧ＶＢ（ｖ）とされ、縦軸が電圧（ｖ）とされている。また、図２では、制限回路２４が設けられておらず、分圧回路１６が電源ライン１４Ａに直接接続されている場合の分圧電圧Ｖａ、ＥＮ信号及び出力信号Ｖoutが破線にて示されている。

電圧監視回路５０では、電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃに基づいて制限回路２４が動作し、制限回路２４は、電源電圧ＶＢと電圧Ｖｃの電位差である電圧Ｖｄがしきい値電圧Ｖth以上の範囲においてトランジスタ２６がオンする。

図４に示すように、電圧監視回路５０では、トランジスタ２６がオンすることで、比較器５２のＥＮ端子５２ＡにＨレベルのＥＮ信号が入力されて、比較器５２が出力イネーブル状態とされると共に、分圧回路１６が電源電圧ＶＢに応じた分圧電圧Ｖａの出力を可能としている。

電圧監視回路５０では、電源電圧ＶＢが所定電圧を超えていることで、出力イネーブル状態の比較器５２がＨレベルの出力信号Ｖoutを出力し、機能回路がリセット解除された状態（動作状態）に保持される。また、電圧監視回路５０では、電源電圧ＶＢが低下し、分圧電圧Ｖａが基準電圧Ｖref以下となると比較器２０の出力信号ＶoutがＬレベルとなる。これにより、機能回路には、リセット信号が入力され、機能回路はリセット状態とされる。

ここで、電圧監視回路５０では、電源電圧ＶＢが低下し、電圧Ｖｄがしきい値電圧Ｖthに満たなくなると（Ｖｄ＜Ｖth）、トランジスタ２６がオフする。電圧監視回路５０では、分圧回路１６が電源ライン１４Ａから切り離されると共に、比較器５２のＥＮ端子５２Ａに入力されるＥＮ信号がＬレベル（ＤＳ信号）となる。

このため、電圧監視回路５０では、分圧回路１６の分圧電圧Ｖａが低下し（Ｖａ＝０ｖ）、分圧電圧Ｖａが電圧Ｖｃ以下となる（Ｖａ≦Ｖｃ）。また、電圧監視回路５０では、比較器５２が出力デセーブル状態となる。これにより、比較器２０が出力信号Ｖoutの出力を停止し、機能回路がリセット状態に保持されるので、電源電圧ＶＢの低下に起因して機能回路が誤動作してしまうのが防止される。

このように、電圧監視回路５０では、第１実施形態の電圧監視回路１０と同様の効果を奏する。

また、電圧監視回路５０では、ＥＮ端子５２Ａに入力されるＥＮ信号によりイネーブル状態とデセーブル状態とが切換えられる比較器５２を用い、トランジスタ２６が電圧Ｖｄに応じてオン／オフすることで、イネーブル状態とデセーブル状態とが切換えられる。これにより、電圧監視回路５０では、電源電圧ＶＢが低下しても、比較器５２が電源電圧ＶＢの低下に起因して誤動作してしまうのを防止できるので、電源電圧ＶＢの低下による比較器５２の誤動作に起因して、機能回路に誤動作が生じてしまうのを防止できる。

なお、第２実施形態では、トランジスタ２６のドレインＤに分圧回路１６及び比較器５２のＥＮ端子５２Ａを接続し、トランジスタ２６により分圧回路１６への電源電圧ＶＢの印加及び比較器５２の動作を制限した。しかしながら、トランジスタ２６により比較器５２のイネーブル状態とデセーブル状態とを切換えることができるので、分圧回路１６（分圧部）は、トランジスタ２６（スイッチング素子）を介さずに、電源ライン１４Ａに接続されてもよい。この場合、例えば、制限回路２４の接地側（ＧＮＤライン１４Ｂとの間）に制限抵抗（抵抗体）を接続し、制限回路２４が比較器５２のＥＮ端子５２Ａに出力するＥＮ信号を電圧Ｖｄに応じてＨレベルとＬレベルとに切換えればよい。

また、第１実施形態及び第２実施形態では、電圧Ｖａが電圧Ｖｃ（Ｖref）を超える（Ｖａ＞Ｖｃ）ことで出力信号ＶoutがＨレベルとなる比較器２０、５２を適用した。しかしながら、比較器は、電圧Ｖａが電圧Ｖｃ（Ｖref）以上となる（Ｖａ≧Ｖｃ）ことで出力信号ＶoutがＨレベルとなってもよい。

また、比較器は、出力信号ＶoutをＨレベルとＬレベルとに切換える構成に限らず、少なくとも分圧電圧が基準電圧より低いときに、Ｌレベルとなる出力信号を出力できればよく、比較器は、分圧電圧が基準電圧以上（又は分圧電圧が基準電圧を超えることで）、Ｈレベルの信号に代えて分圧電圧と基準電圧との差に応じた電圧などを出力できる構成であってもよい。

さらに、以上説明した第１実施形態及び第２実施形態では、制限回路２４にトランジスタ２６を適用し、電源電圧ＶＢと基準電圧生成回路１８の電圧Ｖｃとの電位差となる電圧Ｖｄに対するしきい値電圧Ｖthとして、トランジスタ２６の電圧Ｖ_GSのしきい値電圧を適用した。しかしながら、制限手段は、電源電圧と基準電圧生成回路が出力する電圧との電位差に応じ、電位差が所与の値（しきい値）に満たない場合に、分圧電圧を基準電圧よりも低下させる構成であればよい。この際のしきい値は、基準電圧生成回路の動作電圧（の下限値）、及び分圧電圧に対する基準電圧に基づいて設定されればよい。

また、第１実施形態及び第２実施形態では、電圧監視回路１０、５０を集積回路１２に形成した。しかしながら、電圧監視回路は、回路基板上に独立して又は機能回路と共に設けられてもよい。

１０、５０・・・電圧監視回路、１６・・・分圧回路（分圧部）、１８・・・基準電圧生成回路、２０、５２・・・比較器（比較手段）、２０（２０Ａ～２０Ｃ）・・・抵抗（抵抗体）、２４・・・制限回路（制限手段）、２６・・・トランジスタ（スイッチング素子）。

Claims (4)

1. 電源電圧が印加されることで、該電源電圧を複数の抵抗体により分圧して、前記電源電圧に応じた分圧電圧を出力する分圧部と、
   前記電源電圧が印加されて動作し、該電源電圧が動作電圧以上の場合に前記分圧電圧から前記電源電圧を監視するための基準とされる電圧が出力され、前記電源電圧が前記動作電圧に満たない場合に、前記基準とされる電圧よりも低くなる電圧が出力される基準電圧生成回路と、
   前記基準電圧生成回路から出力される電圧に対する前記分圧電圧から、前記電源電圧が所定電圧を超えているか否かに応じた出力信号を出力する比較器と、
   前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記基準電圧生成回路の前記動作電圧に応じて設定された電位差に達しない場合に、前記基準電圧生成回路が出力する電圧以下に前記分圧電圧がなるように前記分圧部への前記電源電圧の印加を制限する制限手段と、
   を含む電圧監視回路。
2. 前記制限手段は、前記分圧部への前記電源電圧の印加が可能とされ、前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記設定された電位差に達していない場合に、前記分圧部への前記電源電圧の印加を停止するスイッチング素子を含む請求項１に記載の電圧監視回路。
3. 前記スイッチング素子は、ドレインに前記分圧部が接続され、ソースに前記電源電圧が印加され、ゲートに前記基準電圧生成回路から出力された電圧が印加されるトランジスタである請求項２に記載の電圧監視回路。
4. 前記比較器は、許可信号が入力されることで動作する許可端子を含み、
   前記制限手段は、前記許可端子へ所定電圧の前記許可信号を出力すると共に、前記電源電圧と前記基準電圧生成回路から出力される電圧との電位差が前記設定された電位差に達しない場合に、前記比較器の前記許可端子への前記許可信号の出力を停止する請求項１から請求項３の何れか１項に記載の電圧監視回路。
   
   

Images