JP4461817B2 - 半導体集積回路装置 - Google Patents

Description

本発明は、負荷に対し所定の電圧または電流を供給する電源用の半導体集積回路装置に関する。

マイクロコンピュータシステムにおいては、基板上に搭載される何れかのＩＣが電源回路を内蔵し、その電源を他のＩＣやセンサなどの外部回路にも供給するものがある。図１０は、ＩＣ１、４がそれぞれ電源回路２、５を内蔵し、ＩＣ１が電源線３を通して外部回路７ａ、７ｂ、７ｃに電源を供給し、ＩＣ４が電源線６を通して外部回路７ｄ、７ｅ、７ｆに電源を供給する構成を概略的に示している。

一方、特許文献１には、ＩＣに内蔵された電源回路の機能を停止させるための停止用端子と、この停止用端子をグランドに接続することによって電源回路の機能を停止させる機能停止回路とを備えたＩＣが開示されている。図１１（ａ）は、その具体的なシステム構成を示したもので、ＩＣ８は電源回路９を内蔵し、電源線１０を通して外部回路７ａ、７ｂ、７ｃ、…に電源を供給するようになっている。

そして、外部回路７ａ、７ｂ、７ｃ、…が必要とする電流容量や電圧精度に変更が生じた場合、停止信号を用いて電源回路９の機能を停止させ、これに替えてＩＣ１１に内蔵された電源回路１２から電源を供給するようになっている。図１１（ｂ）は、上記電源回路９の具体的な回路構成を示している。停止信号をＬレベルにすると、スイッチ１３がオフとなり、オペアンプ１４への電流供給が停止して、トランジスタＱ１、Ｑ２がオフ状態になる。

図１０に示したシステムでは、ＩＣ１の電源回路２とＩＣ４の電源回路５とは互いに独立して制御されているため、システム全体としてみると電源回路の制御回路に重複が生じており、全体として回路規模および基板面積が増大し、コスト面で不利となる。また、外部回路７ａ〜７ｆの電流容量に変更が生じた場合、電源回路２と５が負担する外部回路７ａ〜７ｆを変更する必要があり、基板パターンの変更やＩＣ１、４の設計変更が必要となる。

一方、図１１に示したシステムでも、ＩＣ８の電源回路９とＩＣ１１の電源回路１２とは互いに独立して制御されており、しかも同時に電源供給を行うことがないため、やはり電源回路の制御回路に重複が生じており、全体として回路規模および基板面積が増大し、コスト面で不利となる。

本発明は上記事情に鑑みてなされたもので、その目的は、負荷の増減に対する拡張性に優れ、電源回路の駆動制御回路の回路規模を極力小さくすることができる電源用の半導体集積回路装置を提供することにある。

請求項１に記載した手段によれば、電源用の半導体集積回路装置には、負荷に対し電圧、電流を出力する出力トランジスタとその駆動制御回路が内蔵されている。例えば定電圧電源用の場合、駆動制御回路は、出力電圧を検出して電圧フィードバック制御を行うことにより、負荷に対する出力電圧が目標電圧に一致するように出力トランジスタを駆動制御する。また、定電流電源用の場合、駆動制御回路は、出力電流を検出して電流フィードバック制御を行うことにより、負荷に対する出力電流が目標電流に一致するように出力トランジスタを駆動制御する。

負荷への供給電流が内蔵された出力トランジスタの定格電流以下であって、出力トランジスタの損失が半導体集積回路装置の許容値以下である場合には、当該半導体集積回路装置は負荷に対し単独で電源を供給できる。これに対し、負荷が大きくなり上記制限を超える場合には、当該半導体集積回路装置に出力トランジスタを外付けすることにより、内蔵された出力トランジスタと外付けされた出力トランジスタとを並列的に動作させて、負荷に対してより大きな電力を供給することができる。

この場合、駆動制御回路は、外付けされた出力トランジスタを駆動制御して、内蔵された出力トランジスタに流れる電流と外付けされた出力トランジスタに流れる電流との電流比を所定比に制御するので、内蔵された出力トランジスタに対してのみ上記電圧フィードバック制御または電流フィードバック制御を行えば、目標電圧または目標電流への追従制御が可能となる。その結果、１つの駆動制御回路により、両出力トランジスタを相互干渉なく安定して駆動制御できるので、電源を分散せざるを得なかった従来構成に比べて、システム全体として電源（特には駆動制御回路）の回路規模を小さくすることができる。

また、内蔵された出力トランジスタに流れる電流が第１の電流検出回路により検出され、外付けされた出力トランジスタに流れる電流が第２の電流検出回路により検出される。これら電流検出回路には、例えば抵抗回路が用いられる。誤差増幅回路は、これら検出電流の比が所定比となるように、外付けされた出力トランジスタの制御端子（ベース、ゲート）に駆動信号を出力する。

請求項２に記載した手段によれば、内蔵された出力トランジスタの出力電流と外付けされた出力トランジスタの出力電流との加算電流に基づいて過電流保護信号が生成される。内蔵された出力トランジスタに流れる電流と外付けされた出力トランジスタに流れる電流との電流比は所定比に制御されているので、何れか一方の出力トランジスタに電流が集中して流れることはなく、両電流をまとめて検出しても、両出力トランジスタの過電流を確実に検出することができる。また、個々の出力トランジスタごとに過電流検出回路を設ける必要がないので、回路規模を小さくすることができる。なお、過電流検出回路にヒステリシス特性を持たせてもよい。

請求項３に記載した手段によれば、内蔵された出力トランジスタに流れる電流および外付けされた出力トランジスタに流れる電流の少なくとも一方の電流に基づいて過電流保護信号が生成される。内蔵された出力トランジスタに流れる電流と外付けされた出力トランジスタに流れる電流との電流比は所定比に制御されているので、少なくとも一方の出力トランジスタについて過電流検出を行えば、他方の出力トランジスタについても過電流保護がなされる。従って、個々の出力トランジスタごとに過電流検出回路を設ける必要がなく、回路規模を小さくすることができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、リニアレギュレータの回路構成を示している。このリニアレギュレータ２１は、シリーズレギュレータ方式の定電圧電源であって、電源用のＩＣ２２（半導体集積回路装置）と、必要に応じて当該ＩＣ２２に外付けされるＮＰＮ形トランジスタＱ２２（外付けされた出力トランジスタに相当）とから構成されている。

ＩＣ２２の端子２２ａは、バッテリなど外部の直流電源２３の高電位側端子が接続される電源入力端子であり、端子２２ｂは、外部の負荷２４に対し一定電圧Ｖｏを出力する電源出力端子である。また、ＩＣ２２の端子２２ｃはグランド端子であり、端子２２ｄ、２２ｅ、２２ｆは、それぞれトランジスタＱ２２のコレクタ、ベース、エミッタの各接続端子である。このリニアレギュレータ２１は、例えばマイクロコンピュータシステムを構成する基板上に搭載されて用いられ、この場合、負荷２４は当該基板上に搭載された他のＩＣ等となる。

続いて、ＩＣ２２の内部構成について説明する。
ＩＣ２２は、ＮＰＮ形トランジスタＱ２１（内蔵された出力トランジスタに相当）と、トランジスタＱ２１、Ｑ２２を駆動制御する制御回路２５（駆動制御回路に相当）とを備えて構成されている。その他の機能回路を備えていてもよい。端子２２ａ、２２ｃは、それぞれＩＣ２２内部の電源線２６、２７に接続されている。トランジスタＱ２１のエミッタは、過電流検出用の抵抗Ｒ２１を介して端子２２ｂに接続されており、トランジスタＱ２１のコレクタは、当該トランジスタＱ２１に流れる電流を検出するための抵抗Ｒ２４（第１の電流検出回路に相当）を介して電源線２６に接続されている。端子２２ｂと電源線２７との間には、分圧回路を構成する抵抗Ｒ２２、Ｒ２３が直列に接続されている。

オペアンプ２８は、トランジスタＱ２１を駆動制御する誤差増幅器であって、その出力端子はトランジスタＱ２１のベース（制御端子に相当）に接続されている。また、オペアンプ２８の非反転入力端子には、バンドギャップ基準電圧発生回路２９から基準電圧Ｖｒが入力されるようになっており、反転入力端子には、抵抗Ｒ２２とＲ２３との共通接続点（分圧点）から検出電圧が入力されるようになっている。

電源線２６と端子２２ｄとの間には、外付けのトランジスタＱ２２に流れる電流を検出するための抵抗Ｒ２５（第２の電流検出回路に相当）が接続されている。また、トランジスタＱ２１のエミッタ（電流出力端子に相当）と端子２２ｆ（トランジスタＱ２２のエミッタ（電流出力端子に相当））とは、抵抗Ｒ２１が設けられている共通の出力線３０に接続されている。

オペアンプ３１（誤差増幅回路に相当）は、上記トランジスタＱ２２を駆動制御する誤差増幅器であって、その出力端子は端子２２ｅ（トランジスタＱ２２のベース）に接続されている。オペアンプ３１の非反転入力端子は端子２２ｄに接続されており、反転入力端子はトランジスタＱ２１のコレクタに接続されている。なお、オペアンプ２８、３１は、電源線２６、２７から電圧ＶＢの供給を受けて動作するようになっている。

過電流検出回路３２は、出力線３０に流れる電流を監視するもので、上述の抵抗Ｒ２１と過電流判定回路３３とから構成されている。過電流判定回路３３は、抵抗Ｒ２１の両端電圧が所定の判定電圧以上となった時に、オペアンプ２８の出力端子からトランジスタＱ２１に流れるベース電流を引き抜き、トランジスタＱ２１を強制的にオフ状態にする回路である。

次に、本実施形態の作用について説明する。
負荷２４が要求する電流がトランジスタＱ２１の定格電流を超える場合、またはトランジスタＱ２１のコレクタ損失がＩＣ２２の許容値を超える場合には、ＩＣ２２にトランジスタＱ２２を外付けし、内蔵されたトランジスタＱ２１と外付けされたトランジスタＱ２２とを同時に並列的に動作させて、リニアレギュレータ２１の電流出力能力を高めることができる。

この場合、制御回路２５は、ＩＣ２２に内蔵されたトランジスタＱ２１を制御することにより定電圧制御を行い、ＩＣ２２に外付けされたトランジスタＱ２２を制御することにより、トランジスタＱ２１に流れる電流Ｉ１とトランジスタＱ２２に流れる電流Ｉ２との電流比を制御する。

この場合の定電圧制御は、シリーズレギュレータ方式として周知のフィードバック制御である。すなわち、出力電圧Ｖｏが目標電圧よりも低下した場合、オペアンプ２８の出力電圧が上がってトランジスタＱ２１のベース電流が増加し、トランジスタＱ２１のコレクタ・エミッタ間電圧が下がった分だけ出力電圧Ｖｏが上昇する。逆に、出力電圧Ｖｏが目標電圧よりも上昇した場合、オペアンプ２８の出力電圧が下がってトランジスタＱ２１のベース電流が減少し、トランジスタＱ２１のコレクタ・エミッタ間電圧が上がった分だけ出力電圧Ｖｏが低下する。

一方、オペアンプ３１は、抵抗Ｒ２４の両端電圧と抵抗Ｒ２５の両端電圧とが等しくなるように、トランジスタＱ２２のベースに対し駆動信号を出力する。抵抗Ｒ２４、Ｒ２５の抵抗値を符号と等しくＲ２４、Ｒ２５で表せば、トランジスタＱ２１に流れる電流Ｉ１とトランジスタＱ２２に流れる電流Ｉ２との比Ｉ１／Ｉ２は、Ｒ２５／Ｒ２４に等しく制御される。これにより、トランジスタＱ２１とＱ２２は一体的に動作することになり、制御回路２５がトランジスタＱ２１を定電圧制御すれば、結果的にトランジスタＱ２２も併せて定電圧制御することになる。

トランジスタＱ２２が外付けされていない場合には、端子２２ｆから出力線３０に流れ込む電流がないため、出力トランジスタとしてトランジスタＱ２１のみが設けられた従来構成のシリーズレギュレータと同様の動作となる。従って、リニアレギュレータ２１は、トランジスタＱ２２が外付けされているか否かにかかわらず、基準電圧Ｖｒと抵抗Ｒ２２、Ｒ２３の値（分圧比）とに基づいて定まる目標電圧に等しい電圧を出力することができる。

トランジスタＱ２１、Ｑ２２のコレクタ電流Ｉ１、Ｉ２は、ともに共通の出力線３０を通して出力される。そこで、過電流検出回路３２は、出力線３０に設けられた抵抗Ｒ２１の両端電圧に基づいてコレクタ電流Ｉ１とＩ２とをまとめて検出し、その検出値に基づいて過電流保護制御を行う。トランジスタＱ２１、Ｑ２２のコレクタ電流Ｉ１、Ｉ２は一定比に制御されているので、何れか一方のトランジスタＱ２１またはＱ２２に電流が集中して流れることはなく、両電流Ｉ１、Ｉ２をまとめて検出しても、両トランジスタＱ２１、Ｑ２２の過電流を確実に検出することができる。

以上説明したように、負荷２４への出力電流がＩＣ２２に内蔵されたトランジスタＱ２１の定格電流以下であって、且つトランジスタＱ２１のコレクタ損失がＩＣ２２の許容値以下である場合には、ＩＣ２２は負荷２４に対し単独で電源を供給できる。そして、上記制限を超える場合には、ＩＣ２２にトランジスタＱ２２を外付けすることにより、内蔵されたトランジスタＱ２１と外付けされたトランジスタＱ２２とを並列的に動作させて、負荷２４に対してより大きな電力を供給することができるので、拡張性の高い電源を構成できる。

この場合、制御回路２５は、外付けされたトランジスタＱ２２を駆動制御して、トランジスタＱ２１に流れる電流Ｉ１とトランジスタＱ２２に流れる電流Ｉ２との電流比を所定比に制御するので、内蔵されたトランジスタＱ２１に対してのみ定電圧制御を行えば、目標電圧に等しい電圧を出力できる。つまり、１つの制御回路２５により、トランジスタＱ２１、Ｑ２２を相互干渉なく安定して制御できるので、マイクロコンピュータシステム全体として、電源に要する回路規模を小さくすることができる。

また、上記電流比制御を行う結果、トランジスタＱ２１に流れる電流Ｉ１とトランジスタＱ２２に流れる電流Ｉ２をまとめて検出しても、トランジスタＱ２１、Ｑ２２に流れる過電流を確実に検出することができる。そして、個々のトランジスタＱ２１、Ｑ２２ごとに過電流検出回路を設ける必要がないので、制御回路２５の回路規模を一層小さくすることができる。

（第２ないし第８の実施形態）
次に、本発明の第２ないし第８の実施形態について、それぞれ図２ないし図８を参照しながら説明する。これらの図において、図１と同一構成部分には同一符号を付して示している。
第２の実施形態を示す図２に示すリニアレギュレータ３４は、シリーズレギュレータ方式の電源用ＩＣ３５と、必要に応じて当該ＩＣ３５に外付けされるＰＮＰ形トランジスタＱ２３とから構成されている。外付けのトランジスタＱ２３がＰＮＰ形であるため、ＩＣ３５の制御回路３６において、オペアンプ３１の反転入力端子は端子３５ｄに接続されており、非反転入力端子はトランジスタＱ２１のコレクタに接続されている。

第３の実施形態を示す図３に示すリニアレギュレータ３７は、シリーズレギュレータ方式の電源用ＩＣ３８と、必要に応じて当該ＩＣ３８に外付けされるＰＮＰ形トランジスタＱ２３とから構成されている。ＩＣ３８に内蔵された出力トランジスタＱ２４はＰＮＰ形であるため、制御回路３９において、オペアンプ２８の反転入力端子はバンドギャップ基準電圧発生回路２９に接続され、非反転入力端子は、抵抗Ｒ２２とＲ２３との共通接続点に接続されている。オペアンプ３１の接続形態は、図２と同様である。

第４の実施形態を示す図４に示すリニアレギュレータ４０は、シリーズレギュレータ方式の電源用ＩＣ４１と、必要に応じて当該ＩＣ４１に外付けされるＮＰＮ形トランジスタＱ２２とから構成されている。ＩＣ４１に内蔵されたトランジスタＱ２４はＰＮＰ形であり、オペアンプ２８、３１の接続形態は、それぞれ図３、図１と同様である。
これら図２ないし図４に示すリニアレギュレータ３４、３７、４０は、内蔵または外付けの出力トランジスタＱ２１ないしＱ２４にバイポーラトランジスタを用いており、第１の実施形態で説明したリニアレギュレータ２１と同様の作用、効果を奏する。

第５の実施形態を示すリニアレギュレータ４３は、シリーズレギュレータ方式の電源用ＩＣ４４と、必要に応じて当該ＩＣ４４に外付けされるＮチャネル型ＭＯＳトランジスタＱ２６とから構成されている。ＩＣ４４には、出力トランジスタとしてＮチャネル型のＭＯＳトランジスタＱ２５が内蔵されている。ＩＣ４４の制御回路は、設計上の差異を除けば図１に示す制御回路２５と同じである。

第６の実施形態を示すリニアレギュレータ４５は、シリーズレギュレータ方式の電源用ＩＣ４６と、必要に応じて当該ＩＣ４６に外付けされるＰチャネル型ＭＯＳトランジスタＱ２７とから構成されている。ＩＣ４６は、ＭＯＳトランジスタＱ２５と制御回路３６とを備えている。

第７の実施形態を示すリニアレギュレータ４７は、シリーズレギュレータ方式の電源用ＩＣ４８と、必要に応じて当該ＩＣ４８に外付けされるＮチャネル型ＭＯＳトランジスタＱ２６とから構成されている。ＩＣ４８には、出力トランジスタとしてＰチャネル型のＭＯＳトランジスタＱ２８が内蔵されており、これは制御回路３９により制御されるようになっている。

第８の実施形態を示すリニアレギュレータ４９は、シリーズレギュレータ方式の電源用ＩＣ５０と、必要に応じて当該ＩＣ５０に外付けされるＰチャネル型ＭＯＳトランジスタＱ２７とから構成されている。ＩＣ５０には、出力トランジスタとしてＰチャネル型のＭＯＳトランジスタＱ２８が内蔵されており、これは制御回路４２により制御されるようになっている。
これら図５ないし図８に示すリニアレギュレータ４３、４５、４７、４９は、内蔵または外付けの出力トランジスタＱ２５ないしＱ２８にＭＯＳトランジスタを用いており、第１の実施形態で説明したリニアレギュレータ２１と同様の作用、効果を奏する。

（第９の実施形態）
次に、本発明の第９の実施形態について図９を参照しながら説明する。
図９は、リニアレギュレータの電気的構成を示しており、図１と同一構成部分には同一符号を付している。このリニアレギュレータ５１は、シリーズレギュレータ方式の電源用ＩＣ５２と、必要に応じて当該ＩＣ５２に外付けされるトランジスタＱ２２とから構成されている。トランジスタＱ２２のエミッタは、出力端子である端子５２ｂに接続されており、ＩＣ５２の制御回路５３に設けられた過電流検出回路５４は、トランジスタＱ２１に流れる電流Ｉ１のみを検出して過電流判定をするようになっている。

内蔵されたトランジスタＱ２１に流れる電流Ｉ１と外付けされたトランジスタＱ２２に流れる電流との電流比は所定比に制御されているので、トランジスタＱ２１について過電流検出を行えば、他方のトランジスタＱ２２についても過電流保護がなされることになる。従って、個々のトランジスタＱ２１、Ｑ２２ごとに過電流検出回路を設ける必要がなく、第１の実施形態と同様に回路規模を小さくすることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態において、外付けする出力トランジスタは１つのみとしたが、複数のトランジスタを外付けするように構成してもよい。この場合には、外付けする各出力トランジスタごとに、オペアンプ（オペアンプ３１に相当）と抵抗（抵抗Ｒ２５に相当）を設け、外付けトランジスタのそれぞれに対して上記電流比制御を行えばよい。

定電流電源、可変電圧電源および可変電流電源についても適用できる。定電流電源および可変電流電源の場合には、内蔵される出力トランジスタに対し電流フィードバック制御を行うことにより、負荷２４に対する出力電流を目標電流に一致させることができる。また、シャントレギュレータ方式のリニアレギュレータに対しても適用できる。
電流ソース形の電源のみならず電流シンク形の電源にも適用できる。

過電流検出回路３２、５４は必要に応じて設ければよい。また、過電流検出回路３２、５４にヒステリシス特性を持たせてもよい。
内蔵された出力トランジスタに流れる電流ではなく、外付けされた出力トランジスタに流れる電流を検出して過電流検出をするように構成してもよい。

本発明の第１の実施形態を示すリニアレギュレータの電気的構成図 本発明の第２の実施形態を示す図１相当図 本発明の第３の実施形態を示す図１相当図 本発明の第４の実施形態を示す図１相当図 本発明の第５の実施形態を示す図１相当図 本発明の第６の実施形態を示す図１相当図 本発明の第７の実施形態を示す図１相当図 本発明の第８の実施形態を示す図１相当図 本発明の第９の実施形態を示す図１相当図 従来技術に係る電源供給の電気的構成を示す図 （ａ）は図１０相当図、（ｂ）は電源回路の電気的構成図

符号の説明

２１、３４、３７、４０、４３、４５、４７、４９、５１はリニアレギュレータ（電源）、２２、３５、３８、４１、４４、４６、４８、５０、５２はＩＣ（半導体集積回路装置）、２４は負荷、２５、３６、３９、４２、５３は制御回路（駆動制御回路）、３０は出力線、３１はオペアンプ（誤差増幅回路）、３２、５４は過電流検出回路、Ｑ２１、Ｑ２４はトランジスタ（内蔵された出力トランジスタ）、Ｑ２２、Ｑ２３はトランジスタ（外付けされた出力トランジスタ）、Ｑ２５、Ｑ２８はＭＯＳトランジスタ（内蔵された出力トランジスタ）、Ｑ２６、Ｑ２７はＭＯＳトランジスタ（外付けされた出力トランジスタ）、Ｒ２４は抵抗（第１の電流検出回路）、Ｒ２５は抵抗（第２の電流検出回路）である。

Claims (3)

1. 出力トランジスタとその駆動制御回路とを備え、負荷に対し前記内蔵された出力トランジスタを通して電力を供給する電源用の半導体集積回路装置において、
   前記駆動制御回路は、
   前記内蔵された出力トランジスタに流れる電流を検出する第１の電流検出回路と、
   前記負荷に対する他の出力トランジスタが外付けされた状態で、前記外付けされた出力トランジスタに流れる電流を検出する第２の電流検出回路と、
   これら第１、第２の電流検出回路によりそれぞれ検出された電流に基づいて、前記外付けされた出力トランジスタの制御端子に駆動信号を出力する誤差増幅回路とを備え、
   前記負荷に対する出力電圧が目標電圧に一致するようにまたは出力電流が目標電流に一致するように前記内蔵された出力トランジスタを駆動制御するとともに、前記負荷に対する他の出力トランジスタが外付けされた状態で、前記内蔵された出力トランジスタに流れる電流と前記外付けされた出力トランジスタに流れる電流が所定比となるように、前記外付けされた出力トランジスタを駆動制御することを特徴とする半導体集積回路装置。
2. 前記内蔵された出力トランジスタの電流出力端子と前記外付けされた出力トランジスタの電流出力端子とが共通の出力線に接続されており、
   前記共通の出力線に流れる電流を検出し、その検出電流が所定の上限値を超えた場合に過電流保護信号を出力する過電流検出回路を備えていることを特徴とする請求項１記載の半導体集積回路装置。
3. 前記内蔵された出力トランジスタに流れる電流および前記外付けされた出力トランジスタに流れる電流の少なくとも一方の電流を検出し、その検出電流が所定の上限値を超えた場合に過電流保護信号を出力する過電流検出回路を備えていることを特徴とする請求項１記載の半導体集積回路装置。

Images