KR100738828B1 - 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 - Google Patents

메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100738828B1
KR100738828B1 KR1020027002859A KR20027002859A KR100738828B1 KR 100738828 B1 KR100738828 B1 KR 100738828B1 KR 1020027002859 A KR1020027002859 A KR 1020027002859A KR 20027002859 A KR20027002859 A KR 20027002859A KR 100738828 B1 KR100738828 B1 KR 100738828B1
Authority
KR
South Korea
Prior art keywords
voltage
magnitude
regulator
external supply
supply voltage
Prior art date
Application number
KR1020027002859A
Other languages
English (en)
Other versions
KR20020043572A (ko
Inventor
캐스퍼스테판엘.
프로터스테판알.
버틀러할더블류.
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20020043572A publication Critical patent/KR20020043572A/ko
Application granted granted Critical
Publication of KR100738828B1 publication Critical patent/KR100738828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

동기 랜덤 액세스 메모리("SDRAM")를 위한 내부 전압 조정기는 SDRAM의 어레이에 전력을 공급하는 조정기 회로(100)로부터 분리된 충전 펌프(98)에 전력을 공급하기 위한 조정기 회로(104)를 사용한다. 상기 조정기는 외부 공급 전압이 그 정상 동작 범위를 초과하여 증가될 때, 일정하게 유지되는 출력 전압을 충전 펌프로 공급한다. 대조적으로, 어레이에 전력을 공급하는 조정기 회로는 공급 전압이 그 정상 동작 범위를 초과하여 증가할 때, 출력 전압이 증가한다. 결과적으로, 전압 조정기는 충전 펌프에 과도한 출력 전압을 적용하지 않으며, 또한, 충전 펌프에 대한 조정된 출력 전압에 잠재적 손상을 주지 않으면서 비교적 높은 조정된 출력 전압으로 상기 어레이들을 스트레스 테스트 할 수 있게 한다.
내부 전압 조정기, 출력 전압, 스트레스 테스트, 충전 펌프, SDRAM

Description

메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치{Method and apparatus for supplying regulated power to memory device components}
본 발명은 메모리 디바이스들에 관한 것으로, 특히, 콤포넌트의 스트레스 테스팅(stress testing)을 용이하게 하는 방식으로, 메모리 디바이스들의 다양한 콤포넌트들에 조정된 전력을 공급하는 방법 및 장치에 관한 것이다.
메모리 디바이스들은 다양한 분야에 광범위하게 통용되고 있다. 예로서, 메모리 디바이스들은 퍼스널 컴퓨터들, 전화 응답기들 및 셀룰러 전화들에 사용되고 있다. 프로그래밍 가능할("PROMs") 수도 있는 판독 전용 메모리("ROMs")와, 정적 랜덤 액세스 메모리("SRAMs")나 동적 랜덤 액세스 메모리("DRAMs") 중 어느 한쪽일 수 있는 랜덤 액세스 메모리("RAMs")를 포함하는 다양한 형태의 메모리 디바이스들이 상업적으로 이용되고 있다. 또한, 다양한 DRAM 형태들이 사용 가능하며, 더 많은 것들이 개발되고 있다. 예로서, 비동기 DRAM들, 동기 DRAM들("SDRAMs") 및 비디오 그래픽 DRAM들이 현재 사용 가능하고 동기 링크 DRAM들("SLDRAMs") 및 램버스 디램(RAMBUSDRAM: "RDRAMs")이 조만간 사용 가능할 것이다.
종래의 메모리 디바이스들을 테스팅할 때 발생되는 문제들에 대한 하기의 설명이 SDRAM에 관련하여 이런 문제점들을 집중적으로 다루겠지만, 다른 형태들의 메모리 디바이스들에도 다양한 정도들로 이들 및 유사한 문제점들이 존재하고 있다. 마찬가지로, 공개된 본 발명의 실시예를 사용하여 이들 문제점들에 대한 해결책들은 SDRAM에 관련하여 설명되지만, 이들은 다른 형태들의 메모리 디바이스들에도 적용가능한 것이 이해될 것이다.
본 발명의 공개된 실시예들을 사용하여 경감될 수 있는 문제점들을 보여주는 종래의 SDRAM(10)의 일예가 도 1에 도시되어 있다. SDRAM(10)은 어드레스 버스(14) 상의 행 어드레스 또는 열 어드레스 중 어느 한쪽을 수신하는 어드레스 레지스터(12)를 포함한다. 상기 어드레스 버스(14)는 일반적으로 메모리 제어기(도 1에는 도시되어 있지 않음)에 연결된다. 행 어드레스는 어드레스 레지스터(12)에 의해 초기에 수신되며, 행 어드레스 멀티플렉서(18)에 적용된다. 행 어드레스 멀티플렉서(18)는 행 어드레스를 행 어드레스의 일부를 형성하는 뱅크 어드레스 비트(BA)의 상태에 의존하여 두 개의 메모리 뱅크들(20, 22) 중 어느 한쪽과 연계된 다수의 콤포넌트들에 행 어드레스를 연결한다. 각각 행 어드레스를 저장하는 행 어드레스 래치(30)와, 저장된 행 어드레스의 함수로서 그 각 어레이(20 또는 22)에 다양한 행 신호들을 적용하는 행 디코더(32)는 각각 메모리 뱅크들(20, 22)과 관련된다. 또한, 행 어드레스 멀티플렉서(18)는 어레이들(20, 22) 내의 메모리 셀들을 리프레쉬하기 위해 행 어드레스들을 행 어드레스 래치들(30)에 연결한다. 행 어드레스들은 리프레쉬 제어기(42)에 의해 제어되는 리프레쉬 카운터(40)에 의해 리프레쉬를 목적으로 발생된다.
행 어드레스가 어드레스 레지스터(12)에 적용되고, 행 어드레스 래치들(30) 중 하나에 저장된 이후에, 열 어드레스가 어드레스 레지스터(12)에 적용된다. 어드레스 레지스터(12)는 열 어드레스를 열 어드레스 래치(50)에 연결한다. SDRAM(10)의 동작 모드에 따라서, 열 어드레스는 버스트 카운터(52)를 통해 열 어드레스 버퍼(56)에 연결되거나, 또는 버스트 카운터(52)에 연결되고, 버스트 카운터가 어드레스 레지스터(12)에 의해 출력된 열 어드레스에서 시작하는 열 어드레스 버퍼(56)에 열 어드레스들의 시퀀스를 적용한다. 이 경우에, 열 어드레스 버퍼(56)는 열 어드레스를 열 디코더(58)에 적용하고, 이는 다양한 행 신호들을 각 열 회로들(60, 62)에 적용하며, 상기 행 회로 각각은 감도 증폭기들(sense amplifier)와 연계된 회로들을 포함한다.
열 회로들(60, 62)은 각각의 어레이들(20, 22)로부터 데이터를 수신하고, 상기 데이터를 데이터 출력 레지스터(70)에 연결하며, 상기 데이터 출력 레지스터는 상기 데이터를 데이터 버스(72)에 적용한다. 상기 어레이들(20, 22) 중 하나에 기록될 데이터는 데이터 버스(72)로부터 데이터 입력 레지스터(74)를 통해 열 회로들(60, 62)로 연결되며, 이곳에서, 이는 각각 상기 어레이들(20, 22) 중 하나로 전달된다. 마스크 레지스터(76)가 사용되어, 어레이들(20, 22)로부터 판독될 데이터를 각각 선택적으로 마스킹에 의한 것처럼, 열 회로들(60, 62) 내로 그리고, 그 외측으로 데이터 흐름을 선택적으로 변경하기 위하여 사용될 수 있다.
상술한 SDRAM(10)의 동작은 제어 버스(79) 상에 수신된 고위 명령 신호들(high level command signal)에 응답하는 명령 디코더(78)에 의해 제어된다. 통상적으로 메모리 제어기(도 1에는 도시되지 않음)에 의해 발생되는 이들 고위 명령 신호들은 클록 활성화 신호(CKE*), 클록 신호(CLK), 칩 선택 신호(CS*), 기록 활성화 신호(WE*), 행 어드레스 스트로브 신호(RAS*) 및 열 어드레스 스트로브 신호(CAS*)이며, 여기서 "*"는 액티브 로우(active low)로서의 신호를 나타낸다. 그러나, 다른 고위 명령 신호들이 사용될 수 있다. 어떠한 경우이든지, 명령 디코더(78)는 각각의 고위 명령 신호들에 의해 나타내어진 기능(예로서, 판독 또는 기록)을 수행하도록 고위 명령 신호들에 응답하여 명령 신호의 시퀀스를 발생시킨다.
또한, SDRAM(10)은 VPP와, VCCR1, 및 VCCR2를 포함하는 다양한 조정된 전압들을 공급하는 내부 전압 조정기(80)을 포함한다. VPP는 통상적으로 외부 공급 전압(VCCX)의 크기(magnitude)보다 큰 크기를 가지는 "펌핑된(pumped)" 전압이며, 어레이들(20, 22)을 위한 워드라인 전압들(wordline voltage)을 발생하고, 데이터 출력 레지스터(70)에 전력을 공급하기 위해 사용된다. 그러나, SDRAM(10)의 기판을 바이어스하기(bias) 위해 사용되도록 음의 펌핑된 전압(VBB)도 발생될 수 있다. 상기 전압 VCCR1은 통상적으로 어레이들(20, 22)에 전력을 인가하기 위해 사용되는 조정된 전압이며, VCCR2는 통상적으로 SDRAM(10) 내의 다른 회로에 전력을 인가하기 위해 사용되는 조정된 전압이다.
내부 전압 조정기(80)가 도 2에 추가로 상세히 도시되어 있다. 전압 조정기(80)는 세 개의 내부 전압 조정기 회로들(90, 92, 94)을 포함하고, 이들 각각은 외부 전력 공급 전압(VCCX)에 의해 전력을 공급 받는다. 전압 조정기 회로들(90, 92, 94)은 서로 동일하며, 따라서, 동일한 성능 특성들을 가진다. 또한, 전압 조정 회로들(90, 92, 94) 각각은 기준 전압 발생기(reference voltage generator)(96)에 연결되며, 이는 전압 조정기 회로들(90, 92, 94)에 공용 기준 전압(VREF)를 공급한다. 후술될 특성들을 가지는 기준 전압 회로(96)의 디자인은 당업자의 능력 안에 있다. 따라서, 단순화를 위해, 기준 전압 회로(96)의 특정 디자인만이 설명된다.
전압 조정기 회로(90)는 조정된 전압(VCCR1)을 발생하고, 이는 상술된 바와 같이, 어레이들(20, 22)에 전력을 공급한다. 유사하게, 전압 조정기 회로(92)는 조정된 전압 VCCR2를 발생하며, 이는 SDRAM(10) 내의 다른 회로에 전력을 공급한다. 마지막으로, 전압 조정기 회로(94)는 조정된 전압 VCCR3를 발생하며, 이는 종래의 충전 펌프들(charge pump; 98)로 전력을 공급한다. 일반적으로 각 펌핑된 공급 전압에 대하여 전체적으로 분리된 회로들(미도시)인 충전 펌프들(98)은 상술된 바와 같이 사용될 수 있는 양의 펌핑된 공급 전압(VPP)과, 상술된 바와 같이 SDRAM(10)의 기판을 바이어스하기 위해 사용되는 음의 전압(VBB)을 발생시킨다.
상기 조정기 회로들(90, 92, 94)의 성능 특성이 도 3에 도시되어 있으며, 여기서, 조정된 출력 전압(VCCR)은 x축상에 그려진 외부 공급 전압(VCCX)의 함수로서 y축상에 도시되어 있다. 도 3에 도시된 바와 같이, 조정된 출력 전압(VCCR)은 조정기 회로들(90, 92, 94)이 약 2 볼트에서 조정되기 시작할 때까지 외부 공급 전압(VCCX)과 함께 선형적으로 증가한다. 그후, 외부 공급 전압(VCCX)이 지속적으로 증가할 때, 조정된 출력 전압(VCCR)은 일정하게 유지된다. 그러나, 조정기 회로들(90, 92, 94)은 단지 공급 전압들의 제한된 범위에 걸쳐 출력 전압(VCCR)을 조정할 수 있을 뿐이다. 외부 공급 전압(VCCX)이 약 4볼트에 도달할 때, 조정기 회로들(90, 92, 94)로부터의 출력 전압은 스트레스 테스팅을 수행하기 위해 VCCX와 함께 선형적으로 증가하기 시작한다. 또한, 조정기 회로들(90, 92, 94)이 외부 공급 전압(VCCX)이 4 볼트 이상일 때 조정을 할 수 있다고 하더라도, 외부 공급 전압(VCCX)이 4볼트를 초과하였을 때, 외부 공급 전압(VCCX)과 함께 기준 전압(VREF)이 증가한다면, 이들은 여전히 도 3에 도시된 바와 같이 수행한다.
조정기 회로들(90, 92, 94)의 성능 특성들은 외부 공급 전압(VCCX)이 통상적으로 조정기 회로들(90, 92, 94)의 동작 범위 이내에서 유지되기 때문에, SDRAM(10)의 정상 작동 동안 문제가 발생하지 않는다. 그러나, 이들 성능 특성들은 후술되는 바와 같이, SDRAM(10)의 테스팅 동안 문제를 발생시킨다.
또한, 조정기 회로들(90, 92, 94)의 정상 동작 범위를 넘어선 외부 공급 전압(VCCX)에서 SDRAM(10)을 테스팅할 때도 곤란할 수 있다. 특히, 펌핑된 전압(VPP)이 통상적으로 충전 펌프들(98)로 전력을 공급하는 조정된 출력 전압(VCCR3)보다 크고 직접적으로 비례하는 전압이기 때문에, 조정된 출력 전압(VCCR3)이 증가할 때, 충전 펌프(98)에 존재하는 전압이 매우 커질 수 있다. 비록, 다른 조정된 출력 전압들(VCCR1, VCCR2)이 조정기 회로들(90, 92, 94)의 정상 동작 범위 위에서 외부 공급 전압(VCCX)에 비례하지만, VCCR1과 VCCR2가 일반적으로 VCCX보다 작기 때문에, 출력 전압들(VCCR1, VCCR2)에 의해 전력 공급되는 회로 내에 존재하는 전압들은 비교적 낮다. 외부 공급 전압(VCCX)이 조정기 회로들(90, 92, 94)의 정상 동작 범위를 초과하여 증가될 때, 공급 전압의 크기의 2-3배일 수 있는 충전 펌프(98)내에 존재하는 결과적인 고전압들은 어레이들(20, 22)과 SDRAM(10) 내의 다른 회로가 동작을 지속한다 하더라도 충전 펌프(98)에 손상을 입힐 수 있다. 조정기 회로들(90, 92, 94)의 성능 특성의 결과로서, 적절한 높은 외부 공급 전압들(VCCX)에서 SDRAM(10)을 스트레스 테스트하는 것은 실용적이지 못할 수 있다.
조정기 회로들(90, 92, 94)이 동일한 크기를 가지는 출력 전압들(VCCR1, VCCR2, VCCR3)을 발생시킬 때를 설명한다. 그러나, 상술한 문제점은 조정기 회로들(90, 92, 94)이 상이한 크기들을 가지는 조정된 출력 전압들(VCCR1, VCCR2, VCCR3)을 출력하도록 조절되거나, 조정된 출력 전압들(VCCR1, VCCR2 및 VCCR3)중 일부가보다 낮은 전압으로 스케일링되더라도 상술한 문제점은 지속적으로 존재한다. 예로서, 조정기 회로들(90, 92, 94)의 정상 동작 범위 내의 외부 공급 전압(VCCX)이 SDRAM(10)에 인가될때, 조정기 회로(90)이 1.5V의 출력 전압(VCCR1)을 발생하고, 조정기 회로(94)가 3V의 출력 전압(VCCR3)을 발생하는 것으로 가정한다. 외부 공급 전압(VCCX)이 정상 동작 범위를 초과하여 1볼트 상승될 때, 조정기 회로(90)은 2.5 볼트의 출력 전압(VCCR1)을 발생하고, 조정기 회로(94)는 4볼트의 출력 전압(VCCR3)을 발생시킨다. 어레이들(20, 22)이 2.5볼트의 조정된 출력 전압 VCCR1에서 손상받지 않고 동작을 지속한다 하더라도, 이 4볼트의 조정된 전압 VCCR3은 충전 펌프(98)를 손상시킬 수 있다.
따라서, SDRAM(10) 및 다른 다양한 DRAM들을 포함하는 메모리 디바이스들의 콤포넌트에 조정된 전압을 공급하기 위한 개선된 방법 및 장치가 필요하다.
본 발명의 일 양태에 따라서, 상기 내부 전압 조정기가 메모리 셀들의 어레이와 충전 펌프를 구비한 메모리 디바이스에 전력을 공급한다. 상기 내부 전압 조정기는 외부 공급 전압을 수신하도록 적용되어 각 조정된 출력 전압들을 발생하도록 작동하는 둘 이상의 조정기 회로들을 포함한다. 제 1 조정기 회로는 제 1 조정된 출력 전압을 메모리 셀 어레이에 공급하고, 제 2 조정기 회로는 제 2 조정된 출력 전압을 충전 펌프에 공급한다. 제 1 조정기 회로는 외부 공급 전압의 제 1 함수로서 제 1 조정된 출력 전압을 발생하고, 제 2 조정기 회로는 제 1 함수와는 다른, 외부 공급 전압의 제 2 함수로서 제 2 조정된 출력 전압을 발생시킨다. 동작시, 외부 공급 전압이 미리 정해진 전압보다 작은 크기를 가질 때, 상기 제 1 조정기 회로는 어레이의 적어도 일부에 제 1 전압으로 전력을 공급한다. 외부 공급 전압이 미리 정해진 전압보다 클 때, 제 1 조정기 회로는 제 1 전압의 크기보다 큰 크기를 가지는 전압으로 상기 어레이에 전력을 공급한다. 대조적으로, 제 2 전압 조정기는 외부 공급 전압이 미리 정해진 전압보다 작은 크기를 가질 때와, 또한, 외부 공급 전압이 미리 정해진 전압보다 큰 크기를 가질 때 모두 제 2 전압으로 충전 펌프에 전력을 공급한다. 결과적으로, 충전 펌프에 공급되는 전력의 전압을 상승시키지 않고 외부 전압을 상승시킴으로써, 어레이에 공급되는 전력의 전압이 상승될 수 있다.
도 1은 종래의 메모리 디바이스의 블록도.
도 2는 도 1의 메모리 디바이스의 다양한 콤포넌트들에 조정된 전력을 공급하기 위한 종래의 시스템의 블록도.
도 3은 기준 전압 또는 입력 전력 전압의 함수로서 도 2의 시스템에 의해 발생된 전압을 도시하는 그래프.
도 4는 도 1의 메모리 디바이스의 다양한 콤포넌트들에 조정된 전압을 공급하기 위한 본 발명의 일 실시예의 블록 다이어그램.
도 5a 및 도 5b는 외부 공급 전압의 함수로서 도 4에 도시된 본 발명의 실시예에 의해 발생된 전압을 도시하는 그래프.
도 6은 도 1의 메모리 디바이스내의 다양한 콤포넌트들에 조정된 전력을 공급하기 위한 본 발명의 다른 실시예의 블록 다이어그램.
도 7은 메모리 디바이스내의 콤포넌트들에 조정된 전력을 공급하기 위한 본 발명의 시스템의 실시예를 포함한 도 1의 메모리 디바이스를 포함하는 컴퓨터 시스템의 블록도.
본 발명에 따른 내부 전압 조정기(80')의 일 실시예가 도 4에 도시되어 있다. 전압 조정기(80')는 전압 조정기(80) 대신에 SDRAM(10)(도1)에 사용될 수 있다. 상기 전압 조정기(80')는 도 4에 도시된 바와 같이, 전압 조정기(80)와 마찬가지로, 세 개의 동일한 전압 조정 회로들(100, 102, 104)을 포함한다. 상기 전압 조정기 회로(100)는 어레이들(20, 22)에 전력을 공급하는 제어된 출력 전압(VCCR1)을 발생시킨다. 조정기 회로 102는 SDRAM(10) 내의 다른 회로에 전력을 공급하는 조정된 출력 전압(VCCR2)을 발생시킨다. 상기 조정기 회로(104)는 충전 펌프(98)에 전력을 공급하는 조정된 출력 전압(VCCR3)을 발생시킨다. 충전 펌프들(98)은 펌핑된 출력 전압(Vpp) 및 기판 바이어스 전압(VBB)을 생성한다.
도 2의 내부 전압 조정기(80)와는 달리, 도 4에 도시된 내부 전압 조정기(80')의 실시예는 각 조정기 회로들(100, 102, 104)에 대한 각각의 기준 전압 발생기들(110, 112, 114)을 포함한다. 따라서, 상기 기준 전압 발생기(110)가 기준 전압 VREF1을 상기 전압 조정기 회로(100)에 인가하고, 상기 기준 전압 발생기(112)가 기준 전압 VREF2를 전압 조정기 회로 102에 인가하며, 기준 전압 발생기(114)가 기준 전압 VREF3을 전압 조정기 회로(104)에 적용한다.보다 상세히 후술될 바와 같이, 조정기 회로(104)에 인가되는 기준 전압(VREF3)은 다른 조정기 회로들(100, 102) 중 적어도 하나 적용되는 기준 전압(VREF1, VREF2)과는 다를 수 있다. 특히, 상기 조정기 회로(104)에 적용된 기준 전압(VREF3)이 다르기 때문에, 조정기 회로(104)의 성능 특성이 다를 수 있다. 상술한 바와 같이, 본 명세서에 기술된 특성들을 가진 기준 전압 회로들(110, 112, 114)은 당업자들에게 널리 공지된 것이다. 따라서, 간략화를 위해, 특정 기준 전압 회로들에 관한 설명은 생략한다.
도 4의 내부 전압 조정기(80')의 동작을 도 5a 및 도 5b를 참조로 설명한다. 도 5a에 도시된 바와 같이, 상기 조정기 회로(104)는 기준 전압(VREF3)이 1.5볼트에 도달할 때까지 외부 공급 전압(VCCX)과 함께 선형적으로 증가하는 기준 전압(VREF3)을 수신한다. 또한, 조정된 출력 전압(VCCR3)도 조정된 출력 전압(VCCR3)이 3볼트에 도달할때까지 기준 전압(VREF3)의 비율의 두배의 비율로 외부 공급 전압(VCCX)과 함께 선형적으로 증가한다. 그 후, 상기 기준 전압(VREF3)은 외부 공급 전압(VCCX)이 증가를 지속할 때 1.5볼트에서 일정하게 유지된다. 기준 전압(VREF3)의 일정한 값은 조정된 출력 전압(VCCR3)이 마찬가지로 3볼트로 남아있게 한다. 결과적으로, 외부 공급 전압(VCCX)이 정상 동작 범위를 초과하여, 예로서, 5볼트로 상승할 때에도, 조정된 출력 전압(VCCR3)은 3볼트로 남아있으며, 그에 의해, 과잉 전압이 충전 펌프(98)에 인가되는 것을 방지한다.
어레이들(20, 22)에 전력을 공급하는 조정기 회로(100)는 외부 공급 전압(VCCX)이 초기에 증가할 때 조정기 회로(104)와 유사한 방식으로 동작한다. 그러나, 기준 전압(VREF1)이 기준 전압(VREF1)이 1.25볼트에 도달하였을 때, 기준 전압(VREF1)이 더 이상 외부 공급 전압(VCCX)과 함께 증가하지 않는다. 유사하게, 조정된 출력 전압 (VCCR1)도 조정된 출력 전압(VREF1)이 2.5볼트에 도달하였을 때, 더 이상 외부 공급 전압(VCCX)과 함께 선형적으로 증가하지 않는다. 기준 전압(VREF1)과 조정된 출력 전압(VCCR1)은 외부 공급 전압(VCCX)이 4볼트에 도달할 때까지 일정하게 유지된다. 그 후, 기준 전압(VREF1)은 외부 공급 전압(VCCX)의 비율의 절반으로 선형적으로 증가한다. 결과적으로, 외부 공급 전압(VCCX)이 4볼트 위로 증가될 때 조정된 출력 전압(VCCR1)이 외부 공급 전압(VCCX)과 함께 선형적으로 증가한다.
외부 공급 전압(VCCX)이 정상 동작 범위를 초과하여, 예로서, 5볼트로 증가될때의 예를 사용하여 도 4의 조정기(80')의 장점을 설명한다. 5볼트의 외부 공급 전압(VCCX)에서, 상기 조정기 회로(104)는 도 5a에 도시된 바와 같이 외부 공급 전압(VCCX)이 정상 동작 범위에 있는 것과 동일하게 충전 펌프(98)로 3볼트의 조정된 출력 전압(VCCR3)을 계속 적용한다.
대조적으로, 도 5b에 도시된 바와 같이, 상기 조정기 회로(100)는 외부 공급 전압(VCCX)이 그 정상 동작 범위로부터 5 볼트로 증가할 때, 2.5볼트로부터 3.5볼트로 증가하는, 조정된 출력 전압(VCCR1)을 어레이들(20, 22)에 적용한다. 결과적으로, 내부 전압 조정기(80')는 충전 펌프(98)에 과도한 전압을 적용하지 않고 정상적으로 사용될 때보다 높은 전압에서 어레이들(20, 22)에 스트레스를 줄 수 있다. 따라서, 상기 조정기(80')는 외부 공급 전압(VCCX)의 정상 범위를 초과하는 전압으로 SDRAM(10)을 스트레스 테스트할 때, 도 2 및 도 3을 참조로 상술한 문제점을 회피한다.
도 4의 내부 전압 조정기(80')가 세 개의 분리된 조정기 회로들(100, 102, 104)을 사용하고 있지만, 펌핑된 전압(VPP)을 발생하는 충전 펌프(98)에 전력을 공급하기 위해, 분리된 조정기 회로가 제공되는 한,보다 적은 수 또는보다 많은 수의 조정기 회로들이 사용될 수 있다. 따라서, 예로서, 조정기 회로(104)는 충전 펌프(98)에 전력을 공급할 수 있고, 조정기 회로(100)는 SDRAM(10) 내의 다른 회로들 모두와 어레이들(20, 22)에 전력을 공급할 수 있다. 이 실시예를 사용하면, 조정기 회로(102)는 불필요하다. 또한, 비록 조정기 회로들(100, 102, 104)의 특정 성능 특성들을 도 4, 도 5a 및 도 5b를 참조로 설명하였지만, 다른 성능 특성들을 가지는 조정기 회로에도 사용될 수 있다.
본 발명에 따른 내부 전압 조정기의 다른 실시예가 도 6에 도시되어 있다. 내부 전압 조정기(80")는 도 2의 종래의 전압 조정기(80)에서와 동일한 형상을 가지고 있다. 그러나, 상기 전압 조정기(80")는 도 2의 조정기(80)에 사용되는 조정기 회로들(90, 92, 94)과는 다른 조정기 회로들(120, 122, 124)을 사용한다는 점이 서로 다르며, 따라서, 동일한 성능 특성을 가지지는 않는다. 대신, 충전 펌프(98)에 전력을 공급하는 조정기 회로(124)는 어레이들(20, 22)에 전력을 공급하는 조정기 회로(120)와는 다르며, 또한, SDRAM(10)의 다른 회로에 전력을 공급하는 조정기 회로(122)와도 다른 것이 바람직하다. 따라서, 비록 조정기 회로들(120, 122, 124)이 모두 공용 기준 전압 발생기(128)로부터 동일한 기준 전압(VREF)을 수신하지만, 조정기 회로(124)의 성능 특성들은 외부 공급 전압(VCCX)이 그 정상 동작 범위 주변에서 증가될 때, 조정기 회로(120)에 의해 발생된 조정된 출력 전압(VCCR1)과는 다른 조정된 출력 전압(VCCR3)을 발생하게 한다. 예로서, 조정기 회로(124)는 도 5a에 도시된 성능 특성들을 갖도록 설계될 수 있다. 유사하게, 상기 조정기 회로(120)는 도 5b에 도시된 성능 특성들을 갖도록 설계될 수 있다. 이들 특성들을 가진 조정기 회로들(120, 122, 124)의 설계는 당업자들이 용이하게 수행할 수 있는 일이다. 따라서, 단순화를 위해, 특성 조정기 설계들에 대한 설명은 생략한다.
도 4의 내부 전압 조정기(80')와 마찬가지로, 도 6의 전압 조정기(80")는 본 발명의 개념으로부터 벗어나지 않고 다소 변형될 수 있다. 예로서, 조정기 회로(120)는 어레이들(20, 22)와 SDRAM(10)의 다른 회로에 전력을 공급하도록 사용될 수 있으며, 따라서, 조정기 회로(122)는 불필요해지게 된다. 또한, 하나 이상의 조정기 회로들(120, 122, 124)은 제너 다이오드(미도시; zener diode) 같은 내부 전압 조정 콤포넌트를 포함할 수 있고, 따라서, 외부 기준 전압(VREF)이 불필요해지게 된다.
도 7은 도 4의 전압 조정기(80') 또는 도 6의 전압 조정기(80")를 포함하는 도 1의 SDRAM(10)을 포함하는 컴퓨터 시스템(200)의 블록도이다. 컴퓨터 시스템(200)은 특정 연산들 또는 임무들을 수행하기 위해 특정 소프트웨어를 실행하는 것 같은 다양한 연산 기능들을 수행하기 위한 프로세서(202)를 포함한다. 상기 프로세서(202)는 일반적으로 어드레스 버스, 제어 버스 및 데이터 버스를 포함하는 프로세서 버스(204)를 포함한다. 부가적으로, 상기 컴퓨터 시스템(200)은 키보드나 마우스 같은 프로세서(202)에 연결되어 운용자가 컴퓨터 시스템(200)과 인테페이스를 형성할 수 있게 하는 하나 이상의 입력 디바이스(214)를 포함한다. 통상적으로, 상기 컴퓨터 시스템(200)은 프로세서(202)에 연결된 하나 이상의 출력 디바이스들(216)을 포함하며, 이들 출력 디바이스들은 통상적으로 프린터 또는 비디오 단자이다. 또한, 하나 이상의 데이터 저장 디바이스(218)도 일반적으로 프로세서(202)에 연결되어 데이터를 저장하거나 외부 저장 매체(미도시)로부터 테이터를 검색한다. 통상적인 저장 디바이스들(218)의 예는 하드 및 플로피 디스크, 테이프 카세트 및 콤펙트 디스크 판독 전용 메모리(CD-ROMs)를 포함한다. 또한, 상기 프로세서(202)는 일반적으로 정적 랜덤 액세스 메모리("SRAM")인 캐시 메모리(226)와, SDRAM(10)에 메모리 제어기(230)를 통해 연결되어 있다. 상기 메모리 제어기(230)는 통상적으로 제어 버스(79)와 어드레스 버스(14)를 포함하고, 이들은 SDRAM(10)에 연결되어 있다. 상기 SDRAM(10)의 데이터 버스(72)는 메모리 제어기(230)를 통해 직접적으로(미도시) 또는 미리 정해진 다른 수단에 의해 프로세서 버스(204)에 연결될 수 있다.
따라서, 본 발명에 따른 전압 조정기들은 SDRAM(10) 내의 충전 펌프에 손상을 주지 않고 비교적 높은 전압으로 어레이들을 스트레스 테스트할 수 있으면서, SDRAM(10)의 내부 콤포넌트에 조정된 전력을 공급할 수 있다. 상술한 바와 같이, 비록 본 발명의 전압 조정기들을 SDRAM(10)에 관련하여 설명하였지만, 이는 DRAM들 및 다른 SDRAM들을 포함하는 다른 형태의 메모리 디바이스들에도 사용될 수 있다.
상술한 바로부터, 예시를 위해, 본 발명의 특정 실시예를 본 명세서에서 설명하였지만, 본 발명의 개념과 범위로부터 벗어나지 않고 다양한 변형이 이루어질 수 있다. 따라서, 본 발명은 첨부된 청구범위에 의해서만 한정된다.

Claims (33)

  1. 메모리 셀들의 어레이와 충전 펌프를 가진 메모리 디바이스를 위한 내부 전압 조정기(regulator)에 있어서,
    외부 공급 전압을 수신하도록 적응되고, 각각의 조정된 출력 전압들을 발생하도록 동작하는 복수의 조정기 회로들을 포함하고,
    상기 복수의 조정기 회로들 중 제 1 조정기 회로는 상기 메모리 셀들의 어레이에 연결되어 상기 메모리 셀들의 어레이에 제 1 조정된 출력 전압을 공급하고, 제 2 조정기 회로는 상기 충전 펌프에 연결되어 상기 충전 펌프에 제 2 조정된 출력 전압을 공급하며,
    상기 제 1 조정기 회로는 상기 외부 공급 전압의 제 1 함수로서 상기 제 1 조정된 출력 전압을 발생하도록 구성되고, 상기 제 2 조정기 회로는 상기 외부 공급 전압의 제 2 함수로서 상기 제 2 조정된 출력 전압을 발생하도록 구성되며,
    상기 제 1 함수는 상기 제 2 함수와 상이한, 내부 전압 조정기.
  2. 제 1 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 제 1 조정된 출력 전압의 크기를 증가시키도록 구성되며,
    상기 제 2 전압 조정기는 상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 내부 전압 조정기.
  3. 제 1 항에 있어서, 상기 조정기 회로들 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,
    상기 조정기 회로들은 그들 각각의 조정된 출력 전압들의 크기를 그들의 각 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되는, 내부 전압 조정기.
  4. 제 1 항에 있어서, 상기 조정기 회로들 각각은 상기 외부 공급 전압의 크기의 함수로서 상기 각 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 내부 전압 조정기.
  5. 제 1 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 내부 전압 조정기.
  6. 제 1 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리(DRAM)를 포함하는, 내부 전압 조정기.
  7. 제 6 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기의 동적 랜덤 액세스 메모리(SDRAM)를 포함하는, 내부 전압 조정기.
  8. 메모리 셀들의 어레이와 충전 펌프를 갖는 메모리 디바이스를 위한 내부 전압 조정기에 있어서,
    외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서 제 1 조정된 출력 전압을 발생하며, 상기 메모리 셀들의 어레이에 상기 제 1 조정된 출력 전압을 인가하는 상기 제 1 조정기 수단;
    상기 외부 공급 전압을 수신하고, 상기 제 1 함수와는 상이한 외부 공급 전압의 제 2 함수로서 제 2 조정된 출력 전압을 발생하며, 상기 충전 펌프에 상기 제 2 조정된 출력 전압을 인가하는 상기 제 2 조정기 수단을 포함하는, 내부 전압 조정기.
  9. 제 8 항에 있어서,
    상기 제 1 전압 조정기 수단은
    정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단; 및
    상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 증가하는 수단을 포함하며,
    상기 제 2 전압 조정기 수단은
    상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단; 및
    상기 정상 동작 범위를 초과하여 적어도 어느 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단을 포함하는, 내부 전압 조정기.
  10. 제 8 항에 있어서, 상기 제 1 및 상기 제 2 조정기 수단 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,
    상기 조정기 수단들 각각은 그들 각각의 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 그들의 각각의 조정된 출력 전압들의 크기를 조정하는 수단을 포함하는, 내부 전압 조정기.
  11. 제 8 항에 있어서, 상기 제 1 및 상기 제 2 조정기 수단들 각각은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 수단을 포함하는, 내부 전압 조정기.
  12. 제 8 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 수단을 더 포함하는, 내부 전압 조정기.
  13. 제 8 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리를 포함하는, 내부 전압 조정기.
  14. 제 13 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기의 동적 랜덤 액세스 메모리를 포함하는, 내부 전압 조정기.
  15. 메모리 디바이스에 있어서,
    행 어드레스와 열 어드레스에 의해 정해진 위치에 데이터를 저장하도록 적응된 적어도 하나의 메모리 셀들의 어레이;
    상기 행 어드레스를 수신 및 디코딩하고, 제 1 명령 신호에 응답하여 상기 행 어드레스에 대응하는 메모리 셀들의 행을 선택하도록 적응된 행 어드레스 회로;
    제 2 명령 신호에 응답하여 상기 열 어드레스에 대응하는 상기 선택된 행 내의 상기 메모리 셀들 중 하나로부터 데이터를 수신하거나 또는 그에 데이터를 인가하도록 적응된 열 어드레스 회로;
    제 3 명령 신호에 응답하여 외부 단자와 상기 열 어드레스 회로 사이에 데이터를 연결하도록 적응된 데이터 경로 회로;
    적어도 하나의 메모리 셀들의 어레이 또는 데이터 경로 중 어느 한쪽의 적어도 일부에 전력을 공급하기 위해 펌핑된 전압을 발생하도록 구성된 충전 펌프와,
    외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서, 상기 적어도 하나의 메모리 셀들의 어레이에 전력을 공급하기 위해 사용되는 제 1 조정된 출력 전압을 발생하도록 적응된 제 1 조정기 회로; 및
    상기 외부 공급 전압을 수신하고 상기 제 1 함수와는 상이한 상기 외부 공급 전압의 제 2 함수로서, 상기 충전 펌프에 전력을 공급하기 위해 사용되는 제 2 조정된 출력 전압을 발생하도록 적응된 제 2 조정기 회로를 포함하는, 메모리 디바이스.
  16. 제 15 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 증가시키도록 구성되며,
    상기 제 2 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 메모리 디바이스.
  17. 제 15 항에 있어서, 상기 조정기 회로들은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,
    상기 조정기 회로들은 그들의 각각의 조정된 출력 전압들의 크기를 그들의 각각의 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되어 있는, 메모리 디바이스.
  18. 제 15 항에 있어서, 상기 각 조정기 회로들은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 메모리 디바이스.
  19. 제 15 항에 있어서, 메모리 어레이와 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 메모리 디바이스.
  20. 제 15 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리인, 메모리 디바이스.
  21. 제 20 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기 동적 랜덤 액세스 메모리를 포함하는, 메모리 디바이스.
  22. 컴퓨터 시스템에 있어서,
    프로세서 버스를 갖는 프로세서;
    데이터가 상기 컴퓨터 시스템 내로 입력되도록 하는 상기 프로세서 버스를 통해 상기 프로세서에 연결된 입력 디바이스;
    데이터가 상기 컴퓨터 시스템으로부터 출력되도록 하는 프로세서 버스를 통해 상기 프로세서에 연결된 출력 디바이스; 및
    상기 프로세서 버스에 연결된 메모리 디바이스를 포함하며,
    상기 메모리 디바이스는
    행 어드레스와 열 어드레스에 의해 정해진 위치에 데이터를 저장하도록 적응된 적어도 하나의 메모리 셀들의 어레이;
    상기 행 어드레스를 수신 및 디코딩하고, 제 1 명령 신호에 응답하여 상기 행 어드레스에 대응하는 메모리 셀들의 행을 선택하도록 적응된 행 어드레스 회로;
    제 2 명령 신호에 응답하여 상기 열 어드레스에 대응하는 상기 선택된 행 내의 상기 메모리 셀들 중 하나로부터 데이터를 수신 또는 그에 데이터를 인가하도록 적응된 열 어드레스 회로;
    제 3 명령 신호에 응답하여 외부 단자와 상기 열 어드레스 회로 사이에 데이터를 연결하도록 적응된 데이터 경로 회로;
    적어도 하나의 메모리 셀들의 어레이 또는 데이터 경로 중 어느 한쪽의 적어도 일부에 전력을 공급하기 위해 펌핑된 전압을 발생하도록 구성된 충전 펌프;
    외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서, 적어도 하나의 메모리 셀들의 어레이에 전력을 공급하기 위해 사용되는 제 1 조정된 출력 전압을 발생하도록 적응된 제 1 조정기 회로; 및
    상기 외부 공급 전압을 수신하고 상기 제 1 함수와는 상이한 외부 공급 전압의 제 2 함수로서, 상기 충전 펌프에 전력을 공급하기 위해 사용되는 제 2 조정된 출력 전압을 발생하도록 적응된 제 2 조정기 회로를 포함하는, 컴퓨터 시스템.
  23. 제 22 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 출력 전압의 크기를 증가시키도록 구성되며,
    상기 제 2 전압 조정기는 상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 컴퓨터 시스템.
  24. 제 22 항에 있어서, 상기 조정기 회로들 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,
    상기 조정기 회로들은 그들의 각각의 조정된 출력 전압들의 크기를 그 각 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되는, 컴퓨터 시스템.
  25. 제 22 항에 있어서, 각각의 상기 조정기 회로들은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 컴퓨터 시스템.
  26. 제 22 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 컴퓨터 시스템.
  27. 제 22 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리인, 컴퓨터 시스템.
  28. 제 27 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기 동적 랜덤 액세스 메모리를 포함하는, 컴퓨터 시스템.
  29. 외부 공급 전압에 의해 전력이 공급되는 공용 집적 회로 내에 제조된 메모리 셀들의 어레이와 충전 펌프에 전력을 공급하고 테스팅하는 방법에 있어서,
    상기 외부 공급 전압이 미리 정해진 전압보다 작은 크기를 가질 때, 제 1 전압으로 상기 어레이의 적어도 일부에 전력을 공급하는 단계;
    상기 외부 공급 전압이 상기 미리 정해진 전압보다 큰 크기를 가질 때, 상기 제 1 전압의 크기보다 큰 크기를 가지는 전압으로 상기 어레이의 적어도 일부에 전력을 공급하는 단계;
    상기 외부 공급 전압이 상기 미리 정해진 전압보다 작은 크기를 가질 때, 제 2 전압으로 상기 충전 펌프에 전력을 공급하는 단계; 및
    상기 외부 공급 전압이 미리 정해진 전압보다 큰 크기를 가질 때, 실질적으로 상기 제 2 전압으로 상기 충전 펌프에 전력을 공급하는 단계를 포함하는, 방법.
  30. 제 29 항에 있어서, 상기 제 1 및 상기 제 2 전압들은 서로 상이한, 방법.
  31. 제 29 항에 있어서, 상기 미리 정해진 전압은 상기 집적 회로의 상기 정상 동작 범위보다 큰 크기를 가지는 전압을 포함하는, 방법.
  32. 제 29 항에 있어서, 상기 집적 회로는 메모리 디바이스를 포함하는, 방법.
  33. 제 32 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리를 포함하는, 방법.
KR1020027002859A 1999-09-01 2000-08-31 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 KR100738828B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/388,126 1999-09-01
US09/388,126 US6219293B1 (en) 1999-09-01 1999-09-01 Method and apparatus for supplying regulated power to memory device components

Publications (2)

Publication Number Publication Date
KR20020043572A KR20020043572A (ko) 2002-06-10
KR100738828B1 true KR100738828B1 (ko) 2007-07-13

Family

ID=23532816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002859A KR100738828B1 (ko) 1999-09-01 2000-08-31 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치

Country Status (8)

Country Link
US (2) US6219293B1 (ko)
EP (1) EP1218887B1 (ko)
JP (1) JP2003508871A (ko)
KR (1) KR100738828B1 (ko)
AT (1) ATE349059T1 (ko)
AU (1) AU7114700A (ko)
DE (1) DE60032497T2 (ko)
WO (1) WO2001016956A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650589B2 (en) * 2001-11-29 2003-11-18 Intel Corporation Low voltage operation of static random access memory
US6785161B2 (en) 2002-06-28 2004-08-31 Micron Technology, Inc. High voltage regulator for low voltage integrated circuit processes
KR100460459B1 (ko) * 2002-07-30 2004-12-08 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치
US6859408B2 (en) * 2002-08-29 2005-02-22 Micron Technology, Inc. Current limiting antifuse programming path
ITRM20030338A1 (it) * 2003-07-11 2005-01-12 Micron Technology Inc Circuito di generazione e regolazione di alta tensione
TWM241879U (en) * 2003-09-08 2004-08-21 Well Shin Technology Co Ltd Multi-functional adapter
US20050138497A1 (en) * 2003-12-19 2005-06-23 Hassan Mohamed A. Apparatus and method for testing a flash memory unit
US20050149785A1 (en) * 2003-12-19 2005-07-07 Hassan Mohamed A. Apparatus and method for testing a flash memory unit using stress voltages
US6992939B2 (en) * 2004-01-26 2006-01-31 Micron Technology, Inc. Method and apparatus for identifying short circuits in an integrated circuit device
US7702479B2 (en) * 2005-05-12 2010-04-20 International Business Machines Corporation On-board guard-band chamber environment emulator
JP2007133996A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法
KR100872165B1 (ko) * 2006-12-28 2008-12-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102171261B1 (ko) * 2013-12-27 2020-10-28 삼성전자 주식회사 다수의 전압 발생부들을 갖는 메모리 장치
KR102669176B1 (ko) * 2017-01-03 2024-05-27 삼성전자주식회사 누설 전류 감지 장치 및 메모리 장치
US11948625B2 (en) * 2021-09-09 2024-04-02 Winbond Electronics Corporation Systems on chips, memory circuits, and methods for accessing data in a memory circuit directly using a transistor-level operation signal
US11955196B2 (en) * 2022-07-13 2024-04-09 Nanya Technology Corporation Memory device, voltage generating device and voltage generating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592421A (en) 1994-02-25 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446367A (en) * 1993-05-25 1995-08-29 Micron Semiconductor, Inc. Reducing current supplied to an integrated circuit
US5552739A (en) * 1994-02-08 1996-09-03 Micron Technology, Inc. Integrated circuit power supply having piecewise linearity
US5596534A (en) * 1995-06-27 1997-01-21 Micron Technology, Inc. Circuit including DRAM and voltage regulator, and method of increasing speed of operation of a DRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592421A (en) 1994-02-25 1997-01-07 Kabushiki Kaisha Toshiba Semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes

Also Published As

Publication number Publication date
AU7114700A (en) 2001-03-26
EP1218887B1 (en) 2006-12-20
EP1218887A4 (en) 2004-10-13
DE60032497T2 (de) 2007-10-04
US6219293B1 (en) 2001-04-17
JP2003508871A (ja) 2003-03-04
WO2001016956A1 (en) 2001-03-08
US20010012220A1 (en) 2001-08-09
EP1218887A1 (en) 2002-07-03
US6385098B2 (en) 2002-05-07
KR20020043572A (ko) 2002-06-10
DE60032497D1 (de) 2007-02-01
ATE349059T1 (de) 2007-01-15

Similar Documents

Publication Publication Date Title
KR100738828B1 (ko) 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치
US7729192B2 (en) Circuit and method for reducing power in a memory device during standby modes
US7013363B2 (en) Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
KR100300141B1 (ko) 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된동작을 실현하는 반도체 기억 장치
US5804893A (en) Semiconductor device with appropriate power consumption
US5663919A (en) Memory device with regulated power supply control
US20200258567A1 (en) Method of operating memory device and memory device performing the same
JP4043142B2 (ja) メモリデバイス
US6404178B2 (en) Power supply circuit capable of supplying a stable power supply potential even to a load consuming rapidly changing current
US6919756B2 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
US7317657B2 (en) Semiconductor memory device, system with semiconductor memory device, and method for operating a semiconductor memory device
US5260901A (en) Output circuit of semiconductor memory device
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR19990013146A (ko) 리프레시 동작모드시 소비되는 동작전류를 감소시키기 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 13