KR100738828B1 - 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 - Google Patents
메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR100738828B1 KR100738828B1 KR1020027002859A KR20027002859A KR100738828B1 KR 100738828 B1 KR100738828 B1 KR 100738828B1 KR 1020027002859 A KR1020027002859 A KR 1020027002859A KR 20027002859 A KR20027002859 A KR 20027002859A KR 100738828 B1 KR100738828 B1 KR 100738828B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- magnitude
- regulator
- external supply
- supply voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Dc-Dc Converters (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (33)
- 메모리 셀들의 어레이와 충전 펌프를 가진 메모리 디바이스를 위한 내부 전압 조정기(regulator)에 있어서,외부 공급 전압을 수신하도록 적응되고, 각각의 조정된 출력 전압들을 발생하도록 동작하는 복수의 조정기 회로들을 포함하고,상기 복수의 조정기 회로들 중 제 1 조정기 회로는 상기 메모리 셀들의 어레이에 연결되어 상기 메모리 셀들의 어레이에 제 1 조정된 출력 전압을 공급하고, 제 2 조정기 회로는 상기 충전 펌프에 연결되어 상기 충전 펌프에 제 2 조정된 출력 전압을 공급하며,상기 제 1 조정기 회로는 상기 외부 공급 전압의 제 1 함수로서 상기 제 1 조정된 출력 전압을 발생하도록 구성되고, 상기 제 2 조정기 회로는 상기 외부 공급 전압의 제 2 함수로서 상기 제 2 조정된 출력 전압을 발생하도록 구성되며,상기 제 1 함수는 상기 제 2 함수와 상이한, 내부 전압 조정기.
- 제 1 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 제 1 조정된 출력 전압의 크기를 증가시키도록 구성되며,상기 제 2 전압 조정기는 상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 내부 전압 조정기.
- 제 1 항에 있어서, 상기 조정기 회로들 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,상기 조정기 회로들은 그들 각각의 조정된 출력 전압들의 크기를 그들의 각 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되는, 내부 전압 조정기.
- 제 1 항에 있어서, 상기 조정기 회로들 각각은 상기 외부 공급 전압의 크기의 함수로서 상기 각 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 내부 전압 조정기.
- 제 1 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 내부 전압 조정기.
- 제 1 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리(DRAM)를 포함하는, 내부 전압 조정기.
- 제 6 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기의 동적 랜덤 액세스 메모리(SDRAM)를 포함하는, 내부 전압 조정기.
- 메모리 셀들의 어레이와 충전 펌프를 갖는 메모리 디바이스를 위한 내부 전압 조정기에 있어서,외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서 제 1 조정된 출력 전압을 발생하며, 상기 메모리 셀들의 어레이에 상기 제 1 조정된 출력 전압을 인가하는 상기 제 1 조정기 수단;상기 외부 공급 전압을 수신하고, 상기 제 1 함수와는 상이한 외부 공급 전압의 제 2 함수로서 제 2 조정된 출력 전압을 발생하며, 상기 충전 펌프에 상기 제 2 조정된 출력 전압을 인가하는 상기 제 2 조정기 수단을 포함하는, 내부 전압 조정기.
- 제 8 항에 있어서,상기 제 1 전압 조정기 수단은정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단; 및상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 증가하는 수단을 포함하며,상기 제 2 전압 조정기 수단은상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단; 및상기 정상 동작 범위를 초과하여 적어도 어느 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하는 수단을 포함하는, 내부 전압 조정기.
- 제 8 항에 있어서, 상기 제 1 및 상기 제 2 조정기 수단 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,상기 조정기 수단들 각각은 그들 각각의 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 그들의 각각의 조정된 출력 전압들의 크기를 조정하는 수단을 포함하는, 내부 전압 조정기.
- 제 8 항에 있어서, 상기 제 1 및 상기 제 2 조정기 수단들 각각은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 수단을 포함하는, 내부 전압 조정기.
- 제 8 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 수단을 더 포함하는, 내부 전압 조정기.
- 제 8 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리를 포함하는, 내부 전압 조정기.
- 제 13 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기의 동적 랜덤 액세스 메모리를 포함하는, 내부 전압 조정기.
- 메모리 디바이스에 있어서,행 어드레스와 열 어드레스에 의해 정해진 위치에 데이터를 저장하도록 적응된 적어도 하나의 메모리 셀들의 어레이;상기 행 어드레스를 수신 및 디코딩하고, 제 1 명령 신호에 응답하여 상기 행 어드레스에 대응하는 메모리 셀들의 행을 선택하도록 적응된 행 어드레스 회로;제 2 명령 신호에 응답하여 상기 열 어드레스에 대응하는 상기 선택된 행 내의 상기 메모리 셀들 중 하나로부터 데이터를 수신하거나 또는 그에 데이터를 인가하도록 적응된 열 어드레스 회로;제 3 명령 신호에 응답하여 외부 단자와 상기 열 어드레스 회로 사이에 데이터를 연결하도록 적응된 데이터 경로 회로;적어도 하나의 메모리 셀들의 어레이 또는 데이터 경로 중 어느 한쪽의 적어도 일부에 전력을 공급하기 위해 펌핑된 전압을 발생하도록 구성된 충전 펌프와,외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서, 상기 적어도 하나의 메모리 셀들의 어레이에 전력을 공급하기 위해 사용되는 제 1 조정된 출력 전압을 발생하도록 적응된 제 1 조정기 회로; 및상기 외부 공급 전압을 수신하고 상기 제 1 함수와는 상이한 상기 외부 공급 전압의 제 2 함수로서, 상기 충전 펌프에 전력을 공급하기 위해 사용되는 제 2 조정된 출력 전압을 발생하도록 적응된 제 2 조정기 회로를 포함하는, 메모리 디바이스.
- 제 15 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 조정된 출력 전압의 크기를 증가시키도록 구성되며,상기 제 2 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 메모리 디바이스.
- 제 15 항에 있어서, 상기 조정기 회로들은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,상기 조정기 회로들은 그들의 각각의 조정된 출력 전압들의 크기를 그들의 각각의 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되어 있는, 메모리 디바이스.
- 제 15 항에 있어서, 상기 각 조정기 회로들은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 메모리 디바이스.
- 제 15 항에 있어서, 메모리 어레이와 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 메모리 디바이스.
- 제 15 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리인, 메모리 디바이스.
- 제 20 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기 동적 랜덤 액세스 메모리를 포함하는, 메모리 디바이스.
- 컴퓨터 시스템에 있어서,프로세서 버스를 갖는 프로세서;데이터가 상기 컴퓨터 시스템 내로 입력되도록 하는 상기 프로세서 버스를 통해 상기 프로세서에 연결된 입력 디바이스;데이터가 상기 컴퓨터 시스템으로부터 출력되도록 하는 프로세서 버스를 통해 상기 프로세서에 연결된 출력 디바이스; 및상기 프로세서 버스에 연결된 메모리 디바이스를 포함하며,상기 메모리 디바이스는행 어드레스와 열 어드레스에 의해 정해진 위치에 데이터를 저장하도록 적응된 적어도 하나의 메모리 셀들의 어레이;상기 행 어드레스를 수신 및 디코딩하고, 제 1 명령 신호에 응답하여 상기 행 어드레스에 대응하는 메모리 셀들의 행을 선택하도록 적응된 행 어드레스 회로;제 2 명령 신호에 응답하여 상기 열 어드레스에 대응하는 상기 선택된 행 내의 상기 메모리 셀들 중 하나로부터 데이터를 수신 또는 그에 데이터를 인가하도록 적응된 열 어드레스 회로;제 3 명령 신호에 응답하여 외부 단자와 상기 열 어드레스 회로 사이에 데이터를 연결하도록 적응된 데이터 경로 회로;적어도 하나의 메모리 셀들의 어레이 또는 데이터 경로 중 어느 한쪽의 적어도 일부에 전력을 공급하기 위해 펌핑된 전압을 발생하도록 구성된 충전 펌프;외부 공급 전압을 수신하고, 상기 외부 공급 전압의 제 1 함수로서, 적어도 하나의 메모리 셀들의 어레이에 전력을 공급하기 위해 사용되는 제 1 조정된 출력 전압을 발생하도록 적응된 제 1 조정기 회로; 및상기 외부 공급 전압을 수신하고 상기 제 1 함수와는 상이한 외부 공급 전압의 제 2 함수로서, 상기 충전 펌프에 전력을 공급하기 위해 사용되는 제 2 조정된 출력 전압을 발생하도록 적응된 제 2 조정기 회로를 포함하는, 컴퓨터 시스템.
- 제 22 항에 있어서, 상기 제 1 전압 조정기는 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하여, 상기 제 1 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하고, 상기 정상 동작 범위를 초과하여 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 1 출력 전압의 크기를 증가시키도록 구성되며,상기 제 2 전압 조정기는 상기 정상 동작 범위인 상기 외부 공급 전압의 크기에 응답하고, 상기 정상 동작 범위를 초과하여 적어도 어떤 크기만큼 증가하는 상기 외부 공급 전압의 크기에 응답하여 상기 제 2 조정된 출력 전압의 크기를 실질적으로 일정하게 유지하도록 구성되는, 컴퓨터 시스템.
- 제 22 항에 있어서, 상기 조정기 회로들 각각은 기준 전압을 수신하도록 적응된 기준 입력을 포함하고,상기 조정기 회로들은 그들의 각각의 조정된 출력 전압들의 크기를 그 각 기준 입력들에 인가된 기준 전압의 크기에 대응하는 값으로 조정하도록 구성되는, 컴퓨터 시스템.
- 제 22 항에 있어서, 각각의 상기 조정기 회로들은 상기 외부 공급 전압의 크기의 함수로서 상기 각각의 조정된 출력 전압들의 크기를 제어하는 기준 전압 회로 콤포넌트들을 포함하는, 컴퓨터 시스템.
- 제 22 항에 있어서, 상기 메모리 어레이와 상기 충전 펌프 외의 상기 메모리 디바이스의 내부 콤포넌트들에 연결되어 상기 다른 콤포넌트들에 제 3 조정된 출력 전압을 공급하는 제 3 조정기 회로를 더 포함하는, 컴퓨터 시스템.
- 제 22 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리인, 컴퓨터 시스템.
- 제 27 항에 있어서, 상기 동적 랜덤 액세스 메모리는 동기 동적 랜덤 액세스 메모리를 포함하는, 컴퓨터 시스템.
- 외부 공급 전압에 의해 전력이 공급되는 공용 집적 회로 내에 제조된 메모리 셀들의 어레이와 충전 펌프에 전력을 공급하고 테스팅하는 방법에 있어서,상기 외부 공급 전압이 미리 정해진 전압보다 작은 크기를 가질 때, 제 1 전압으로 상기 어레이의 적어도 일부에 전력을 공급하는 단계;상기 외부 공급 전압이 상기 미리 정해진 전압보다 큰 크기를 가질 때, 상기 제 1 전압의 크기보다 큰 크기를 가지는 전압으로 상기 어레이의 적어도 일부에 전력을 공급하는 단계;상기 외부 공급 전압이 상기 미리 정해진 전압보다 작은 크기를 가질 때, 제 2 전압으로 상기 충전 펌프에 전력을 공급하는 단계; 및상기 외부 공급 전압이 미리 정해진 전압보다 큰 크기를 가질 때, 실질적으로 상기 제 2 전압으로 상기 충전 펌프에 전력을 공급하는 단계를 포함하는, 방법.
- 제 29 항에 있어서, 상기 제 1 및 상기 제 2 전압들은 서로 상이한, 방법.
- 제 29 항에 있어서, 상기 미리 정해진 전압은 상기 집적 회로의 상기 정상 동작 범위보다 큰 크기를 가지는 전압을 포함하는, 방법.
- 제 29 항에 있어서, 상기 집적 회로는 메모리 디바이스를 포함하는, 방법.
- 제 32 항에 있어서, 상기 메모리 디바이스는 동적 랜덤 액세스 메모리를 포함하는, 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/388,126 | 1999-09-01 | ||
US09/388,126 US6219293B1 (en) | 1999-09-01 | 1999-09-01 | Method and apparatus for supplying regulated power to memory device components |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020043572A KR20020043572A (ko) | 2002-06-10 |
KR100738828B1 true KR100738828B1 (ko) | 2007-07-13 |
Family
ID=23532816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027002859A KR100738828B1 (ko) | 1999-09-01 | 2000-08-31 | 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6219293B1 (ko) |
EP (1) | EP1218887B1 (ko) |
JP (1) | JP2003508871A (ko) |
KR (1) | KR100738828B1 (ko) |
AT (1) | ATE349059T1 (ko) |
AU (1) | AU7114700A (ko) |
DE (1) | DE60032497T2 (ko) |
WO (1) | WO2001016956A1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6650589B2 (en) * | 2001-11-29 | 2003-11-18 | Intel Corporation | Low voltage operation of static random access memory |
US6785161B2 (en) | 2002-06-28 | 2004-08-31 | Micron Technology, Inc. | High voltage regulator for low voltage integrated circuit processes |
KR100460459B1 (ko) * | 2002-07-30 | 2004-12-08 | 삼성전자주식회사 | 향상된 테스트 모드를 갖는 반도체 메모리 장치 |
US6859408B2 (en) * | 2002-08-29 | 2005-02-22 | Micron Technology, Inc. | Current limiting antifuse programming path |
ITRM20030338A1 (it) * | 2003-07-11 | 2005-01-12 | Micron Technology Inc | Circuito di generazione e regolazione di alta tensione |
TWM241879U (en) * | 2003-09-08 | 2004-08-21 | Well Shin Technology Co Ltd | Multi-functional adapter |
US20050138497A1 (en) * | 2003-12-19 | 2005-06-23 | Hassan Mohamed A. | Apparatus and method for testing a flash memory unit |
US20050149785A1 (en) * | 2003-12-19 | 2005-07-07 | Hassan Mohamed A. | Apparatus and method for testing a flash memory unit using stress voltages |
US6992939B2 (en) * | 2004-01-26 | 2006-01-31 | Micron Technology, Inc. | Method and apparatus for identifying short circuits in an integrated circuit device |
US7702479B2 (en) * | 2005-05-12 | 2010-04-20 | International Business Machines Corporation | On-board guard-band chamber environment emulator |
JP2007133996A (ja) * | 2005-11-11 | 2007-05-31 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
KR100872165B1 (ko) * | 2006-12-28 | 2008-12-09 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
KR102171261B1 (ko) * | 2013-12-27 | 2020-10-28 | 삼성전자 주식회사 | 다수의 전압 발생부들을 갖는 메모리 장치 |
KR102669176B1 (ko) * | 2017-01-03 | 2024-05-27 | 삼성전자주식회사 | 누설 전류 감지 장치 및 메모리 장치 |
US11948625B2 (en) * | 2021-09-09 | 2024-04-02 | Winbond Electronics Corporation | Systems on chips, memory circuits, and methods for accessing data in a memory circuit directly using a transistor-level operation signal |
US11955196B2 (en) * | 2022-07-13 | 2024-04-09 | Nanya Technology Corporation | Memory device, voltage generating device and voltage generating method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592421A (en) | 1994-02-25 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446367A (en) * | 1993-05-25 | 1995-08-29 | Micron Semiconductor, Inc. | Reducing current supplied to an integrated circuit |
US5552739A (en) * | 1994-02-08 | 1996-09-03 | Micron Technology, Inc. | Integrated circuit power supply having piecewise linearity |
US5596534A (en) * | 1995-06-27 | 1997-01-21 | Micron Technology, Inc. | Circuit including DRAM and voltage regulator, and method of increasing speed of operation of a DRAM |
-
1999
- 1999-09-01 US US09/388,126 patent/US6219293B1/en not_active Expired - Lifetime
-
2000
- 2000-08-31 EP EP00959905A patent/EP1218887B1/en not_active Expired - Lifetime
- 2000-08-31 AU AU71147/00A patent/AU7114700A/en not_active Abandoned
- 2000-08-31 KR KR1020027002859A patent/KR100738828B1/ko active IP Right Grant
- 2000-08-31 JP JP2001520415A patent/JP2003508871A/ja active Pending
- 2000-08-31 AT AT00959905T patent/ATE349059T1/de not_active IP Right Cessation
- 2000-08-31 WO PCT/US2000/024346 patent/WO2001016956A1/en active IP Right Grant
- 2000-08-31 DE DE60032497T patent/DE60032497T2/de not_active Expired - Lifetime
-
2001
- 2001-04-17 US US09/836,947 patent/US6385098B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592421A (en) | 1994-02-25 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes |
Also Published As
Publication number | Publication date |
---|---|
AU7114700A (en) | 2001-03-26 |
EP1218887B1 (en) | 2006-12-20 |
EP1218887A4 (en) | 2004-10-13 |
DE60032497T2 (de) | 2007-10-04 |
US6219293B1 (en) | 2001-04-17 |
JP2003508871A (ja) | 2003-03-04 |
WO2001016956A1 (en) | 2001-03-08 |
US20010012220A1 (en) | 2001-08-09 |
EP1218887A1 (en) | 2002-07-03 |
US6385098B2 (en) | 2002-05-07 |
KR20020043572A (ko) | 2002-06-10 |
DE60032497D1 (de) | 2007-02-01 |
ATE349059T1 (de) | 2007-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100738828B1 (ko) | 메모리 디바이스 콤포넌트에 조정된 전력을 공급하기 위한 방법 및 장치 | |
US7729192B2 (en) | Circuit and method for reducing power in a memory device during standby modes | |
US7013363B2 (en) | Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages | |
KR100300141B1 (ko) | 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된동작을 실현하는 반도체 기억 장치 | |
US5804893A (en) | Semiconductor device with appropriate power consumption | |
US5663919A (en) | Memory device with regulated power supply control | |
US20200258567A1 (en) | Method of operating memory device and memory device performing the same | |
JP4043142B2 (ja) | メモリデバイス | |
US6404178B2 (en) | Power supply circuit capable of supplying a stable power supply potential even to a load consuming rapidly changing current | |
US6919756B2 (en) | Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit | |
US6172932B1 (en) | On-chip voltage generating device for semiconductor memory with reduced stand-by current | |
US7317657B2 (en) | Semiconductor memory device, system with semiconductor memory device, and method for operating a semiconductor memory device | |
US5260901A (en) | Output circuit of semiconductor memory device | |
US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
KR19990013146A (ko) | 리프레시 동작모드시 소비되는 동작전류를 감소시키기 위한 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140702 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190703 Year of fee payment: 13 |