KR100738060B1 - Method of growing carbon nanotubes and method of forming conductive line of semiconductor device therewith - Google Patents
Method of growing carbon nanotubes and method of forming conductive line of semiconductor device therewith Download PDFInfo
- Publication number
- KR100738060B1 KR100738060B1 KR1020060023518A KR20060023518A KR100738060B1 KR 100738060 B1 KR100738060 B1 KR 100738060B1 KR 1020060023518 A KR1020060023518 A KR 1020060023518A KR 20060023518 A KR20060023518 A KR 20060023518A KR 100738060 B1 KR100738060 B1 KR 100738060B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- catalyst layer
- carbon nanotubes
- forming
- catalyst
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02606—Nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의 배선 형성 방법이 개시된다. 개시된 반도체 소자의 배선 형성 방법은, 기판을 마련하는 단계와, 상기 기판 상에 복수의 돌기부가 형성된 전극을 형성하는 단계와, 상기 돌기부를 덮도록 상기 전극 상에 탄소나노튜브의 성장을 촉진시키는 촉매층을 형성하는 단계와, 상기 촉매층 위에 절연층을 형성한 뒤, 상기 절연층에 상기 촉매층의 일부를 노출시키는 비아홀을 형성하는 단계와, 및 상기 비아홀을 통해 상기 촉매층에 탄소가 함유된 가스를 주입하여 상기 촉매층의 표면에 탄소나노튜브를 성장시켜 배선을 형성하는 단계를 포함한다.A method of forming carbon nanotubes and a method of forming a wiring of a semiconductor device using the same are disclosed. The disclosed method for forming a wiring of a semiconductor device includes preparing a substrate, forming an electrode having a plurality of protrusions formed on the substrate, and promoting a growth of carbon nanotubes on the electrode to cover the protrusions. Forming an insulating layer on the catalyst layer, forming a via hole exposing a part of the catalyst layer in the insulating layer, and injecting a gas containing carbon into the catalyst layer through the via hole. Growing a carbon nanotube on the surface of the catalyst layer to form a wiring.
따라서, 개시된 반도체 소자의 배선 형성 방법은 탄소나노튜브의 성장밀도를 향상시켜 전기적 저항을 낮추고 전류밀도를 증가시키며 미세 비아홀에도 적용 가능하여 반도체 소자의 초고집적화을 달성할 수 있다.Accordingly, the method of forming a wiring of the semiconductor device disclosed herein can improve the growth density of carbon nanotubes, thereby lowering electrical resistance, increasing current density, and applying to fine via holes, thereby achieving ultra-high integration of semiconductor devices.
Description
도 1a 내지 도 1e는 종래의 탄소나노튜브의 형성방법을 단계적으로 보여주는 수직 단면도들이다. 1A through 1E are vertical cross-sectional views illustrating a conventional method of forming carbon nanotubes.
도 2a는 본 발명의 한 실시예에 따른 탄소나노튜브의 형성방법을 단계적으로 보여주는 수직 단면도들이다. Figure 2a is a vertical cross-sectional view showing a step of forming a carbon nanotube according to an embodiment of the present invention.
도 2b는 도 2a (e) 단계 후에 얻어진 탄소나노튜브의 비교예로서 종래의 탄소나노튜브의 형성방법에 의해 촉매층의 표면으로부터 성장된 탄소나노튜브를 보여주는 수직 단면도이다. FIG. 2B is a vertical cross-sectional view showing carbon nanotubes grown from the surface of the catalyst layer by a method of forming carbon nanotubes as a comparative example of carbon nanotubes obtained after FIG. 2A (e).
도 3은 도 2a의 방법에 의해 기판 상에 형성된 촉매층을 보여주는 원자력 현미경(Atomic force microscope) 이미지이다.3 is an atomic force microscope image showing a catalyst layer formed on a substrate by the method of FIG. 2A.
도 4는 도 2a의 방법에 의해 촉매층의 표면으로부터 성장된 탄소나노튜브를 보여주는 SEM 이미지이다.FIG. 4 is an SEM image showing carbon nanotubes grown from the surface of the catalyst layer by the method of FIG. 2A.
도 5a 내지 도 5e는 본 발명의 한 실시예에 따른 탄소나노튜브의 형성방법을 이용한 반도체 소자의 배선 형성 방법을 단계적으로 보여주는 수직 단면도들이다. 5A through 5E are vertical cross-sectional views illustrating a method of forming a wiring of a semiconductor device using a method of forming carbon nanotubes in accordance with an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110: 기판 110a, 120a: 돌기부110:
120: 전극 122: 촉매층120
122a: 촉매 그레인 130: 절연층122a: catalyst grain 130: insulating layer
132: 비아홀 140: 탄소나노튜브132: via hole 140: carbon nanotubes
본 발명은 탄소나노튜브의 형성방법 및 이를 이용한 반도체 소자의 배선 형성방법에 관한 것으로서, 보다 상세하게는 탄소나노튜브의 성장밀도를 향상시킬 수 있는 탄소나노튜브의 형성방법 및 이를 이용하여 전기적 저항을 낮추고 전류밀도를 증가시킬 수 있는 반도체 소자의 배선 형성방법에 관한 것이다. The present invention relates to a method for forming a carbon nanotube and a method for forming a wiring of a semiconductor device using the same, and more particularly, to a method for forming a carbon nanotube capable of improving the growth density of a carbon nanotube and an electrical resistance using the same. The present invention relates to a wiring forming method of a semiconductor device capable of lowering and increasing current density.
반도체 소자, 특히 반도체 메모리 소자에는 DRAM(Dynamic RAM), SRAM(Static RAM), PRAM(Phase-change RAM) 및 MRAM(Magnetic RAM) 등의 다양한 종류가 있다. 이러한 메모리 소자에는 스위칭 소자로서, 일반적으로 MOS(Metal Oxide Semiconductor) 트랜지스터가 사용되고 있다. 그리고, 메모리 소자에는 콘택(contact) 및 인터컨넥트(interconnect)와 같은 전자 이동 통로인 배선이 마련된다. There are various types of semiconductor devices, particularly semiconductor memory devices, such as DRAM (Dynamic RAM), SRAM (Static RAM), Phase-change RAM (PRAM), and Magnetic RAM (MRAM). As such a switching device, a metal oxide semiconductor (MOS) transistor is generally used as a switching device. The memory device is provided with wiring, which is an electron moving path such as a contact and an interconnect.
최근, 반도체 메모리 소자의 고집적화에 따라 배선의 선폭은 좁아지고 단위 면적당 전류의 양, 즉 전류밀도는 높아지는 추세에 있다. 이에 따라, 반도체 소자 의 배선의 전류밀도는 대략 2010년 경에 106 A/㎠ 에 이를 것으로 예상된다. In recent years, the line width of the wiring is narrowed and the amount of current per unit area, that is, the current density is increasing, as the semiconductor memory device is highly integrated. Accordingly, the current density of the wiring of the semiconductor device is expected to reach 10 6 A / cm 2 around 2010.
그런데, 종래에 반도체 소자에는 주로 알루미늄 또는 구리 등의 금속 배선이 사용되고 있으나, 이러한 금속 배선은 선폭을 좁히고 전류밀도를 높이는데 있어서 일정한 한계가 있다. By the way, conventionally, metal wirings, such as aluminum or copper, are mainly used for semiconductor elements, but these metal wirings have a certain limit in narrowing the line width and increasing the current density.
반도체 소자의 고집적화를 위해서는 배선의 선폭을 줄이고 전류밀도를 높이는 것이 필수적이나, 상기한 바와 같은 이유로 인해 금속 배선을 사용하는 반도체 소자는 가까운 장래에 그 고집적화가 한계에 도달할 것으로 예상된다. In order to achieve high integration of semiconductor devices, it is necessary to reduce the line width of the wiring and increase the current density. However, due to the above-described reasons, the integration of semiconductor devices using metal wiring is expected to reach its limit in the near future.
따라서, 최근에는 반도체 소자의 고집적화를 위해, 금속 배선에 비해 작은 선폭으로도 높은 전류밀도를 가질 수 있는 탄소나노튜브 배선으로 금속 배선을 대체하려는 노력이 이루어지고 있다. 그러나, 탄소나노튜브를 반도체 소자의 배선으로 이용하더라도 반도체 소자의 고집적화는 날이 갈수록 심화될 것이 분명하므로, 탄소나노튜브의 고밀도화가 중요한 문제로 대두되고 있다.Therefore, in recent years, for high integration of semiconductor devices, efforts have been made to replace metal wirings with carbon nanotube wirings that can have a high current density even with a smaller line width than metal wirings. However, even when carbon nanotubes are used as wirings for semiconductor devices, since the integration of semiconductor devices is expected to deepen day by day, the densification of carbon nanotubes is an important problem.
도 1a 내지 도 1e는 종래의 탄소나노튜브의 형성방법을 단계적으로 보여주는 수직 단면도들이다. 1A through 1E are vertical cross-sectional views illustrating a conventional method of forming carbon nanotubes.
도 1a를 참조하면, 촉매층(12)이 형성된 기판(10)을 약 600℃의 온도에서 암모니아(NH3) 에칭 처리하여 촉매층(12)의 상부에 촉매 그레인(catalyst grain, 12a)이 형성된다. 만약, 촉매층(12) 위에 촉매 그레인(12a)이 형성되지 않고 그 표면이 균일한 상태로 유지되면, 촉매층(12)의 표면에 탄소나노튜브(14)가 형성되지 않고 카본 박막만이 형성되게 된다. Referring to FIG. 1A, the
이 후, 약 500℃ ~ 900℃의 온도에서 일산화탄소(CO) 등의 탄소 함유 가스와 수소(H2), 질소(N2) 또는 아르곤(Ar) 등의 가스를 반응기(미도시)에 함께 주입함으로써 촉매층(12)의 표면에 탄소나노튜브(14)를 형성한다.Thereafter, at a temperature of about 500 ° C. to 900 ° C., a carbon-containing gas such as carbon monoxide (CO) and a gas such as hydrogen (H 2 ), nitrogen (N 2 ) or argon (Ar) are injected together into a reactor (not shown). As a result,
도 1b를 참조하면, 탄소 함유 가스 중의 탄소는 촉매 그레인(12a)의 하부 쪽으로 용해되어 들어 간다. 촉매 그레인(12a)의 하부 쪽으로 용해되어 들어간 탄소는, 도 1c에 도시된 바와 같이, 결국 포화되어 촉매 그레인(12a)의 하부 표면에서 그래파이트(graphite)의 형태로 석출되게 된다. 가스 주입을 계속하게 되면, 도 1d에 도시된 바와 같이, 그래파이트가 촉매 그레인(12a)의 하부 표면에서 계속 자라나 탄소나노튜브(14)를 형성하게 된다. 최종적으로, 촉매층(12) 상에 형성된 탄소나노튜브들(14)의 형태가 도 1e에 도시되어 있다.Referring to FIG. 1B, carbon in the carbon-containing gas is dissolved into the lower side of the
도 1e에서 촉매층(12)의 표면적 중 탄소나노튜브(14)가 차지하는 표면적은 필 팩터(fill factor)로 정의되는데, 이는 결국 탄소나노튜브(14)의 성장밀도를 의미한다. 필 팩터를 높이기 위해서는 촉매 그레인들(12a) 상호간의 간격을 좁혀야 하며, 이를 위해 종래에는 촉매층의 두께를 두껍게함으로써 응집되는 촉매 그레인의 크기를 키워 상기 간격을 좁히는 방법을 이용하였다. 그러나, 큰 촉매 그레인으로부터는 결정질이 나쁜 탄소나노튜브가 얻어지기 때문에 이와 같은 방법만으로는 탄소나노튜브의 성장밀도를 높여 반도체 소자의 고집적화를 이루는데 한계가 있다.In FIG. 1E, the surface area occupied by the
본 발명은 탄소나노튜브의 성장밀도를 향상시킬 수 있는 탄소나노튜브의 형 성방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for forming carbon nanotubes that can improve the growth density of carbon nanotubes.
본 발명의 다른 목적은 전기적 저항을 낮추고 전류밀도를 증가시킬 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다. Another object of the present invention is to provide a method for forming a wiring of a semiconductor device capable of lowering electrical resistance and increasing current density.
본 발명의 또 다른 목적은 미세 비아홀에도 적용 가능하여 반도체 소자의 초고집적화을 달성할 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다. Still another object of the present invention is to provide a method for forming a wiring of a semiconductor device, which can be applied to a fine via hole, thereby achieving ultra-high integration of the semiconductor device.
본 발명에 따르면,According to the invention,
(i) 복수의 돌기부가 형성된 기판을 마련하는 단계;(i) preparing a substrate on which a plurality of protrusions are formed;
(ii) 상기 돌기부를 덮도록 상기 기판 상에 탄소나노튜브의 성장을 촉진시키는 촉매층을 형성하는 단계;(ii) forming a catalyst layer on the substrate to promote growth of carbon nanotubes so as to cover the protrusions;
(iii) 상기 촉매층에 탄소가 함유된 가스를 주입하여 상기 촉매층의 표면에 탄소나노튜브를 성장시키는 단계;를 포함하는 탄소나노튜브의 형성방법이 제공된다.(iii) injecting a gas containing carbon into the catalyst layer to grow carbon nanotubes on the surface of the catalyst layer; a method for forming carbon nanotubes is provided.
본 발명의 한 실시예에 따르면, 상기 (ii) 단계와 상기 (iii) 단계 사이에는, 상기 촉매층을 표면처리하여 촉매 그레인을 형성하는 단계를 더 포함한다.According to one embodiment of the present invention, between the step (ii) and the step (iii), further comprising the step of surface treatment of the catalyst layer to form a catalyst grain.
본 발명의 바람직한 실시예에 따르면, 상기 촉매층의 촉매 그레인은, 상기 촉매층의 표면이 질소 가스(N2), 아르곤 가스(Ar), 수소 가스(H2), 헬륨 가스(He), 네온 가스(Ne), 및 암모니아 가스(NH3)로 이루어진 군 중에서 선택된 적어도 하나의 가스의 분위기 하에서 열처리됨으로써 형성된다.According to a preferred embodiment of the present invention, the catalyst grain of the catalyst layer, the surface of the catalyst layer is nitrogen gas (N 2 ), argon gas (Ar), hydrogen gas (H 2 ), helium gas (He), neon gas ( Ne) and ammonia gas (NH 3 ), and is formed by heat treatment under an atmosphere of at least one gas selected from the group consisting of.
본 발명의 바람직한 실시예에 따르면, 상기 촉매층의 촉매 그레인은, 아르곤 가스(Ar), 암모니아 가스(NH3), 또는 질소 가스(N2)가 이온화되어 그 이온이 상기 촉매층의 표면에 충돌됨으로써 형성된다.According to a preferred embodiment of the present invention, the catalyst grains of the catalyst layer are formed by argon gas (Ar), ammonia gas (NH 3 ), or nitrogen gas (N 2 ) being ionized to collide with the surface of the catalyst layer. do.
본 발명의 다른 실시예에 따르면, 상기 기판의 돌기부는 구상, 기둥, 및 피라미드 구조 중 적어도 한 구조로 형성된다.According to another embodiment of the present invention, the protrusion of the substrate is formed of at least one of the sphere, pillar, and pyramid structure.
본 발명의 또 다른 실시예에 따르면, 상기 탄소나노튜브는 열 화학기상증착법 또는 플라즈마보강 화학기상증착법에 의해 형성된다.According to another embodiment of the present invention, the carbon nanotubes are formed by thermal chemical vapor deposition or plasma enhanced chemical vapor deposition.
본 발명의 또 다른 실시예에 따르면, 상기 촉매층은 그 표면의 형상이 상기 돌기부와 동일 또는 유사한 형상을 갖도록 소정의 두께로 형성된다.According to another embodiment of the present invention, the catalyst layer is formed to a predetermined thickness so that the shape of the surface thereof has the same or similar shape as the protrusion.
본 발명의 또 다른 실시예에 따르면, 상기 촉매층은 니켈(Ni), 철(Fe), 코발트(Co), 백금(Pt), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 금(Au), 팔라듐(Pd) 및 이들 금속의 합금들로 이루어진 그룹에서 선택된 적어도 하나로 이루어진다.According to another embodiment of the present invention, the catalyst layer is nickel (Ni), iron (Fe), cobalt (Co), platinum (Pt), molybdenum (Mo), tungsten (W), yttrium (Y), gold ( Au), palladium (Pd) and at least one selected from the group consisting of alloys of these metals.
본 발명의 또 다른 실시예에 따르면, 상기 촉매층은 마그네트론 스퍼터링법 또는 증발 증착법에 의해 형성된다.According to another embodiment of the present invention, the catalyst layer is formed by magnetron sputtering or evaporation deposition.
본 발명의 또 다른 실시예에 따르면, 상기 (iii) 단계는 400 ~ 900℃의 온도에서 수행된다.According to another embodiment of the present invention, step (iii) is carried out at a temperature of 400 ~ 900 ℃.
본 발명의 또 다른 실시예에 따르면, 상기 (iii) 단계에서, 상기 탄소를 함유하는 가스는 CH4, C2H2, C2H4, C2H6, CO 및 CO2로 이루어진 군 중에서 선택된 적어도 하나의 가스이고, 상기 탄소를 함유 하는 가스는 수소 가스(H2), 질소 가스(N2), 산소 가스(O2), 수증기(H2O) 및 아르곤 가스(Ar)으로 이루어진 군 중에서 선택된 적어도 하나의 가스와 함께 주입된다.According to another embodiment of the present invention, in the step (iii), the carbon-containing gas is selected from the group consisting of CH 4 , C 2 H 2 , C 2 H 4 , C 2 H 6 , CO and CO 2 The gas containing at least one gas selected from the group consisting of hydrogen gas (H 2 ), nitrogen gas (N 2 ), oxygen gas (O 2 ), water vapor (H 2 O), and argon gas (Ar) It is injected with at least one gas selected from among.
또한 본 발명에 따르면, Also according to the invention,
(i) 기판을 마련하는 단계;(i) preparing a substrate;
(ii) 상기 기판 상에 복수의 돌기부가 형성된 전극을 형성하는 단계;(ii) forming an electrode having a plurality of protrusions formed on the substrate;
(iii) 상기 돌기부를 덮도록 상기 전극 상에 탄소나노튜브의 성장을 촉진시키는 촉매층을 형성하는 단계;(iii) forming a catalyst layer on the electrode to promote growth of carbon nanotubes so as to cover the protrusions;
(iv) 상기 촉매층 위에 절연층을 형성한 뒤, 상기 절연층에 상기 촉매층의 일부를 노출시키는 비아홀을 형성하는 단계; 및(iv) forming an insulating layer on the catalyst layer, and then forming via holes in the insulating layer to expose a portion of the catalyst layer; And
(v) 상기 비아홀을 통해 상기 촉매층에 탄소가 함유된 가스를 주입하여 상기 촉매층의 표면에 탄소나노튜브를 성장시켜 배선을 형성하는 단계;를 구비하는 것을 특징으로 하는 반도체 소자의 배선 형성 방법이 제공된다.(v) injecting a gas containing carbon into the catalyst layer through the via hole to grow carbon nanotubes on the surface of the catalyst layer to form a wiring; do.
본 발명의 한 실시예에 따르면, 상기 (iii) 단계와 상기 (iv) 단계 사이에는, 상기 촉매층을 표면처리하여 촉매 그레인을 형성하는 단계를 더 포함한다.According to one embodiment of the present invention, between the step (iii) and the step (iv), further comprising the step of surface treatment of the catalyst layer to form a catalyst grain.
여기서, 상기 촉매층의 촉매 그레인은 상기한 본 발명의 다른 실시예에 따른 탄소나노튜브의 형성방법에 의해 형성될 수 있다.Here, the catalyst grain of the catalyst layer may be formed by the carbon nanotube forming method according to another embodiment of the present invention described above.
본 발명의 다른 실시예에 따르면, 상기 전극의 돌기부는 구상, 기둥, 및 피라미드 구조 중 적어도 한 구조로 형성된다.According to another embodiment of the present invention, the protrusion of the electrode is formed of at least one of the spherical, columnar, and pyramid structure.
여기서, 상기 탄소나노튜브 및 촉매층은 상기한 본 발명의 다른 실시예에 따 른 탄소나노튜브의 형성방법에 의해 형성될 수 있다.Here, the carbon nanotubes and the catalyst layer may be formed by a method of forming carbon nanotubes according to another embodiment of the present invention described above.
본 발명의 또 다른 실시예에 따르면, 상기 (iv) 단계에서, 상기 절연층은 산화물로 이루어진다.According to another embodiment of the present invention, in the step (iv), the insulating layer is made of an oxide.
본 발명에 의하면, 탄소나노튜브의 성장밀도를 향상시킬 수 있는 탄소나노튜브의 형성방법이 제공될 수 있다.According to the present invention, a method of forming carbon nanotubes capable of improving the growth density of carbon nanotubes can be provided.
또한 본 발명에 의하면, 전기적 저항을 낮추고 전류밀도를 증가시킬 수 있는 반도체 소자의 배선 형성방법이 제공될 수 있다. In addition, according to the present invention, a method of forming a wiring of a semiconductor device capable of lowering an electrical resistance and increasing a current density can be provided.
또한 본 발명에 의하면, 미세 비아홀에도 적용 가능하여 반도체 소자의 초고집적화을 달성할 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다. In addition, the present invention provides a method for forming a wiring of a semiconductor device that can be applied to a fine via hole and can achieve ultra-high integration of the semiconductor device.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 관하여 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the following drawings indicate like elements.
도 2a는 본 발명의 한 실시예에 따른 탄소나노튜브의 형성방법을 단계적으로 보여주는 수직 단면도들이고, 도 2b는 도 2a (e) 단계 후에 얻어진 탄소나노튜브의 비교예로서 종래의 탄소나노튜브의 형성방법에 의해 촉매층의 표면으로부터 성장된 탄소나노튜브를 보여주는 수직 단면도이다. Figure 2a is a vertical cross-sectional view showing a step of forming a carbon nanotubes in accordance with an embodiment of the present invention, Figure 2b is a comparative example of carbon nanotubes obtained after the step 2a (e) is formed of conventional carbon nanotubes Vertical cross-sectional view showing carbon nanotubes grown from the surface of the catalyst layer by the method.
도 2a의 (a)에는 복수의 돌기부(110a)가 형성된 기판(110)이 도시되어 있다. 기판(110)으로는 실리콘 웨이퍼 또는 유리 등이 이용될 수 있다. 기판(110)에 형성된 돌기부(110a)는 구상, 기둥, 및 피라미드 구조 중 적어도 한 구조로 형성된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 이러한 돌기부(110a)는 기판(110)의 표면적을 넓힐 수 있는 한 다른 다양한 구조가 가능하다. 또한, 상기 돌기 부(110a)는 기판(110)과 일체로 형성될 수도 있고, 기판(110)과는 별개의 개체로 형성될 수도 있다. 본 실시예에서, 상기 돌기부(110a)는 유리기판(110) 상에 금이 도포됨으로써 형성되었다. 2A illustrates a
다음으로, 도 2a의 (b)에 도시된 바와 같이, 상기 돌기부(110a)를 덮도록 기판(110) 상에 촉매층(122)이 형성된다. 이 경우, 촉매층(122)은 그 표면의 형상이 돌기부(110a)와 동일 또는 유사한 형상을 갖도록 소정의 두께로 형성되는 것이 바람직하다. 만약, 촉매층(122)의 두께가 소정의 기준치 보다 두꺼워지게 되면, 이러한 촉매층(122)이 상기 돌기부(110a) 뿐만 아니라 상기 돌기부들(110a) 사이의 공간도 완전히 덮어 버리게 된다. 따라서 이렇게 되면, 촉매층(122)의 표면이 평평한 형상을 갖게 되므로 촉매층(122)의 표면적을 넓히고자 한 본래의 목적을 달성하지 못하게 된다. Next, as shown in (b) of FIG. 2A, the
또한, 촉매층(122)은 니켈(Ni), 철(Fe), 코발트(Co), 백금(Pt), 몰리브덴(Mo), 텅스텐(W), 이트륨(Y), 금(Au), 팔라듐(Pd) 및 이들 금속의 합금들로 이루어진 그룹에서 선택된 적어도 하나로 이루어진 것이 바람직하다. 또한, 이러한 촉매층(122)은 마그네트론 스퍼터링법 또는 증발 증착법에 의해 형성되는 것이 바람직하나, 본 발명이 이에 한정되는 것은 아니며, 분말 상태의 전이금속 촉매가 기판(110) 상에 도포됨에 의해서도 형성될 수 있다.In addition, the
그 다음에, 도 2a의 (c)에 도시된 바와 같이, 촉매층(122)은 그 표면이 질소 가스(N2), 아르곤 가스(Ar), 수소 가스(H2), 헬륨 가스(He), 네온 가스(Ne), 및 암 모니아 가스(NH3)로 이루어진 군 중에서 선택된 적어도 하나의 가스의 분위기 하에서 열처리된다. 이와 같이 함으로써, 촉매층(122)의 표면에는 복수의 촉매 그레인들(catalyst grains, 122a)이 형성되게 되고, 이로 인해 촉매층(122)의 표면은 전술한 바와 같이 탄소나노튜브(140)가 성장할 수 있는 조건을 갖추게 된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 이러한 촉매 그레인(122a)은 아르곤 가스(Ar), 암모니아 가스(NH3), 또는 질소 가스(N2)가 이온화되어 그 이온이 상기 촉매층(122)의 표면에 충돌됨에 의해서도 형성될 수 있다. Next, as shown in (c) of FIG. 2A, the
도 2a의 (d)에는 기판(110)의 돌기부(110a) 상에, 촉매층(122)이 상기와 같은 방법에 의해 촉매 그레인(122a)을 갖도록 재구성되어 있는 모습이 도시되어 있다. 즉, 상기와 같이 복수의 돌기부(110a)가 형성된 기판(110) 상에 촉매층(122)이 형성되고, 이 촉매층(122)이 표면처리되어 그 표면에 촉매 그레인(122a)이 형성되게 되면, 이러한 촉매 그레인(122a)은 상기 돌기부(110a)의 표면을 따라 배열되게 된다. 따라서, 촉매 그레인들(122a) 간의 실제 간격은 종래의 평면 기판에서와 유사하지만, 기판(110)을 위에서 아래로 수직방향으로 내려다 볼 때, 촉매 그레인들(122a) 간의 수평 간격은 종래의 평면 기판에서 보다 조밀해진다. 따라서, 후술하는 바와 같이, 이러한 촉매 그레인들(122a)의 표면으로부터 탄소나노튜브들(140)이 수직방향으로 성장하게 되면, 이들 탄소나노튜브들(140) 간의 상기한 수평 간격도 종래의 평면 기판에서 보다 조밀해지게 된다. 이와 같이 함으로써, 기판(110) 상에서 탄소나노튜브(140)의 성장 밀도가 향상되어 필 팩터(fill factor)가 대폭 증가 되게 된다.FIG. 2A (d) shows a state in which the
촉매 그레인(122a)이 형성된 다음에는, 도 2a의 (e)에 도시된 바와 같이, 기판(110)의 촉매층(122) 상에, 구체적으로는 촉매 그레인(122a)의 표면을 포함한 촉매층(122)의 표면 상에 탄소나노튜브(140)가 성장되게 된다. 여기서, 탄소나노튜브(140)를 성장시키는 방법으로는 열 화학기상증착(thermal CVD)법이 이용되는 것이 바람직하다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 플라즈마보강 화학기상증착(PECVD)법 등 촉매층(122)의 표면에 탄소나노튜브(140)를 성장시킬 수 있는 한 다른 다양한 방법이 이용될 수 있다. After the
일 예로서, 열 화학기상증착을 이용하는 경우, 탄소나노튜브(140)의 성장 공정은 대략 400℃ ~ 900℃의 온도를 유지하는 반응기 내에 소정 조성비의 일산화탄소(CO)와 수소(H2)가 혼합된 혼합기체의 분위기하에서 이루어지는 것이 바람직하다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 이러한 탄소나노튜브(140)는 메탄(CH4), 아세틸렌(C2H2), 에틸렌(C2H4), 에탄(C2H6), 일산화탄소(CO) 및 이산화탄소(CO2)와 같은 적어도 하나의 탄소 함유 가스와 수소(H2), 질소(N2), 산소(O2), 수증기(H2O) 및 아르곤(Ar) 중 적어도 하나의 가스가 반응기(미도시)에 함께 주입됨으로써 형성될 수 있다. As an example, in the case of using thermal chemical vapor deposition, the growth process of the
한편, 도 2a의 (e)에서 알 수 있듯이, 본 실시예의 경우에는, 기판(110) 상에 형성된 탄소나노튜브들(140) 상호간의 간격이, 도 2b에 도시된 종래의 평면 기판(10) 상의 촉매층(12)에서 성장한 탄소나노튜브들(14) 상호간의 간격에 비해 매 우 조밀하다. 그리고, 이들 각각의 경우에 탄소나노튜브들(140, 14)의 밀도와 필 팩터를 측정해 본 결과, 본 실시예의 도 2a의 (e)에서는 상기 밀도는 9×1010개/cm2 이고 상기 필 팩터는 25.5% 인 반면에, 종래의 도 2b에서는 상기 밀도는 3×1010개/cm2 이고 상기 필 팩터는 8.5% 로 나타났다. 따라서, 본 실시예의 경우 종래에 비해 탄소나노튜브(140)의 성장밀도가 약 3 배 증가한 것으로 확인되었다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 탄소나노튜브의 성장밀도 및 필 팩터는, 소망에 따라, 각각 9×1010개/cm2, 25.5% 보다 커질 수 있다.On the other hand, as can be seen in Figure 2a (e), in the case of this embodiment, the gap between the
도 3은 도 2a의 방법에 의해 기판 상에 형성된 촉매층을 보여주는 원자력 현미경(Atomic force microscope) 이미지이고, 도 4는 도 2a의 방법에 의해 촉매층의 표면으로부터 성장된 탄소나노튜브를 보여주는 SEM 이미지이다.FIG. 3 is an atomic force microscope image showing a catalyst layer formed on a substrate by the method of FIG. 2A, and FIG. 4 is an SEM image showing carbon nanotubes grown from the surface of the catalyst layer by the method of FIG. 2A.
도 3을 참조하면, 촉매층(122)은 기판(110) 상에 그 표면이 울퉁불퉁하게 형성되어 있다. 또한, 이와 같이 울퉁불퉁한 촉매층(122)으로부터 성장한 탄소나노튜브들(140)은, 도 4에 도시된 바와 같이, 그 조밀도, 즉 그 성장밀도가 매우 높다는 것을 확인할 수 있다. Referring to FIG. 3, the surface of the
도 5a 내지 도 5e는 본 발명의 한 실시예에 따른 탄소나노튜브의 형성방법을 이용한 반도체 소자의 배선 형성 방법을 단계적으로 보여주는 수직 단면도들이다. 5A through 5E are vertical cross-sectional views illustrating a method of forming a wiring of a semiconductor device using a method of forming carbon nanotubes in accordance with an embodiment of the present invention.
도 5a에는 기판(110) 상에 형성된 전극(120)이 도시되어 있다. 도 5a를 참조하면, 상기 기판(110)으로는 실리콘 웨이퍼 또는 유리 등이 사용될 수 있다. 또한, 전극(120)의 상측 표면에는 복수의 돌기부(120a)가 형성되어 있다. 이와 같이 전극(120)에 형성된 돌기부(120a)는 구상, 기둥, 및 피라미드 구조 중 적어도 한 구조로 형성된다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 이러한 돌기부(120a)는 전극(120)의 표면적을 넓힐 수 있는 한 다른 다양한 구조가 가능하다. 또한, 이러한 돌기부(120a)는 전극(120)과 일체로 형성될 수도 있고, 전극(120)과는 별개의 개체로 형성될 수도 있다. 5A illustrates an
한편, 상기 전극(120)은 기판(110) 위에 바로 형성되지 않고, 비록 도시되지는 않았지만, 기판(110) 위에 소정의 물질층, 예컨대 절연층이 먼저 형성된 다음 이 절연층 위에 형성될 수도 있다. 이러한 전극(120)은 도전성이 양호한 금속이나 도핑된 실리콘으로 이루어질 수 있다. 예컨대, 상기 전극(120)이 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 소스 전극과 같이 실리콘 기판(110) 상에 형성될 경우에는 도핑된 실리콘으로 이루어질 수 있으며, 상기 전극(120)이 절연층 위에 형성될 경우에는 도전성이 양호한 금속으로 이루어질 수 있다. On the other hand, the
도 5b에는 기판(110) 상에 형성된 전극(120)의 표면에 촉매층(122)이 형성되는 공정이 도시되어 있다. 전극(120) 위에 촉매층(122)을 형성하는 방법은, 이러한 촉매층(122)이 기판(110) 대신에 전극(120) 위에 형성된다는 점을 제외하고는 도 2a에서 살펴본 바와 동일하므로 여기에서는 이에 대한 자세한 설명은 생략하기로 한다.FIG. 5B illustrates a process in which the
그 다음에, 도 5c에 도시된 바와 같이, 촉매층(122)은 그 표면이 암모니아 가스(NH3) 등의 분위기하에서 열처리되거나, 그 표면이 아르곤 가스(Ar) 등의 이온화된 가스와 충돌함으로써 에칭된다. 이와 같이 함으로써, 촉매층(122)의 표면에는 복수의 촉매 그레인들(catalyst grains, 122a)이 형성되게 되고, 이로 인해 촉매층(122)의 표면은 전술한 바와 같이 탄소나노튜브(140)가 성장할 수 있는 조건을 갖추게 된다. 촉매층(122)에 촉매 그레인(122a)을 형성하는 방법은 도 2a에서 살펴본 바와 같다.Next, as shown in FIG. 5C, the
도 5d에는 기판(110), 전극(120), 및 전극(120) 위에 형성된 촉매층(122) 위에 절연층(130)이 형성되고, 이 절연층(130)이 식각되어 비아홀(132)이 형성된 상태가 도시되어 있다. In FIG. 5D, the insulating
도 5d를 참조하면, 먼저 표면에 촉매층(122)이 형성된 전극(120) 위에 절연층(130)이 형성된다. 이 때, 이러한 절연층(130)은 촉매층(122) 뿐만 아니라 기판(110)의 상면, 및 전극(120)의 측면도 덮게 된다. 또한, 절연층(130)은 산화물, 예컨대 실리콘 산화물(SiO2)로 이루어질 수 있다. Referring to FIG. 5D, an insulating
다음으로, 상기 절연층(130)에 촉매층(122)의 표면 일부를 노출시키는 비아홀(132)이 형성된다. 구체적으로, 절연층(130) 위에 포토레지스트가 도포된 후 이것이 소정 패턴으로 패터닝된다. 이어서, 패터닝된 포토레지스트를 식각 마스크로 하여 절연층(130)이 이방성 식각됨으로써 상기 비아홀(132)이 형성된다.Next, a via
도 5e에는 비아홀(132)의 내부에서 전극(120) 위의 촉매층(122)으로부터 탄소나노튜브(140)가 성장되는 공정이 도시되어 있다. 5E illustrates a process of growing the
도 5e의 단계에서, 탄소나노튜브(140)의 성장은 열화학기상증착 방법 또는 플라즈마 화학기상증착 방법에 의해 수행될 수 있으며, 또한 알려진 다른 방법들에 의해서도 수행될 수 있다. 촉매층(122)으로부터 탄소나노튜브(140)를 성장시키는 구체적인 방법은 도 2a에서 살펴본 바와 같다.In the step of FIG. 5E, the growth of the
한편, 이 경우에도 도 2a의 (e)에서 살펴본 바와 같이, 비아홀(132) 내의 촉매층(122)의 표면에 형성된 탄소나노튜브들(140) 상호 간의 간격이, 도 2b에 도시된 종래의 평면 기판(10) 상의 촉매층(12)에서 성장한 탄소나노튜브들(14) 상호간의 간격에 비해 매우 조밀하고, 따라서 종래에 비해 그 성장밀도가 매우 높다. Meanwhile, even in this case, as described with reference to (e) of FIG. 2A, the gap between the
한편, 비록 도시되지는 않았지만 절연층(130)의 상부에 탄소나노튜브(140)와 연결되는 다른 전극 또는 메모리 박막을 형성하게 되면, 탄소나노튜브(140)는 두 개의 전극, 또는 전극과 메모리 박막을 연결하는 콘택(contact) 또는 인터커넥트(interconnect)와 같은 배선을 이루게 된다. 이 경우, 비아홀(132)을 통한 탄소나노튜브 배선은 높은 밀도로 인하여 전기적 저항이 매우 낮아지게 되고, 따라서 이를 통해 전류가 흐를 때 전류밀도가 대폭 증가될 수 있다. Meanwhile, although not shown, if another electrode or memory thin film is formed on the insulating
또한, 이와 같이 탄소나노튜브가 반도체 소자의 배선으로 사용될 경우, 탄소나노튜브 배선은, 그 직경이 수 nm ~ 수십 nm 정도로 형성될 수 있기 때문에, 수 nm ~ 수십 nm 정도의 직경을 갖는 미세 비아홀에도 적용될 수 있다. 따라서, 반도체 소자의 초고집적화가 이루어질 수 있다.In addition, in the case where the carbon nanotubes are used as the wiring of the semiconductor device, the carbon nanotube wirings may be formed in the order of several nm to several tens of nm, and thus, even in fine via holes having a diameter of several nm to several tens of nm. Can be applied. Therefore, ultra high integration of the semiconductor device can be achieved.
본 발명은 개시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.Although the present invention has been described with reference to the disclosed embodiments, these are merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.
본 발명에 의하면, 탄소나노튜브의 성장밀도를 향상시킬 수 있는 탄소나노튜브의 형성방법이 제공될 수 있다.According to the present invention, a method of forming carbon nanotubes capable of improving the growth density of carbon nanotubes can be provided.
또한 본 발명에 의하면, 전기적 저항을 낮추고 전류밀도를 증가시킬 수 있는 반도체 소자의 배선 형성방법이 제공될 수 있다. In addition, according to the present invention, a method of forming a wiring of a semiconductor device capable of lowering an electrical resistance and increasing a current density can be provided.
또한 본 발명에 의하면, 미세 비아홀에도 적용 가능하여 반도체 소자의 초고집적화을 달성할 수 있는 반도체 소자의 배선 형성방법이 제공될 수 있다. In addition, according to the present invention, a method of forming a wiring of a semiconductor device can be provided that can be applied to a fine via hole to achieve ultra-high integration of the semiconductor device.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341961A JP2007180546A (en) | 2005-12-27 | 2006-12-19 | Method of forming carbon nanotube, and method of forming wiring of semiconductor device using method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050130611 | 2005-12-27 | ||
KR20050130611 | 2005-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070068972A KR20070068972A (en) | 2007-07-02 |
KR100738060B1 true KR100738060B1 (en) | 2007-07-12 |
Family
ID=38214341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060023518A KR100738060B1 (en) | 2005-12-27 | 2006-03-14 | Method of growing carbon nanotubes and method of forming conductive line of semiconductor device therewith |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100738060B1 (en) |
CN (1) | CN1992198A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046389B1 (en) | 2009-06-16 | 2011-07-14 | 한국과학기술원 | Via buried method and through-electrode formation method of semiconductor package using same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102026069A (en) * | 2009-09-17 | 2011-04-20 | 清华大学 | Voice coil and speaker using same |
US9240552B2 (en) * | 2011-12-27 | 2016-01-19 | Intel Corporation | Carbon nanotube semiconductor devices and deterministic nanofabrication methods |
KR101522225B1 (en) * | 2013-06-19 | 2015-05-26 | 한국과학기술연구원 | Method for fine alignment of carbon nanotubes, fine alignment substrates thereof and dispersion solution of preparing the fine alignment |
CN103682384B (en) * | 2013-12-12 | 2016-06-22 | 山东省科学院新材料研究所 | A kind of composite carbon electrode for all-vanadium flow battery and preparation method thereof |
CN105568248B (en) * | 2015-12-23 | 2018-08-07 | 北京控制工程研究所 | A method of controlling carbon nano tube growth directionality in titanium alloy substrate |
CN111863714A (en) * | 2020-07-13 | 2020-10-30 | 上海集成电路研发中心有限公司 | Method for forming interconnection structure |
KR102440177B1 (en) * | 2020-09-25 | 2022-09-05 | 비나텍주식회사 | Method and Apparatus for Manufacturing Carbon Nano Fiber |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040094065A (en) * | 2003-05-01 | 2004-11-09 | 삼성전자주식회사 | Method of forming conductive line of semiconductor device using carbon nanotube and semiconductor device manufactured by the method |
KR20050051041A (en) * | 2003-11-26 | 2005-06-01 | 삼성에스디아이 주식회사 | Method for forming carbon nanotube |
-
2006
- 2006-03-14 KR KR1020060023518A patent/KR100738060B1/en active IP Right Grant
- 2006-09-14 CN CNA2006101536967A patent/CN1992198A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040094065A (en) * | 2003-05-01 | 2004-11-09 | 삼성전자주식회사 | Method of forming conductive line of semiconductor device using carbon nanotube and semiconductor device manufactured by the method |
KR20050051041A (en) * | 2003-11-26 | 2005-06-01 | 삼성에스디아이 주식회사 | Method for forming carbon nanotube |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046389B1 (en) | 2009-06-16 | 2011-07-14 | 한국과학기술원 | Via buried method and through-electrode formation method of semiconductor package using same |
Also Published As
Publication number | Publication date |
---|---|
KR20070068972A (en) | 2007-07-02 |
CN1992198A (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4777619B2 (en) | Method of forming wiring of semiconductor device using carbon nanotube and semiconductor device manufactured by the method | |
KR100738060B1 (en) | Method of growing carbon nanotubes and method of forming conductive line of semiconductor device therewith | |
KR100813243B1 (en) | Interlayer wiring of semiconductor device using carbon nanotube and manufecturing process of the same | |
US8415787B2 (en) | Integrated circuits having interconnects and heat dissipators based on nanostructures | |
US7491269B2 (en) | Method for catalytic growth of nanotubes or nanofibers comprising a NiSi alloy diffusion barrier | |
US7553472B2 (en) | Nanotube forming methods | |
JP4880644B2 (en) | Branched carbon nanotube growth method | |
JP5414756B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007112653A (en) | Method for manufacturing diamond having acicular protrusion array structure on the surface, diamond material, electrode, and electronic device | |
KR20060091521A (en) | Method for growing carbon nanotubes and manufacturing method of field emission device therewith | |
JP4869362B2 (en) | Method for producing carbon nanotube | |
KR20120022073A (en) | Semiconductor device | |
JP2007180546A (en) | Method of forming carbon nanotube, and method of forming wiring of semiconductor device using method | |
JPWO2005033006A1 (en) | Carbon nanotube manufacturing method and carbon nanotube structure | |
Li et al. | Carbon nanotube contact plug on silicide for CMOS compatible interconnect | |
KR20020003782A (en) | fabrication method of carbon nanotubes | |
US8007875B2 (en) | Method of forming a carbon nano-tube | |
JP5181105B2 (en) | Method for forming corrected wiring of integrated circuit | |
KR101015507B1 (en) | Method of forming conductive line of semiconductor device using carbon nanotube and semiconductor device manufactured by the method | |
Xiao et al. | Synthesis of carbon nanotube in sub-100nm vias on Ni silicide | |
CN111863714A (en) | Method for forming interconnection structure | |
US20220190252A1 (en) | Method of forming semiconductor device having carbon nanotube | |
KR101128886B1 (en) | Gate of semiconductor device and method of fabricating the same | |
CN111863713A (en) | Method for forming interconnection structure | |
KR20230012907A (en) | Method for forming nanocrystalline graphene |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 13 |