JP5414756B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5414756B2 JP5414756B2 JP2011196955A JP2011196955A JP5414756B2 JP 5414756 B2 JP5414756 B2 JP 5414756B2 JP 2011196955 A JP2011196955 A JP 2011196955A JP 2011196955 A JP2011196955 A JP 2011196955A JP 5414756 B2 JP5414756 B2 JP 5414756B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- catalytic metal
- graphene
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
実施形態は、半導体装置とその製造方法に関する。 Embodiments relate to a semiconductor device and a method for manufacturing the same.
ＬＳＩや３Ｄメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばＣｕなどの低抵抗材料の適用が実用化されている。しかし、Ｃｕ配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇などが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。 With the miniaturization and multilayering of LSIs and 3D memories, an increase in wiring delay has become a major problem in metal wiring. In order to reduce wiring delay, it is important to reduce wiring resistance and wiring capacitance. In order to reduce the resistance of the wiring, application of a low resistance material such as Cu has been put into practical use. However, Cu wiring also has problems such as deterioration of reliability due to stress migration and electromigration and an increase in electrical resistivity due to the size effect, and a wiring material with low resistance and excellent current density resistance is required. Yes.
低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。特に、縦方向層間配線にカーボンナノチューブを、横方向配線にグラフェンを用いる構造が検討されている。 As a next-generation wiring material that can be expected to have low resistance and high reliability, the application of carbon-based materials such as carbon nanotubes and graphene having excellent physical properties such as high current density resistance, electrical conduction characteristics, and thermal conductivity has attracted attention. In particular, a structure using carbon nanotubes for the vertical interlayer wiring and graphene for the horizontal wiring has been studied.
上記の一方で、横方向グラフェン配線およびカーボンナノチューブビア配線を形成するために、グラフェン成長、カーボンナノチューブ成長それぞれに適した膜厚の触媒層または下地層を形成する必要があり、作製プロセスが煩雑になるという問題がある。 On the other hand, in order to form lateral graphene wiring and carbon nanotube via wiring, it is necessary to form a catalyst layer or an underlayer with a thickness suitable for graphene growth and carbon nanotube growth, making the manufacturing process complicated There is a problem of becoming.
そこで、実施形態は、製造工程が簡便な手法によって製造した半導体装置およびその製造方法を提供することを目的とする。 Therefore, an object of the embodiment is to provide a semiconductor device manufactured by a method with a simple manufacturing process and a manufacturing method thereof.
実施形態にかかる半導体装置は、基板と、前記基板上に１ｎｍ以上１００ｎｍ以下の触媒金属膜と、前記触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に又は前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする。 A semiconductor device according to an embodiment penetrates a substrate, a catalytic metal film of 1 nm to 100 nm on the substrate, graphene on the catalytic metal film, an interlayer insulating film on the graphene, and the interlayer insulating film A carbon nanotube penetrating through the interlayer insulating film or on the catalytic metal film in which carbon nanotubes are treated with plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas is formed in the contact hole and the contact hole It is provided on the catalytic metal film treated with plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas.
以下、実施例について図面を用いて説明する。実施形態（実施例）は例示であり、発明の範囲はそれらに限定されない。図面は例示である。なお、図面は左右対称であり、同一の符号は省略する。また、図中の形状、大きさ、数などの構成は、実際の半導体装置のものと一致するとは限らない。 Hereinafter, embodiments will be described with reference to the drawings. The embodiments (examples) are illustrative, and the scope of the invention is not limited thereto. The drawings are exemplary. In addition, drawing is left-right symmetric and the same code | symbol is abbreviate | omitted. In addition, configurations such as shape, size, number, and the like in the drawings do not necessarily match those of an actual semiconductor device.
（実施例１）
図１は実施例１の半導体装置の層間配線部の断面構造図であり、本発明の基本的な実施形態の半導体装置の層間配線を有する部位の断面図である。実施形態の半導体装置は、基板と、前記基板上に触媒金属膜と、前記触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする。
Example 1
1 is a cross-sectional structure diagram of an interlayer wiring portion of a semiconductor device of Example 1, and is a cross-sectional view of a portion having an interlayer wiring of a semiconductor device of a basic embodiment of the present invention. The semiconductor device of the embodiment includes a substrate, a catalytic metal film on the substrate, graphene on the catalytic metal film, an interlayer insulating film on the graphene, a contact hole penetrating the interlayer insulating film, and the contact hole The carbon nanotube is provided on the catalytic metal film treated with plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas.
実施例１の半導体装置の製造方法は、基板上に触媒金属層を形成する工程と、前記触媒金属層上にグラフェンを形成する工程と、前記グラフェン上に層間絶縁膜を形成する工程と、前記層間絶縁膜を貫通するコンタクトホールを形成する工程と、前記コンタクトホールにある前記グラフェンを除去する工程と、前記コンタクトホールにある前記触媒金属層を水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理する工程と、前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、前記カーボンナノチューブ間に埋め込み膜を形成する工程と、前記カーボンナノチューブおよび前記埋め込み膜を平坦化する工程と、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする。 The method for manufacturing a semiconductor device of Example 1 includes a step of forming a catalytic metal layer on a substrate, a step of forming graphene on the catalytic metal layer, a step of forming an interlayer insulating film on the graphene, The step of forming a contact hole penetrating the interlayer insulating film, the step of removing the graphene in the contact hole, and the catalytic metal layer in the contact hole are selected from hydrogen, nitrogen, ammonia and a rare gas A step of processing with plasma of one or more gases, a step of forming carbon nanotubes on the plasma-treated catalytic metal layer, a step of forming an embedded film between the carbon nanotubes, the carbon nanotubes and the embedded film And planarizing the planarized carbon nanotubes and the upper wiring layer on the interlayer insulating film Characterized by a step of forming.
半導体装置としては、ＬＳＩや３Ｄメモリなどの層間配線を有する形態の半導体装置が挙げられる。図１の断面構造図において、半導体集積回路等が形成された下地基板上に形成された層間絶縁膜１ａ上には、導電膜２ａが形成されている。導電膜２ａ上の一部には触媒粒子６ａが備えられ、触媒金属膜３ａが形成されている。触媒金属膜３ａ上にはグラフェン４ａが形成されている。グラフェン４ａ上には層間絶縁膜９ａが形成されている。層間絶縁膜９ａを貫通するコンタクトホール５ａが形成されている。コンタクトホールの触媒金属膜上には、カーボンナノチューブ７ａが形成されている。カーボンナノチューブ７ａを形成する触媒金属膜は粒子化され、触媒粒子６ａとなっている。コンタクトホール内のカーボンナノチューブ７ａが形成されていない領域には、埋め込み膜８ａが形成されている。層間絶縁膜９ａ、埋め込み膜８ａとカーボンナノチューブ７ａ上には導電膜２ｂが形成されている。カーボンナノチューブ７ａは触媒粒子６ａと導電膜２ｂを接続している。導電膜２ｂを含み導電膜２ｂ上には、ａの符号で示したものと同様の層間配線構造が繰り返し形成されている。層間配線の繰り返し数は半導体装置の構成に応じて、任意の数にすることができる。ａ，ｂ，ｃの符号は、層間配線のグループを意味する。以下の説明において、ａ，ｂとｃの符号は省略する場合がある。 Examples of the semiconductor device include a semiconductor device having an interlayer wiring such as an LSI or a 3D memory. In the cross-sectional structure diagram of FIG. 1, a conductive film 2a is formed on an interlayer insulating film 1a formed on a base substrate on which a semiconductor integrated circuit or the like is formed. Part of the conductive film 2a is provided with catalyst particles 6a to form a catalyst metal film 3a. Graphene 4a is formed on the catalytic metal film 3a. An interlayer insulating film 9a is formed on the graphene 4a. A contact hole 5a penetrating the interlayer insulating film 9a is formed. Carbon nanotubes 7a are formed on the catalytic metal film in the contact hole. The catalytic metal film that forms the carbon nanotubes 7a is made into particles to form catalyst particles 6a. A buried film 8a is formed in a region in the contact hole where the carbon nanotubes 7a are not formed. A conductive film 2b is formed on the interlayer insulating film 9a, the buried film 8a, and the carbon nanotube 7a. The carbon nanotubes 7a connect the catalyst particles 6a and the conductive film 2b. On the conductive film 2b including the conductive film 2b, an interlayer wiring structure similar to that indicated by the symbol a is repeatedly formed. The number of repetitions of the interlayer wiring can be set to an arbitrary number depending on the configuration of the semiconductor device. The symbols “a”, “b”, and “c” mean groups of interlayer wirings. In the following description, the symbols a, b and c may be omitted.
実施例１の作製工程を、図２から図９の工程図を用いて説明する。
図２は実施例１の導電膜および触媒金属膜形成工程図である。最初に、半導体集積回路等が形成された下地基板に形成された層間絶縁膜１上に導電膜２および触媒金属膜３を形成する。導電膜２と触媒金属膜の形成方法は、ＰＶＤ（物理気相成長：Ｐｈｙｓｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの成膜方法を採用することができる。
The manufacturing process of Example 1 will be described with reference to the process diagrams of FIGS.
FIG. 2 is a process chart for forming a conductive film and a catalytic metal film in Example 1. First, a conductive film 2 and a catalytic metal film 3 are formed on an interlayer insulating film 1 formed on a base substrate on which a semiconductor integrated circuit or the like is formed. The conductive film 2 and the catalyst metal film are formed by PVD (Physical Vapor Deposition: Physical
A film forming method such as vapor deposition (CVD) or CVD (chemical vapor deposition) can be employed.
導電膜２は省略した構成でもよい。導電膜２は、層間配線の導電性を安定させたり向上させたりするため、触媒金属膜下に用いることが好ましい。導電膜２の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。また、導電膜２は、カーボンナノチューブ成長又はグラフェン成長の助触媒となる金属が好ましい。ここで、導電膜２は、異なる複数の導電材料が積層された構造を有していてもよい。導電膜２としては金属膜を用いることができる。導電膜２は、上記の理由から、金属膜の中でもＴｉ、Ｔａ、Ｍｎ、ＭｏとＶからなる群から選ばれる１種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、導電膜２はＴｉ、Ｔａ、Ｍｎ、ＭｏとＶからなる群から選ばれる１種以上の元素と不可避含有元素で構成される金属膜がより好ましい。 The conductive film 2 may be omitted. The conductive film 2 is preferably used under the catalyst metal film in order to stabilize or improve the conductivity of the interlayer wiring. The thickness of the conductive film 2 is, for example, not less than 0.5 nm and not more than 10 nm. The conductive film 2 is preferably a metal that serves as a promoter for carbon nanotube growth or graphene growth. Here, the conductive film 2 may have a structure in which a plurality of different conductive materials are stacked. A metal film can be used as the conductive film 2. For the above reason, the conductive film 2 is preferably a metal film containing one or more elements selected from the group consisting of Ti, Ta, Mn, Mo and V among the metal films. Furthermore, for the above reasons, the conductive film 2 is more preferably a metal film composed of one or more elements selected from the group consisting of Ti, Ta, Mn, Mo, and V and unavoidable elements.
触媒金属膜３は、グラフェンとカーボンナノチューブが成長可能な元素を有する膜が好ましい。上記の理由から、Ｃｏ、Ｎｉ、Ｆｅ、ＲｕとＣｕからなる群から選ばれる１種以上の元素を含む金属膜が好ましい。さらに、上記の理由から、Ｃｏ、Ｎｉ、Ｆｅ、ＲｕとＣｕからなる群から選ばれる１種以上の元素と不可避含有元素で構成される金属膜が好ましい。触媒金属膜３の厚さは、例えば１ｎｍ以上１００ｎｍ以下である。触媒金属膜３を微粒子化することがカーボンナノチューブ７の成長に好ましく、触媒金属膜３の微粒子化の観点から、触媒金属膜３の厚さは、例えば１ｎｍ以上２０ｎｍ以下が好ましい。また、触媒金属膜３は、微粒子化していない領域では、大面積のグラフェン４成長のため、連続膜であることが望ましい。連続膜とは、途切れのない膜を意味する。触媒金属膜３の連続膜を形成するには、ＰＶＤやＣＶＤによって成膜することが好ましい。触媒金属膜上に生成したグラフェンとカーボンナノチューブは、断面ＴＥＭ（ＴＥＭ：透過型電子顕微鏡）観察によりそれぞれを判別することができる。 The catalytic metal film 3 is preferably a film containing an element capable of growing graphene and carbon nanotubes. For the above reasons, a metal film containing one or more elements selected from the group consisting of Co, Ni, Fe, Ru and Cu is preferable. Furthermore, for the above reasons, a metal film composed of one or more elements selected from the group consisting of Co, Ni, Fe, Ru, and Cu and unavoidable elements is preferable. The thickness of the catalytic metal film 3 is, for example, not less than 1 nm and not more than 100 nm. It is preferable to make the catalyst metal film 3 fine particles for the growth of the carbon nanotubes 7. From the viewpoint of making the catalyst metal film 3 fine particles, the thickness of the catalyst metal film 3 is preferably, for example, 1 nm or more and 20 nm or less. In addition, the catalytic metal film 3 is desirably a continuous film for growing a large area of graphene 4 in a region that is not finely divided. A continuous film means an uninterrupted film. In order to form a continuous film of the catalytic metal film 3, it is preferable to form the film by PVD or CVD. The graphene and carbon nanotube produced | generated on the catalyst metal film can each be discriminate | determined by cross-sectional TEM (TEM: Transmission electron microscope) observation.
次いで、図３の工程図に示すように、グラフェン４を触媒金属膜３が形成された基板全面から成長させる。グラフェン４の成長方法としては、例えば熱ＣＶＤ法、プラズマＣＶＤ法が挙げられる。例えば、プラズマＣＶＤ法を用いる場合、反応炉内で基板を昇温し、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、触媒金属膜３と反応させて、グラフェン４を成長させる。グラフェンを成長させる際の処理温度は、２００℃以上１０００℃以下が好ましい。特に、５００℃程度が好ましい。２００℃未満では、十分な品質のグラフェンが得られない。この処理温度はＬＳＩ製造プロセスとの適合性に優れる。 Next, as shown in the process diagram of FIG. 3, the graphene 4 is grown from the entire surface of the substrate on which the catalytic metal film 3 is formed. Examples of the growth method of the graphene 4 include a thermal CVD method and a plasma CVD method. For example, when using the plasma CVD method, the temperature of the substrate is raised in a reaction furnace, a hydrocarbon gas such as methane gas, ethane gas, propane gas, or acetylene gas is introduced as a source gas, and hydrogen is introduced as a carrier gas. The methane gas is excited and discharged by the waves, the raw material gas is turned into plasma, and reacted with the catalytic metal film 3 to grow the graphene 4. The treatment temperature for growing graphene is preferably 200 ° C. or higher and 1000 ° C. or lower. In particular, about 500 ° C. is preferable. Below 200 ° C., sufficient quality graphene cannot be obtained. This processing temperature is excellent in compatibility with the LSI manufacturing process.
そして、図４の工程図に示すように、例えばＳｉＯＣなどの低誘電率絶縁膜を用いた層間絶縁膜１を形成する。次に、例えばフッ素系ガスを用いたドライエッチングにより層間絶縁膜１をグラフェン４まで貫通させ、コンタクトホール５を形成する。ここで、グラフェン４と層間絶縁膜１の間に、グラフェンへの層間絶縁膜形成時のプロセスダメージ導入を防ぐため、図示しない保護層を導入することが望ましい。保護層は例えば、金属膜などを用いることができる。また、層間絶縁膜１は、例えばＳｉＣＮなどの絶縁膜を用いたエッチングストップ膜などの積層構造を有していてもよい。 Then, as shown in the process diagram of FIG. 4, an interlayer insulating film 1 using a low dielectric constant insulating film such as SiOC is formed. Next, the contact hole 5 is formed by penetrating the interlayer insulating film 1 to the graphene 4 by dry etching using, for example, fluorine-based gas. Here, it is desirable to introduce a protective layer (not shown) between the graphene 4 and the interlayer insulating film 1 in order to prevent introduction of process damage when forming the interlayer insulating film on the graphene. For example, a metal film or the like can be used for the protective layer. The interlayer insulating film 1 may have a laminated structure such as an etching stop film using an insulating film such as SiCN.
次いで、図５の工程図に示すように、例えば酸素系ガスを用いたドライエッチングにより、グラフェン４を除去する。 Next, as shown in the process diagram of FIG. 5, the graphene 4 is removed by, for example, dry etching using an oxygen-based gas.
図６の工程図は実施例１の触媒金属微粒化工程を示す図である。ここでは、カーボンナノチューブ成長のため、プラズマ表面処理により触媒金属膜３の微粒子化を行った。プラズマの原料ガスは、例えば水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスが好ましい。希ガスはアルゴンガスなど特に限定されない。微粒子化は、マイクロ波のプラズマで行うことが好ましい。触媒金属膜の厚さにもよるが、室温（２５℃）以上５００℃以下で、１分以上、３０分以下のプラズマ処理が好ましい。このとき、基板の加熱を行ってもよい。微粒子化後に、非酸化系雰囲気又は真空条件下で基板の加熱処理を行ってもよい。微粒子化後の加熱処理によって、カーボンナノチューブ成長の助触媒として機能する導電膜２の金属と触媒金属膜３の金属が相互拡散によって合金化することが好ましい。微粒子の平均粒子径は１ｎｍ以上２０ｎｍ以下であると、高密度かつ配向性に優れたカーボンナノチューブ成長に適することが好ましい。 The process diagram of FIG. 6 is a diagram showing a catalyst metal atomization process of Example 1. FIG. Here, in order to grow carbon nanotubes, the catalyst metal film 3 was made fine particles by plasma surface treatment. The plasma source gas is preferably at least one gas selected from, for example, hydrogen, nitrogen, ammonia, and a rare gas. The rare gas is not particularly limited, such as argon gas. The microparticulation is preferably performed by microwave plasma. Although it depends on the thickness of the catalytic metal film, plasma treatment at room temperature (25 ° C.) or more and 500 ° C. or less for 1 minute or more and 30 minutes or less is preferable. At this time, the substrate may be heated. After the formation of fine particles, the substrate may be heat-treated in a non-oxidizing atmosphere or under vacuum conditions. It is preferable that the metal of the conductive film 2 functioning as a co-catalyst for carbon nanotube growth and the metal of the catalyst metal film 3 are alloyed by mutual diffusion by the heat treatment after the fine particles. When the average particle size of the fine particles is 1 nm or more and 20 nm or less, it is preferable to be suitable for growing carbon nanotubes having high density and excellent orientation.
次ぎに、図７の実施例１のカーボンナノチューブ成長工程に示すように、反応炉内に、原料ガスとしてメタンガス、エタンガス、プロパンガス、アセチレンガスなどの炭化水素系ガスとキャリアガスとしての水素を導入して、マイクロ波によって炭化水素系ガスを励起・放電させて、原料ガスをプラズマ化させた。次いで、微粒化触媒（水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した触媒金属膜３）６を用いてプラズマ化したメタンを反応させて、カーボンナノチューブ７を成長させた。カーボンナノチューブを成長させる際の処理温度は、２００℃以上１０００℃以下が好ましい。特に、５００℃程度が好ましい。２００℃十分な品質のカーボンナノチューブが得られない。この処理温度はＬＳＩ製造プロセスとの適合性に優れる。 Next, as shown in the carbon nanotube growth process of Example 1 in FIG. 7, hydrocarbon gas such as methane gas, ethane gas, propane gas, and acetylene gas as a source gas and hydrogen as a carrier gas are introduced into the reactor. Then, the hydrocarbon gas was excited and discharged by microwaves, and the raw material gas was turned into plasma. Next, methane that has been made into plasma using a atomization catalyst (catalyst metal film 3 treated with plasma of one or more gases selected from hydrogen, nitrogen, ammonia, and a rare gas) 6 is reacted with carbon nanotubes 7. Grew. The treatment temperature for growing the carbon nanotubes is preferably 200 ° C. or higher and 1000 ° C. or lower. In particular, about 500 ° C. is preferable. A carbon nanotube having a sufficient quality at 200 ° C. cannot be obtained. This processing temperature is excellent in compatibility with the LSI manufacturing process.
図８の工程図は、実施例１の埋め込み膜形成工程を示す図である。埋め込み膜８は、ＣＭＰ（化学機械研磨：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）による平坦化研磨の際に研磨を良好に行うため、カーボンナノチューブを固定するために形成する。埋め込み膜は、絶縁性材料または導電性材料であってもよい。埋め込み膜８に絶縁性材料を用いる場合、例えば塗布型絶縁膜であるＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）をスピンコートにより形成する。スピンコート後は、例えば４００℃で硬化させる。埋め込み膜８に、導電性材料を用いる場合、例えばＣｕを電解めっきにより形成する。埋め込み膜８に導電性材料を用いると、配線部の低抵抗化が可能になる。 The process diagram of FIG. 8 is a diagram illustrating a buried film forming process of the first embodiment. The buried film 8 is formed to fix the carbon nanotubes in order to perform good polishing during planarization polishing by CMP (Chemical Mechanical Polishing). The buried film may be an insulating material or a conductive material. When an insulating material is used for the buried film 8, for example, SOD (Spin On Dielectric) which is a coating type insulating film is formed by spin coating. After spin coating, for example, curing is performed at 400 ° C. When a conductive material is used for the buried film 8, for example, Cu is formed by electrolytic plating. When a conductive material is used for the buried film 8, the resistance of the wiring portion can be reduced.
次に、図９の工程図に示すように、ビア部以外の余分なカーボンナノチューブ７および埋め込み膜８を除去するため、ＣＭＰにより研磨する。これにより、ビア部にのみカーボンナノチューブ７および埋め込み膜８を残した配線構造が得られる。 Next, as shown in the process diagram of FIG. 9, polishing is performed by CMP in order to remove the excess carbon nanotubes 7 and the buried film 8 other than the via portion. As a result, a wiring structure in which the carbon nanotubes 7 and the buried film 8 are left only in the via portions can be obtained.
次いで、カーボンナノチューブ７および埋め込み膜８上部に、導電膜２および触媒金属膜３を形成し、図３から図９の工程を繰り返すことにより、図１に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。このとき、導電膜２は、カーボンナノチューブ７と良好なコンタクト形成できる例えばＴｉなど材料からなることが望ましい。 Next, the conductive film 2 and the catalytic metal film 3 are formed on the carbon nanotubes 7 and the embedded film 8, and the steps of FIGS. 3 to 9 are repeated, so that the multilayer wiring structure using the graphene and the carbon nanotubes shown in FIG. A semiconductor device having the following can be obtained. At this time, the conductive film 2 is preferably made of a material such as Ti that can form good contact with the carbon nanotubes 7.
（実施例２）
図１０は実施例２の断面構造である。実施例２の半導体装置は、基板と、前記基板上に触媒金属膜と、前記触媒金属膜上にグラフェンと、前記グラフェン上に層間絶縁膜と、前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする半導体装置。
(Example 2)
FIG. 10 shows a cross-sectional structure of the second embodiment. The semiconductor device of Example 2 includes a substrate, a catalytic metal film on the substrate, graphene on the catalytic metal film, an interlayer insulating film on the graphene, and carbon nanotubes penetrating the interlayer insulating film with hydrogen, A semiconductor device provided on the catalytic metal film treated with plasma of one or more gases selected from nitrogen, ammonia and a rare gas.
実施例２の半導体装置の製造方法は、基板上に触媒金属層を形成する工程と、前記触媒金属膜上にマスクを形成する工程と、前記マスクが形成された触媒金属層に水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理をする工程と、前記マスクを除去する工程と、前記触媒金属層上にグラフェンと前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する工程と、前記グラフェン上と前記カーボンナノチューブの上部と空隙に層間絶縁膜を形成する工程と、前記カーボンナノチューブおよび前記層間絶縁膜を平坦化する工程と、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する工程とを有することを特徴とする。 The manufacturing method of the semiconductor device of Example 2 includes a step of forming a catalytic metal layer on a substrate, a step of forming a mask on the catalytic metal film, hydrogen, nitrogen, and a catalyst metal layer on which the mask is formed. Treatment with plasma of one or more gases selected from ammonia and rare gas, removing the mask, graphene on the catalyst metal layer, and carbon nanotubes on the plasma-treated catalyst metal layer A step of forming an interlayer insulating film on the graphene and on the top of the carbon nanotube and in the gap, a step of planarizing the carbon nanotube and the interlayer insulating film, and the planarized carbon nanotube, Forming an upper wiring layer on the interlayer insulating film.
実施例２の半導体装置は、コンタクトホール及び埋め込み膜の代わりに層間絶縁膜が用いられていることが実施例１の半導体装置と異なる。実施例２の半導体装置は、導電膜および触媒金属膜形成工程までは実施例１と同様に実施した。実施例２において、例えばリソグラフィなどでレジストマスクを形成し、プラズマ表面処理により触媒金属膜３を微粒化触媒６に加工したことが実施例１の製造方法と異なる。実施例２の半導体装置は、カーボンナノチューブ７とグラフェン４を同時に生成することが実施例１と異なる。 The semiconductor device according to the second embodiment is different from the semiconductor device according to the first embodiment in that an interlayer insulating film is used instead of the contact hole and the buried film. The semiconductor device of Example 2 was implemented in the same manner as Example 1 up to the conductive film and catalytic metal film formation step. The second embodiment is different from the manufacturing method of the first embodiment in that a resist mask is formed by, for example, lithography and the catalytic metal film 3 is processed into the atomization catalyst 6 by plasma surface treatment. The semiconductor device of the second embodiment is different from the first embodiment in that the carbon nanotubes 7 and the graphene 4 are generated simultaneously.
図１１の工程図に示すように、例えばリソグラフィなどで微粒子化する領域が開口するようにレジストマスク１０を形成する。そして、実施例１と同様に、プラズマ表面処理によりマスクが開口している領域のみを微粒化する。微粒子化する条件は、実施例１と同様の条件でよい。微粒子化後、公知の方法によって、レジストマスク１０を除去する。 As shown in the process diagram of FIG. 11, the resist mask 10 is formed so that a region to be atomized by lithography or the like is opened. Then, as in Example 1, only the region where the mask is opened is atomized by plasma surface treatment. The conditions for making fine particles may be the same as those in Example 1. After the formation of fine particles, the resist mask 10 is removed by a known method.
次いで、図１２に示すように、例えばプラズマＣＶＤ法を用いて、グラフェン４およびカーボンナノチューブ７を成長させる。プラズマＣＶＤ法を用いる場合、反応炉内で基板を例えば５００℃に昇温し、原料ガスとしてメタンガスなどの炭化水素系ガスを、キャリアガスとして水素を導入して、例えばマイクロ波によってメタンガスを励起・放電させて、原料ガスをプラズマ化させ、触媒金属膜３および微粒化触媒６と反応させて、グラフェン４およびカーボンナノチューブ７を同時に成長させる。このとき、触媒金属膜３からはグラフェン４が、微粒化触媒６からはカーボンナノチューブ７が成長する。 Next, as shown in FIG. 12, graphene 4 and carbon nanotubes 7 are grown using, for example, plasma CVD. In the case of using the plasma CVD method, the temperature of the substrate is raised to, for example, 500 ° C. in a reaction furnace, a hydrocarbon gas such as methane gas is introduced as a source gas, and hydrogen is introduced as a carrier gas. By discharging, the raw material gas is turned into plasma and reacted with the catalytic metal film 3 and the atomized catalyst 6 to grow the graphene 4 and the carbon nanotubes 7 simultaneously. At this time, graphene 4 grows from the catalytic metal film 3 and carbon nanotubes 7 grow from the atomization catalyst 6.
図１３は実施例２の絶縁膜形成工程である。層間絶縁膜９は、例えばＣＶＤ法や塗布型絶縁膜であるＳＯＤのスピンコートにより形成する。スピンコート後は、例えば４００℃で硬化させる。 FIG. 13 shows an insulating film forming process of the second embodiment. The interlayer insulating film 9 is formed by, for example, CVD or spin coating of SOD which is a coating type insulating film. After spin coating, for example, curing is performed at 400 ° C.
次に、図１４に示すように、ビア部以外の余分なカーボンナノチューブ７および埋め込み膜８を除去するため、ＣＭＰにより研磨する。これにより、ビア部にのみカーボンナノチューブ７および埋め込み膜８を残した配線構造が得られる。 Next, as shown in FIG. 14, in order to remove the excess carbon nanotubes 7 and the buried film 8 other than the via portion, polishing is performed by CMP. As a result, a wiring structure in which the carbon nanotubes 7 and the buried film 8 are left only in the via portions can be obtained.
次いで、カーボンナノチューブ７および埋め込み膜８上部に、導電膜２および触媒金属膜３を形成し、図１１から図１４の工程を繰り返すことにより、図１０に示すグラフェンとカーボンナノチューブを用いた多層配線構造を有する半導体装置が得られる。このとき、導電膜２は、カーボンナノチューブ７と良好なコンタクト形成できる例えばＴｉなど材料からなることが望ましい。 Next, the conductive film 2 and the catalytic metal film 3 are formed on the carbon nanotubes 7 and the embedded film 8, and the steps of FIGS. 11 to 14 are repeated, whereby the multilayer wiring structure using the graphene and the carbon nanotubes shown in FIG. A semiconductor device having the following can be obtained. At this time, the conductive film 2 is preferably made of a material such as Ti that can form good contact with the carbon nanotubes 7.
以上、本発明の実施形態を説明したが、本発明は上記実施形態そのままに限定解釈されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成することができる。例えば、変形例の様に異なる実施形態にわたる構成要素を適宜組み合わせても良い The embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, as in the modification, the constituent elements over different embodiments may be appropriately combined.
１…下地基板上に形成された層間絶縁膜
２…導電膜
３…触媒金属膜
４…グラフェン
５…コンタクトホール
６…微粒化触媒
７…カーボンナノチューブ
８…埋め込み膜
９…層間絶縁膜
１０…レジストマスク
DESCRIPTION OF SYMBOLS 1 ... Interlayer insulation film formed on a base substrate 2 ... Conductive film 3 ... Catalytic metal film 4 ... Graphene 5 ... Contact hole 6 ... Atomization catalyst 7 ... Carbon nanotube 8 ... Embedded film 9 ... Interlayer insulation film 10 ... Resist mask
Claims (7)
前記基板上に１ｎｍ以上１００ｎｍ以下の触媒金属膜と、
前記触媒金属膜上にグラフェンと、
前記グラフェン上に層間絶縁膜と、
前記層間絶縁膜を貫通するコンタクトホールと前記コンタクトホールにカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に又は前記層間絶縁膜を貫通するカーボンナノチューブを水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理した前記触媒金属膜上に備えることを特徴とする半導体装置。 A substrate,
A catalytic metal film of 1 nm to 100 nm on the substrate;
Graphene on the catalytic metal film,
An interlayer insulating film on the graphene;
A contact hole penetrating the interlayer insulating film and the catalytic metal film treated with a plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas in the contact hole or on the interlayer insulating film A semiconductor device comprising: a carbon nanotube penetrating a film on the catalytic metal film treated with plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas.
前記第１の工程の後に、前記触媒金属層上にグラフェンを形成する第２の工程と、
前記第２の工程の後に、前記グラフェン上に層間絶縁膜を形成する第３の工程と、
前記第３の工程の後に、前記層間絶縁膜を貫通するコンタクトホールを形成する第４の工程と、
前記第４の工程の後に、前記コンタクトホールにある前記グラフェンを除去する第５の工程と、
前記第５の工程の後に、前記コンタクトホールにある前記触媒金属層を水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理する第６の工程と、
前記第６の工程の後に、前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する第７の工程と、
前記第７の工程の後に、前記カーボンナノチューブ間に埋め込み膜を形成する第８の工程と、
前記第８の工程の後に、前記カーボンナノチューブおよび前記埋め込み膜を平坦化する第９の工程と、
前記第９の工程の後に、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する第１０の工程とを有することを特徴とする半導体装置の製造方法。 A first step of forming a catalytic metal layer of 1 nm or more and 100 nm or less on a substrate;
A second step of forming graphene on the catalytic metal layer after the first step;
A third step of forming an interlayer insulating film on the graphene after the second step;
A fourth step of forming a contact hole penetrating the interlayer insulating film after the third step;
A fifth step of removing the graphene in the contact hole after the fourth step;
After the fifth step, a sixth step of treating the catalytic metal layer in the contact hole with a plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas;
After the sixth step, a seventh step of forming carbon nanotubes on the plasma-treated catalytic metal layer;
An eighth step of forming a buried film between the carbon nanotubes after the seventh step;
A ninth step of planarizing the carbon nanotube and the embedded film after the eighth step;
A method of manufacturing a semiconductor device, comprising , after the ninth step, a planarized carbon nanotube and a tenth step of forming an upper wiring layer on the interlayer insulating film.
前記第１の工程の後に、前記触媒金属膜上にマスクを形成する第２の工程と、
前記第２の工程の後に、前記マスクが形成された触媒金属層に水素、窒素、アンモニアと希ガスの中から選ばれる１種以上のガスのプラズマで処理をする第３の工程と、
前記第３の工程の後に、前記マスクを除去する第４の工程と、
前記第４の工程の後に、前記触媒金属層上にグラフェンと前記プラズマ処理した触媒金属層上にカーボンナノチューブを形成する第５の工程と、
前記第５の工程の後に、前記グラフェン上と前記カーボンナノチューブの上部と空隙に層間絶縁膜を形成する第６の工程と、
前記第６の工程の後に、前記カーボンナノチューブおよび前記層間絶縁膜を平坦化する第７の工程と、
前記第７の工程の後に、平坦化された前記カーボンナノチューブと前記層間絶縁膜上に上部配線層を形成する第８の工程とを有することを特徴とする半導体装置の製造方法。 A first step of forming a catalytic metal layer of 1 nm or more and 100 nm or less on a substrate;
A second step of forming a mask on the catalytic metal film after the first step;
After the second step, a third step of treating the catalyst metal layer on which the mask is formed with plasma of one or more gases selected from hydrogen, nitrogen, ammonia and a rare gas;
A fourth step of removing the mask after the third step;
After the fourth step, a fifth step of forming carbon nanotubes on the catalytic metal layer and graphene on the catalytic metal layer and the plasma-treated catalytic metal layer;
After the fifth step, a sixth step of forming an interlayer insulating film on the graphene, the upper part of the carbon nanotube, and the gap;
After the sixth step , a seventh step of planarizing the carbon nanotubes and the interlayer insulating film;
A method of manufacturing a semiconductor device, comprising , after the seventh step, an eighth step of forming the planarized carbon nanotubes and an upper wiring layer on the interlayer insulating film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011196955A JP5414756B2 (en) | 2011-09-09 | 2011-09-09 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011196955A JP5414756B2 (en) | 2011-09-09 | 2011-09-09 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013058669A JP2013058669A (en) | 2013-03-28 |
| JP5414756B2 true JP5414756B2 (en) | 2014-02-12 |
Family
ID=48134269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011196955A Active JP5414756B2 (en) | 2011-09-09 | 2011-09-09 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5414756B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5851804B2 (en) * | 2011-11-09 | 2016-02-03 | 東京エレクトロン株式会社 | Pretreatment method, graphene formation method, and graphene production apparatus |
| JP5694272B2 (en) * | 2012-10-25 | 2015-04-01 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP5701920B2 (en) * | 2013-03-19 | 2015-04-15 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP6244770B2 (en) * | 2013-09-20 | 2017-12-13 | 富士通株式会社 | Carbon conductive structure and manufacturing method thereof |
| CN105206561B (en) * | 2014-05-28 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | The forming method and semiconductor structure of interconnection structure |
| CN105304553B (en) * | 2014-06-13 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | The forming method of interconnection structure |
| JP2016063095A (en) | 2014-09-18 | 2016-04-25 | 株式会社東芝 | Wiring and manufacturing method of the same |
| JP2016063096A (en) | 2014-09-18 | 2016-04-25 | 株式会社東芝 | Graphene wiring and manufacturing method of the same |
| US10899620B2 (en) | 2015-03-18 | 2021-01-26 | Fujitsu Limited | Carbon conductive structure and method of manufacturing the same |
| JP6960813B2 (en) | 2017-09-20 | 2021-11-05 | 東京エレクトロン株式会社 | Graphene structure forming method and forming device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007296445A (en) * | 2006-04-28 | 2007-11-15 | Univ Nagoya | Method for treating catalyst for manufacturing carbon nanotube |
| JP5186831B2 (en) * | 2007-08-09 | 2013-04-24 | 富士通株式会社 | Electronic device manufacturing method using graphene |
| CN101959788B (en) * | 2008-02-29 | 2017-03-08 | 富士通株式会社 | The growing method of sheet-like structure, semiconductor device and carbon structure |
| JP2010135631A (en) * | 2008-12-05 | 2010-06-17 | Fujitsu Microelectronics Ltd | Interconnect structure and method of forming same, and semiconductor device |
| JP4869362B2 (en) * | 2009-01-29 | 2012-02-08 | 株式会社東芝 | Method for producing carbon nanotube |
| JP5439120B2 (en) * | 2009-11-02 | 2014-03-12 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
-
2011
- 2011-09-09 JP JP2011196955A patent/JP5414756B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013058669A (en) | 2013-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5414756B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5414760B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101304146B1 (en) | Graphene interconnection and method of manufacturing the same | |
| JP5624600B2 (en) | Wiring and semiconductor device manufacturing method | |
| US8487449B2 (en) | Carbon nanotube interconnection and manufacturing method thereof | |
| TWI336897B (en) | Ultra low k plasma cvd nanotube/spin-on dielectrics with improved properties for advanced nanoelectronic device fabrication | |
| JP4869362B2 (en) | Method for producing carbon nanotube | |
| KR20120035854A (en) | Graphene interconnection and method of manufacturing the same | |
| JP2011204769A (en) | Semiconductor device, and method of manufacturing the same | |
| JP5583237B1 (en) | Graphene wiring and manufacturing method thereof | |
| US20060286851A1 (en) | Electrical connection structure, manufacturing method thereof and semiconductor integrated circuit device | |
| TW200933743A (en) | Interconnect structure and method of making same | |
| US9355900B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2014096411A (en) | Wiring structure and manufacturing method of the same | |
| JP2014183210A (en) | Graphene wiring | |
| JP5701920B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8461037B2 (en) | Method for fabricating interconnections with carbon nanotubes | |
| TW201124339A (en) | Selective nanotube growth inside vias using an ion beam | |
| JP5893096B2 (en) | Manufacturing method of semiconductor device | |
| JP2016063097A (en) | Carbon nanotube wiring structure and manufacturing method thereof | |
| US9076794B2 (en) | Semiconductor device using carbon nanotube, and manufacturing method thereof | |
| US20240014071A1 (en) | Cmos-compatible graphene structures, interconnects and fabrication methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5414756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |